[go: up one dir, main page]

CN107493094B - 一种射频开关电路 - Google Patents

一种射频开关电路 Download PDF

Info

Publication number
CN107493094B
CN107493094B CN201710676240.7A CN201710676240A CN107493094B CN 107493094 B CN107493094 B CN 107493094B CN 201710676240 A CN201710676240 A CN 201710676240A CN 107493094 B CN107493094 B CN 107493094B
Authority
CN
China
Prior art keywords
radio frequency
electrode
nmos tube
switch
bias resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710676240.7A
Other languages
English (en)
Other versions
CN107493094A (zh
Inventor
戴若凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710676240.7A priority Critical patent/CN107493094B/zh
Publication of CN107493094A publication Critical patent/CN107493094A/zh
Application granted granted Critical
Publication of CN107493094B publication Critical patent/CN107493094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种射频开关电路，包括:栅极电压控制模块，用于建立控制开关模块导通或关断的栅极控制电压VCG；体极电压控制模块，用于建立控制该开关模块导通或关断的体极控制电压VCB；开关模块，用于在该栅极控制电压VCG和体极控制电压VCB的控制下将射频输入信号RFin连接或不连接至射频输出端RFout，通过本发明，可于电路层次优化减小导通电阻Ron，并优化开关时间。

Description

一种射频开关电路
技术领域
本发明涉及一种电路，特别是涉及一种射频开关电路。
背景技术
图1为现有技术一种射频开关电路的电路示意图。如图1所示，现有技术的射频开关电路包括开关模块10和两个公共偏置电阻，开关模块10由多个级联的NMOS管M1、M2、……、MN、多个体极偏置电阻Rb、多个栅极偏置电阻Rg以及多个通路电阻R组成，开关模块10与栅极控制电压VG、体极控制电压VB之间连接公共偏置电阻Rx1、Rx2。
开关模块10的导通电阻Ron的减小对改善射频开关插损及谐波等射频特性至关重要，而器件层次与电路层次的导通电阻Ron通常有一定的差距。图2为现有技术之射频开关电路的仿真结果示意图。可见，随着偏置电阻Rx1＝Rx2＝Rx的增大，偏置电阻造成的信号损失减小，等效于开关导通电阻Ron减小，即插损变小，而开关关断时的电容Coff变化较小。开关在关断与导通间的相互切换时实际上是控制电压经偏置电阻对栅极及体极电容的充放电过程，故随着偏置电阻的增大时间常数将变大，即开关开关时间变长，也就是说，现有技术之射频开关电路存在插损与开关时间的矛盾。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种射频开关电路，以于电路层次优化减小导通电阻Ron，并优化开关时间。
为达上述及其它目的，本发明提出一种射频开关电路，包括:
栅极电压控制模块，用于建立控制开关模块导通或关断的栅极控制电压VCG；
体极电压控制模块，用于建立控制该开关模块导通或关断的体极控制电压VCB。
开关模块，用于在该栅极控制电压VCG和体极控制电压VCB的控制下将射频输入信号RFin连接或不连接至射频输出端RFout。
进一步地，该栅极电压控制模块将第一公共偏置电阻扩大N倍后，与采用互补二极管连接的自偏置的MOS管开关对并联。
进一步地，该栅极电压控制模块将第一公共偏置电阻扩大N倍后，与采用互补二极管连接的自偏置的NMOS管与PMOS管开关对并联。
进一步地，该栅极电压控制模块包括第一NMOS管、第一PMOS管以及第一公共偏置电阻，该第一NMOS管的体极、栅极和漏极、第一PMOS管的体极、栅极和漏极以及第一公共偏置电阻的一端相连组成节点VCG连接该开关模块，该第一NMOS管的源极、第一PMOS管的源极以及该第一公共偏置电阻的另一端相连组成节点VG。
进一步地，该体极电压控制模块将第二公共偏置电阻扩大N倍后，与采用互补二极管连接的自偏置的NMOS管及PMOS管开关对并联。
进一步地，该体极电压控制模块包括第二NMOS管、第二PMOS管以及第二公共偏置电阻，该第二NMOS管的体极、栅极和漏极、第二PMOS管的体极、栅极和漏极以及第二公共偏置电阻的一端相连组成节点VCB连接该开关模块，该第二NMOS管的源极、第二PMOS管的源极以及该第二公共偏置电阻的另一端相连组成节点VB。
进一步地，该开关模块包括多个级联的NMOS管、多个体极偏置电阻、多个栅极偏置电阻以及多个通路电阻。
进一步地，该开关模块的N个NMOS开关依次级联，即射频输入信号RFin连接至NMOS管MN的漏极，NMOS管MN的源极连接NMOS管M(N-1)的漏极，NMOS管M(N-1)的源极连接NMOS管M(N-2)的漏极，……，NMOS管M3的源极连接NMOS管M2的漏极，NMOS管M2的源极连接NMOS管M1的漏极，NMOS管M1的源极为射频开关的输出RFout，通路电阻RK连接在NMOS管MK的漏极和源极间，体极偏置电阻RBK的一端连接至NMOS管MK的衬端，体极偏置电阻RBK的另一端与该第二NMOS管的体极、漏极和栅极、该第二PMOS管的体极、漏极和栅极以及第二公共偏置电阻的一端相连组成节点VCB，栅极偏置电阻RGK的一端连接至NMOS管MK的栅极，栅极偏置电阻RGK的另一端与该第一NMOS管的体极、栅极和漏极、该第一PMOS管的体极、栅极和漏极以及第一公共偏置电阻的一端相连组成该节点VCG。
进一步地，当该射频开关关断时，控制电压由高切换至低，由于时延，第一及第二NMOS管在建立时间内导通，与公共偏置电阻并联，加速放电，缩小开关关断时间，电压建立之后，NMOS管关断为大电阻，远大于公共偏置电阻，不影响射频开关射频特性。
进一步地，当该射频开关开启时，控制电压由低切换至高，由于时延，第一及第二PMOS管在建立时间内导通，与公共偏置电阻并联，加速充电，缩小开关开启时间；电压建立之后，PMOS管关断为大电阻，远大于公共偏置电阻，不影响射频开关射频特性。
与现有技术相比，本发明一种射频开关电路通过将射频开关电路路的公共偏置电阻扩大N倍之后，与采用互补二极管连接的自偏置的NMOS及PMOS开关对并联，改善了射频特性，优化了射频开关开关时间。
附图说明
图1为现有技术一种射频开关电路的电路示意图；
图2为现有技术之射频开关电路的仿真结果示意图；
图3为本发明一种射频开关电路的电路结构图；
图4为本发明具体实施例之仿真结果示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图3为本发明一种射频开关电路的电路结构图。如图3所示，本发明一种射频开关电路，包括:射频开关电路包括栅极电压控制模块10、开关模块20和体极电压控制模块30。
其中，栅极电压控制模块10由第一公共偏置电阻R5x1、NMOS管Mn1和PMOS管Mp1组成，用于建立控制开关模块20导通或关断的栅极控制电压VCG；开关模块20由多个级联的NMOS管M1、M2、……、MN、体极偏置电阻RB1、RB2、……、RBN、栅极偏置电阻RG1、RG2、……、RGN以及通路电阻R1、R2、……、RN组成，用于在栅极控制电压VCG和体极控制电压VCB的控制下将射频输入信号RFin连接或不连接至射频输出端RFout；体极电压控制模块30由第二公共偏置电阻R5x2、NMOS管Mn2和PMOS管Mp2组成，用于建立控制开关模块20导通或关断的体极控制电压VCB。
开关模块20的N个NMOS开关依次级联，即射频输入信号RFin连接至NMOS管MN的漏极，NMOS管MN的源极连接NMOS管M(N-1)的漏极，NMOS管M(N-1)的源极连接NMOS管M(N-2)的漏极，……，NMOS管M3的源极连接NMOS管M2的漏极，NMOS管M2的源极连接NMOS管M1的漏极，NMOS管M1的源极为射频开关的输出RFout，通路电阻RK连接在NMOS管MK的漏极和源极间(K＝1，2，……，N)，体极偏置电阻RBK的一端连接至NMOS管MK的衬端(K＝1，2，……，N)，体极偏置电阻RBK(K＝1，2，……，N)的另一端与NMOS管Mn2的体极、漏极和栅极、PMOS管Mp2的体极、漏极和栅极以及第二公共偏置电阻R5x2的一端相连组成节点VCB，NMOS管Mn2的源极、PMOS管Mp2的源极以及第二公共偏置电阻R5x2的另一端相连组成节点VB，栅极偏置电阻RGK的一端连接至NMOS管MK的栅极(K＝1，2，……，N)，栅极偏置电阻RGK(K＝1，2，……，N)的另一端与NMOS管Mn1的体极、栅极和漏极、PMOS管Mp1的体极、栅极和漏极以及第一公共偏置电阻R5x1的一端相连组成节点VCG，NMOS管Mn1的源极、PMOS管Mp1的源极以及第一公共偏置电阻R5x1的另一端相连组成节点VG。
本发明将射频开关电路的公共偏置电阻扩大N倍(本发明具体实施例中为R5x1及R5x2)之后，与采用互补二极管连接的自偏置的NMOS管及PMOS开关对并联，以改善射频特性、优化射频开关开关时间。为改善Ron与开关时间矛盾，本发明原理如下：
1、射频开关关断时，控制电压VG由高切换至低，由于时延，NMOS管Mn1/Mn2在建立时间内导通，与大公共偏置电阻并联，加速放电，缩小开关关断时间。电压建立之后，NMOS管关断为大电阻，远大于大公共偏置电阻，不影响射频开关射频特性。
2、射频开关开启时，控制电压VG由低切换至高，由于时延，PMOS管Mp1/Mp2在建立时间内导通，与大公共偏置电阻并联，加速充电，缩小开关开启时间。电压建立之后，PMOS关断为大电阻，远大于大公共偏置电阻，不影响射频开关射频特性。
具体地，当射频开关关断时，控制电压VG＝VB＝-2.5V，建立时间内VCG由2.5V放电至-2.5V、VCB由0V放电至-2.5V，此时NMOS管Mn1/Mn2由于源极电压低于栅极而导通加速放电，而PMOS管Mp1/Mp2由于源极极电压低于栅极电压截止；建立后节点VCG＝VCB＝-2.5V，而NMOS开关管M1-MN源极为地，从而NMOS开关管M1-MN截止，同时Mn1/Mn2及Mp1/Mp2均关断为大电阻，远大于大公共偏置电阻，不影响射频开关射频特性。当射频开关导通时，控制电压VG＝2.5V、VB＝0V，建立时间内VCG由-2.5V充电至2.5V、VCB由-2.5V充电至0V，此时PMOS管Mp1/Mp2由于源极电压高于栅极电压加速充电而导通而NMOS管Mn1/Mn2由于源极极电压高于栅极电压截止；建立后节点VCG＝2.5V、VCB＝0V，而NMOS开关管M1-MN源极为一直为地(0)，从而NMOS开关管M1-MN导通，同时Mn1/Mn2及Mp1/Mp2均关断为大电阻，远大于大公共偏置电阻，不影响射频开关射频特性。一般地2.5V可以更改为VDD，-2.5V可以更改为-VDD。
图4为本发明具体实施例之仿真结果示意图。其中，控制电压VG为计算tr及tf的基准时间，M2/M5为本发明的仿真结果，即增大公共电阻R5x(增大五倍公共电阻)增加MOS管的情况，M3/M6是增大公共电阻R5x(增大五倍公共电阻)但不增加MOS管的情况，M1/M4为增加公共电阻Rx但不增加MOS管的情况，可见，和直接只增大公共电阻即只有R5x偏置即只增大五倍公共电阻但不增加MOS管的情况相比，本发明上升时间减小4.27us(M3-M2＝6.89-2.62)，下降时间减小2.68us(M6-M5＝5.22-2.54)。
可见，本发明一种射频开关电路通过将射频开关电路路的公共偏置电阻扩大N倍之后，与采用互补二极管连接的自偏置的NMOS及PMOS开关对并联，改善了射频特性，优化了射频开关开关时间。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (9)

1.一种射频开关电路，包括:
栅极电压控制模块，用于建立控制开关模块导通或关断的栅极控制电压VCG，所述栅极电压控制模块包括扩大N倍后的第一公共偏置电阻以及与所述第一公共偏置电阻并联的采用二极管连接自偏置的互补MOS管开关对；
体极电压控制模块，用于建立控制该开关模块导通或关断的体极控制电压VCB；
开关模块，用于在该栅极控制电压VCG和体极控制电压VCB的控制下将射频输入信号RFin连接或不连接至射频输出端RFout。
2.如权利要求1所述的一种射频开关电路，其特征在于：该栅极电压控制模块将第一公共偏置电阻扩大N倍后，与采用互补二极管连接自偏置的NMOS管与PMOS管开关对并联。
3.如权利要求2所述的一种射频开关电路，其特征在于：该栅极电压控制模块包括第一NMOS管和第一PMOS管，该第一NMOS管的栅极、体极和漏极、第一PMOS管的栅极、体极和漏极以及第一公共偏置电阻的一端相连组成节点VCG连接该开关模块，该第一NMOS管的源极、第一PMOS管的源极以及该第一公共偏置电阻的另一端相连组成节点VG。
4.如权利要求3所述的一种射频开关电路，其特征在于：该体极电压控制模块将第二公共偏置电阻扩大N倍后，与采用互补二极管连接自偏置的NMOS管及PMOS管开关对并联。
5.如权利要求4所述的一种射频开关电路，其特征在于：该体极电压控制模块包括第二NMOS管、第二PMOS管以及第二公共偏置电阻，该第二NMOS管的栅极、体极和漏极、第二PMOS管的栅极、体极和漏极以及第二公共偏置电阻的一端相连组成节点VCB连接该开关模块，该第二NMOS管的源极、第二PMOS管的源极以及该第二公共偏置电阻的另一端相连组成节点VB。
6.如权利要求5所述的一种射频开关电路，其特征在于：该开关模块包括多个级联的NMOS管、多个体极偏置电阻、多个栅极偏置电阻以及多个通路电阻。
7.如权利要求6所述的一种射频开关电路，其特征在于：该开关模块的N个NMOS开关依次串联级联，即射频输入信号RFin连接至NMOS管MN的漏极，NMOS管MN的源极连接NMOS管M(N-1)的漏极，NMOS管M(N-1)的源极连接NMOS管M(N-2)的漏极，……，NMOS管M3的源极连接NMOS管M2的漏极，NMOS管M2的源极连接NMOS管M1的漏极，NMOS管M1的源极为射频开关的输出RFout，通路电阻RK连接在NMOS管MK的漏极和源极间，体极偏置电阻RBK的一端连接至NMOS管MK的体端，体极偏置电阻RBK的另一端与该第二NMOS管的体极、漏极和栅极、该第二PMOS管的体极、漏极和栅极以及第二公共偏置电阻的一端相连组成节点VCB，栅极偏置电阻RGK的一端连接至NMOS管MK的栅极，栅极偏置电阻RGK的另一端与该第一NMOS管的体极、栅极和漏极、该第一PMOS管的体极、栅极和漏极以及第一公共偏置电阻的一端相连组成该节点VCG。
8.如权利要求5所述的一种射频开关电路，其特征在于：当该射频开关关断时，控制电压由高切换至低，由于时延，第一及第二NMOS管在建立时间内导通，与公共偏置电阻并联，加速放电，缩小开关关断时间，电压建立之后，第一及第二NMOS管关断，第一及第二NMOS管电阻大于公共偏置电阻，不影响射频开关射频特性。
9.如权利要求5所述的一种射频开关电路，其特征在于：当该射频开关开启时，控制电压由低切换至高，由于时延，第一及第二PMOS管在建立时间内导通，与公共偏置电阻并联，加速充电，缩小开关开启时间；电压建立之后，PMOS管关断，PMOS管电阻大于公共偏置电阻，不影响射频开关射频特性。
CN201710676240.7A 2017-08-09 2017-08-09 一种射频开关电路 Active CN107493094B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710676240.7A CN107493094B (zh) 2017-08-09 2017-08-09 一种射频开关电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710676240.7A CN107493094B (zh) 2017-08-09 2017-08-09 一种射频开关电路

Publications (2)

Publication Number Publication Date
CN107493094A CN107493094A (zh) 2017-12-19
CN107493094B true CN107493094B (zh) 2020-08-25

Family

ID=60645194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710676240.7A Active CN107493094B (zh) 2017-08-09 2017-08-09 一种射频开关电路

Country Status (1)

Country Link
CN (1) CN107493094B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347468A (zh) * 2018-10-10 2019-02-15 杭州迦美信芯通讯技术有限公司 基于单控制器的精简射频开关和装置
CN109347462A (zh) * 2018-11-30 2019-02-15 惠州华芯半导体有限公司 射频开关芯片
CN109245747A (zh) * 2018-11-30 2019-01-18 惠州华芯半导体有限公司 射频开关电路、开关芯片及通信终端
CN109802664B (zh) * 2019-01-22 2023-05-23 上海华虹宏力半导体制造有限公司 一种射频开关及控制与驱动电路
CN109586708B (zh) * 2019-01-22 2023-07-18 上海华虹宏力半导体制造有限公司 一种射频开关体控制驱动电路
CN109873628B (zh) * 2019-02-14 2023-04-28 上海华虹宏力半导体制造有限公司 射频开关电路
CN111464159B (zh) * 2020-03-31 2023-03-03 广州慧智微电子股份有限公司 一种射频开关控制电路和方法
CN115865122B (zh) * 2022-11-18 2023-08-29 优镓科技(苏州)有限公司 一种氮化镓射频开关结构和通信基站

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538621A (zh) * 2003-04-16 2004-10-20 ���µ�����ҵ��ʽ���� 高频开关电路
CN101102103A (zh) * 2006-05-31 2008-01-09 松下电器产业株式会社 射频开关电路、射频开关装置和发射机模块装置
CN106452400A (zh) * 2016-10-12 2017-02-22 上海华虹宏力半导体制造有限公司 射频开关电路
US20170201245A1 (en) * 2016-01-08 2017-07-13 Qorvo Us, Inc. Rf branch with accelerated turn-on and high q value

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538621A (zh) * 2003-04-16 2004-10-20 ���µ�����ҵ��ʽ���� 高频开关电路
CN101102103A (zh) * 2006-05-31 2008-01-09 松下电器产业株式会社 射频开关电路、射频开关装置和发射机模块装置
US20170201245A1 (en) * 2016-01-08 2017-07-13 Qorvo Us, Inc. Rf branch with accelerated turn-on and high q value
CN106452400A (zh) * 2016-10-12 2017-02-22 上海华虹宏力半导体制造有限公司 射频开关电路

Also Published As

Publication number Publication date
CN107493094A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
CN107493094B (zh) 一种射频开关电路
US5945867A (en) Switch circuit device
US9231570B2 (en) Fast voltage level shifter circuit
US8288895B2 (en) High-power tunable capacitor
JP5400567B2 (ja) 半導体スイッチ
TWI703822B (zh) 靴帶式開關
US9900001B2 (en) RF circuit with switch transistor with body connection
JP2009201096A (ja) スイッチ回路
CN110719092A (zh) 一种射频开关电路结构
US11451219B2 (en) Delay circuit and delay structure
KR20230114717A (ko) 스위칭 시간 가속이 있는 rf 스위치
JP2013172482A (ja) スイッチ制御回路、半導体装置および無線通信装置
CN211352163U (zh) 射频开关电路、射频开关芯片以及无线通信设备
CN112311227B (zh) 开关电源及其振铃消除电路和振铃消除方法
JP5685664B2 (ja) 半導体スイッチ
US20070090884A1 (en) Method, System and Apparatus for Reducing Oscillator Frequency Spiking During Oscillator Frequency Adjustment
CN204013456U (zh) 开关电路
JP5538610B2 (ja) 半導体スイッチ
KR102581650B1 (ko) 이산 캐패시턴스 스위칭 회로 및 이를 포함하는 캐패시터 어레이 회로
CN108241401B (zh) 电压转电流电路及电压控制振荡器装置
CN113131905A (zh) 一种施密特触发器电路
US10797703B2 (en) Driving apparatus
CN113014240B (zh) 一种信号开关管的控制电路以及模拟开关电路
CN113659856B (zh) Uhf-rfid差分整流电路模块和差分整流电路
TWI816162B (zh) 開關裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant