CN107492362A - 一种栅极驱动电路及液晶显示器 - Google Patents
一种栅极驱动电路及液晶显示器 Download PDFInfo
- Publication number
- CN107492362A CN107492362A CN201710886368.6A CN201710886368A CN107492362A CN 107492362 A CN107492362 A CN 107492362A CN 201710886368 A CN201710886368 A CN 201710886368A CN 107492362 A CN107492362 A CN 107492362A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- signal
- tft
- thin film
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims description 145
- 238000012423 maintenance Methods 0.000 claims description 37
- 239000004973 liquid crystal related substance Substances 0.000 claims description 32
- 230000005540 biological transmission Effects 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 12
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 10
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 7
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 7
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013499 data model Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供了一种栅极驱动电路，适用于液晶显示器，所述栅极驱动电路包括级联的多个GOA单元，其中，第n级GOA单元包括：时钟信号源、恒压低电平源、上拉控制模块、削角控制信号模块、上拉模块、下传模块、下拉模块、下拉维持模块及自举电容；上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接；所述恒压低电平源与所述下拉维持模块及所述下拉模块电性连接；所述时钟信号源与所述削角控制信号模块电性连接，所述削角控制信号模块与所述上拉模块及所述下传模块电性连接。
Description
技术领域
本发明涉及液晶面板技术领域，尤其涉及一种栅极驱动电路及液晶显示器。
背景技术
现有的液晶显示装置的发展呈现出窄边框、薄型化和低成本的发展趋势，其中一项重要的技术为GOA(Gate Drive On Array，阵列基板行驱动)技术。通过GOA技术将扫描线驱动电路集成在液晶面板的阵列基板上，从而在材料成本和制作工艺方面上降低产品成本。
图1为现有技术中的一种GOA电路原理图。在该GOA电路中，包括上拉控制模块101、上拉模块102、下拉模块103、下拉维持模块104(其包括第一下拉维持模块1041和第二下拉维持模块1042)。当与第十一薄膜晶体管电性连接的G(n-5)为高电位时，Q(n)被充电拉高，此时第二十一薄膜晶体管T21导通，CK1高电位将G(n)上拉并输出高电位扫描信号；当与第三十一薄膜晶体管及第四十一薄膜晶体管电性连接的G(n+5)为高电位时，下拉模块将G(n)和Q(n)点的电位同时拉低。第一下拉维持模块和第二下拉维持模块的工作点电位为Q(n)低电位和LC1(或LC2)高电位，GOA电路的控制时序如图2所示。其中，LC1和LC2周期为2倍帧周期，占空比为1/2的低频信号，LC1和LC2相位相差1/2周期。
目前，大尺寸液晶显示器主要应用的仍然是a-Si半导体技术，而目前a-Si TFT主要仍然以BCE(Back Channel Etching)结构为主，这种结构的优点在于结构简单，工艺成本较低，其缺点在于寄生电容较大，尤其是薄膜晶体管的源极(与像素电极相连的一端)与栅极之间的寄生电容在栅极扫描结束的瞬间，会使得像素电极的电位被拉低，这种现象被称为馈通效应(feed through)，馈通电压的公式为：Vth＝(Vgl-Vgh)*Cgd/(Cgd+Clc+Cst)，其中等式中的Vgh和Vgl分别表示栅极导通和截止时的电压，Clc表示像素电极的液晶电压，Cst表示像素电极的存储电压。然而,馈通电压会导致液晶显示器产生闪烁(flicker)等不良影响，因此，如何降低馈通电压的影响则成为设计液晶显示器中重要的一个课题。
发明内容
本发明的目的在于，提供一种栅极驱动电路，以降低馈通效应对液晶面板所造成的影响，从而提高液晶面板的显示效果及使用信赖性。
本发明提供了一种栅极驱动电路，适用于液晶显示器，所述栅极驱动电路包括级联的多个GOA单元，其中，第n级GOA单元包括：时钟信号源，用于提供本级的时钟信号，所述时钟信号包括第一高电平及第一低电平；恒压低电平源，用于提供第二低电平；上拉控制模块，用于接收第一扫描信号，并受第一级传信号的控制生成本级的扫描电平信号；削角控制信号模块，用于受所述本级的时钟信号的控制而输出削角控制信号；上拉模块，用于受所述本级的扫描电平信号的控制，将所述削角控制信号输出至本级的扫描信号的输出端；下传模块，用于接收所述削角控制信号，并受所述本级的扫描电平信号的控制生成第二级传信号；下拉模块，用于根据第二扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；下拉维持模块，用于维持所述本级的扫描电平信号及所述本级的扫描信号的低电平；自举电容，用于生成所述本级的扫描电平信号的高电平；所述上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接；所述恒压低电平源与所述下拉维持模块及所述下拉模块电性连接；所述时钟信号源与所述削角控制信号模块电性连接，所述削角控制信号模块与所述上拉模块及所述下传模块电性连接。
在本发明一实施例中，当所述栅极驱动电路设有2个时钟信号时，所述上拉控制模块用于接收作为第一扫描信号的第n-1级扫描信号，并受作为第一级传信号的第n-1级级传信号的控制，所述下传模块用于受所述本级的扫描电平信号的控制生成作为第二级传信号的第n+1级级传信号，所述下拉模块用于根据作为第二扫描信号的第n+1级扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；以及当所述栅极驱动电路设有4个时钟信号时，所述上拉控制模块用于接收作为第一扫描信号的第n-2级扫描信号，并受作为第一级传信号的第n-2级级传信号的控制，所述下传模块用于受所述本级的扫描电平信号的控制生成作为第二级传信号的第n+2级级传信号，所述下拉模块用于根据作为第二扫描信号的第n+2级扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端。
在本发明一实施例中，所述削角控制信号模块包括第二十三薄膜晶体管，所述第二十三薄膜晶体管的栅极接入所述本级的时钟信号，漏极接入削角控制信号，源极电性连接至所述上拉模块和所述下传模块。
在本发明一实施例中，，所述上拉模块包括第二十一薄膜晶体管，所述二十一薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，漏极电性连接至所述削角控制信号模块，源极电性连接至所述本级的扫描信号的输出端。
在本发明一实施例中，所述下拉模块包括第三十一薄膜晶体管和第四十一薄膜晶体管；所述第三十一薄膜晶体管的栅极电性连接至第二扫描信号的输出端，源极电性连接至所述恒压低电平源，漏极电性连接至所述本级的扫描信号的输出端；所述第四十一薄膜晶体管的栅极电性连接至第二扫描信号的输出端，源极电性连接至所述恒压低电平源，漏极电性连接至所述上拉控制模块的输出端。
在本发明一实施例中，所述上拉控制模块包括第十一薄膜晶体管，所述第十一薄膜晶体管的栅极电性连接至所述第一级传信号的输入端，源极电性连接至所述上拉控制模块的输出端，漏极电性连接至第一扫描信号的输入端。
在本发明一实施例中，所述下传模块包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接至所述第二级传信号的输出端。
在本发明一实施例中，所述下拉维持模块包括第一下拉维持单元及第二下拉维持单元；
所述第一下拉维持单元包括第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、第五十四薄膜晶体管、第四十二薄膜晶体管以及第三十二薄膜晶体管；所述第五十一薄膜晶体管的栅极以及漏极接入第一方波信号，源极电性连接于所述第五十二薄膜晶体管的漏极以及所述第五十三薄膜晶体管的栅极；所述第五十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接于所述恒压低电平源；所述第五十三薄膜晶体管的漏极接入第一方波信号，源极电性连接至所述第五十四薄膜晶体管的漏极、所述第四十二薄膜晶体管的栅极以及所述第三十二薄膜晶体管的栅极；所述第五十四薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接于所述恒压低电平源；所述第四十二薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接至所述上拉控制模块的输出端；所述第三十二薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接至所述本级的扫描信号的输出端；所述第二下拉维持单元包括第六十一薄膜晶体管、第六十二薄膜晶体管、第六十三薄膜晶体管、第六十四薄膜晶体管、第四十三薄膜晶体管以及第三十三薄膜晶体管；所述第六十一薄膜晶体管的栅极以及漏极接入第二方波信号，源极电性连接于所述第六十二薄膜晶体管的漏极以及所述第六十三薄膜晶体管的栅极；所述第六十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接至所述恒压低电平源；所述第六十三薄膜晶体管的漏极接入第二方波信号，源极电性连接于所述第六十四薄膜晶体管的漏极、所述第四十三薄膜晶体管的栅极以及所述第三十三薄膜晶体管的栅极；所述第六十四薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接于所述恒压低电平源；所述第四十三薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接于所述上拉控制模块的输出端；所述第三十三薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接于所述本级的扫描信号的输出端。
在本发明一实施例中，所述自举电容设置在所述上拉控制模块的输出端及所述本级的扫描信号的输出端之间。
另外，本发明提供一种液晶显示器，包括上述的栅极驱动电路。
本发明所述栅极驱动电路及液晶显示器在现有GOA电路的基础上，通过在上拉控制模块的输入端新增一薄膜晶体管，并且将该薄膜晶体管的栅极电性连接至时钟信号，同时该薄膜晶体管的输入端接入具有周期性的削角控制信号，以降低馈通效应对液晶面板所造成的影响，从而提高液晶面板的显示效果及使用信赖性。
附图说明
图1是现有GOA电路原理图；
图2是现有GOA电路的控制时序图；
图3是本发明第一实施例中的栅极驱动电路的连接示意图；
图4是本发明所述第一实施例中的栅极驱动电路的控制时序图；
图5是本发明第二实施例中的栅极驱动电路的连接示意图；
图6是本发明所述第二实施例中的栅极驱动电路的控制时序图；
图7是本发明优选实施例的液晶显示器的结构示意图。
具体实施方式
下面结合附图对本发明提供的栅极驱动电路及液晶显示器的具体实施方式做详细说明。
参见图3至图6所示，本发明提供一种栅极驱动电路，适用于液晶显示器，所述栅极驱动电路包括级联的多个GOA单元，每一级GOA单元接入相应的时钟信号。当栅极驱动电路设有2个时钟信号：第一时钟信号CLK1、第二时钟信号CLK2，每个时钟信号包括第一高电平VGH以及第一低电平VGL，其中第一时钟CLK1接入第1、3、5…(2k+1)级GOA单元，第二时钟CLK2接入第2、4、6…(2k+2)级GOA单元，k为整数。此时，第一时钟CLK1、第二时钟CLK2均为占空比为1/2的方波信号，且依次延时1/2周期。而当栅极驱动电路设有4个时钟信号：第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3、第四时钟信号CLK4，每个时钟信号包括第一高电平VGH以及第一低电平VGL，其中第一时钟CLK1接入第1、5、9…(4k+1)级GOA单元，第二时钟CLK2接入第2、6、10…(4k+2)级GOA单元，第三时钟CLK1接入第3、7、11…(4k+3)级GOA单元，第四时钟CLK2接入第4、8、12…(4k+4)级GOA单元，k为整数。此时，第一时钟CLK1、第二时钟CLK2、第三时钟CLK3、第四时钟CLK4均为占空比为1/2的方波信号，且依次延时1/4周期。
其中，第n级GOA单元包括：时钟信号源CLK、恒压低电平源VSS、上拉控制模块101、削角控制信号模块102、上拉模块103、下传模块104、下拉模块105、下拉维持模块106及自举电容Cb；上拉控制模块101的输出端与所述上拉模块103、所述下传模块104、所述下拉模块105、所述下拉维持模块106及所述自举电容Cb电性连接；所述恒压低电平源VSS与所述下拉维持模块106及所述下拉模块105电性连接；所述时钟信号源CLK与所述削角控制信号模块102电性连接，所述削角控制信号模块102与所述上拉模块103及所述下传模块104电性连接。
其中，时钟信号源CLK，用于提供本级的时钟信号，所述时钟信号包括第一高电平及第一低电平；恒压低电平源VSS，用于提供第二低电平；上拉控制模块101，用于接收第一扫描信号，并受第一级传信号的控制生成本级的扫描电平信号Q(n)；削角控制信号模块102，用于受所述本级的时钟信号CLK的控制而输出削角控制信号；上拉模块103，用于受所述本级的扫描电平信号Q(n)的控制，将所述削角控制信号输出至本级的扫描信号的输出端G(n)；下传模块104，用于接收所述削角控制信号，并受所述本级的扫描电平信号Q(n)的控制生成第二级传信号；下拉模块105，用于根据第二扫描信号，将恒压低电平源VSS所提供的第二低电平输出至所述本级的扫描信号G(n)的输出端；下拉维持模块106，用于维持所述本级的扫描电平信号Q(n)及所述本级的扫描信号G(n)的低电平；自举电容Cb，用于生成所述本级的扫描电平信号Q(n)的高电平；所述上拉控制模块101的输出端与所述上拉模块103、所述下传模块104、所述下拉模块105、所述下拉维持模块106及所述自举电容Cb电性连接；所述恒压低电平源VSS与所述下拉维持模块106及所述下拉模块105电性连接；所述时钟信号源CLK与所述削角控制信号模块102电性连接，所述削角控制信号模块102与所述上拉模块103及所述下传模块104电性连接。
在本发明第一实施例中，当所述栅极驱动电路设有2个时钟信号时，所述上拉控制模块101用于接收作为第一扫描信号的第n-1级扫描信号，并受作为第一级传信号的第n-1级级传信号的控制，所述下传模块104用于受所述本级的扫描电平信号的控制生成作为第二级传信号的第n+1级级传信号，所述下拉模块105用于根据作为第二扫描信号的第n+1级扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端。
在本发明第二实施例中，当所述栅极驱动电路设有4个时钟信号时，所述上拉控制模块101用于接收作为第一扫描信号的第n-2级扫描信号，并受作为第一级传信号的第n-2级级传信号的控制，所述下传模块104用于受所述本级的扫描电平信号的控制生成作为第二级传信号的第n+2级级传信号，所述下拉模块105用于根据作为第二扫描信号的第n+2级扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端。
也就是说，2个时钟信号的栅极驱动电路与4个时钟信号的栅极驱动电路的各元件的连接关系基本相同，两者的不同之处在于：4个时钟信号的栅极驱动电路与2个时钟信号的栅极驱动电路的级联方式不同，4个时钟信号的栅极驱动电路中的上拉控制模块101是受到第n-2级级传信号ST(n-2)和第n-2级扫描信号G(n-2)的控制，而2个时钟信号的栅极驱动电路中的上拉控制模块101是受到第n-1级级传信号ST(n-1)和第n-1级扫描信号G(n-1)的控制；4个时钟信号的栅极驱动电路中的下传模块104是生产第n+2级级传信号ST(n+2)，而2个时钟信号的栅极驱动电路中的下传模块104是生产第n+1级级传信号ST(n+1)；4个时钟信号的栅极驱动电路中的下拉模块105是由第n+2级扫描信号G(n+2)控制，而2个时钟信号的栅极驱动电路中的下拉模块105是由第n+1级扫描信号G(n+1)控制，具体可参见图3和图5。另外，2个时钟信号的栅极驱动电路与4个时钟信号的栅极驱动电路分别适用于不同类型的液晶面板。
以下将以2个时钟信号的栅极驱动电路为例，进一步详细说明。
参见图3至图4所示，在本发明第一实施例中，所述削角控制信号模块102包括第二十三薄膜晶体管T23，所述第二十三薄膜晶体管T23的栅极接入所述本级的时钟信号，漏极接入削角控制信号，源极电性连接至所述上拉模块103和所述下传模块104。根据现有技术已知，为了降低馈通效应，除了减小Cgd寄生电容的电压，还需要将栅极扫描信号进行削角处理，于是通过输入一周期性的削角控制信号，以改善栅极扫描信号，进而能够提高液晶面板的显示效果及使用信赖度。
所述上拉模块103包括第二十一薄膜晶体管T21，所述二十一薄膜晶体管T21的栅极电性连接至所述上拉控制模块101的输出端，漏极电性连接至所述削角控制信号模块102，源极电性连接至所述本级的扫描信号G(n)的输出端。也就是说，所述二十一薄膜晶体管T21的栅极电性连接至所述上拉控制模块101的输出端所输出的Q(n)信号的控制。
所述下拉模块105包括第三十一薄膜晶体管T31和第四十一薄膜晶体管T32；所述第三十一薄膜晶体管T31的栅极电性连接至第n+1级扫描信号G(n+1)的输出端，源极电性连接至所述恒压低电平源VSS，漏极电性连接至所述本级的扫描信号G(n)的输出端；所述第四十一薄膜晶体管T41的栅极电性连接至第n+1级扫描信号G(n+1)的输出端，源极电性连接至所述恒压低电平源VSS，漏极电性连接至所述上拉控制模块101的输出端(即接入Q(n)信号)。
所述上拉控制模块101包括第十一薄膜晶体管T11，所述第十一薄膜晶体管T11的栅极电性连接至第n-1级级传信号ST(n-1)的输入端，源极电性连接至所述上拉控制模块101的输出端，漏极电性连接至第n-1级扫描信号G(n-1)的输入端。
所述下传模块104包括第二十二薄膜晶体管T22，所述第二十二薄膜晶体管T22的栅极电性连接至所述上拉控制模块101的输出端(即接入Q(n)信号)，源极电性连接至第n+1级级传信号ST(n+1)的输出端。
所述下拉维持模块106包括第一下拉维持单元1061及第二下拉维持单元1062。
所述第一下拉维持单元1061包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53、第五十四薄膜晶体管T54、第四十二薄膜晶体管T42以及第三十二薄膜晶体管T32；所述第五十一薄膜晶体管T51的栅极以及漏极接入第一方波信号LC1，源极电性连接于所述第五十二薄膜晶体管T52的漏极以及所述第五十三薄膜晶体管T53的栅极；所述第五十二薄膜晶体管T52的栅极电性连接至所述上拉控制模块101的输出端(即接入Q(n)信号)，源极电性连接于所述恒压低电平源VSS；所述第五十三薄膜晶体管T53的漏极接入第一方波信号LC1，源极电性连接至所述第五十四薄膜晶体管T54的漏极、所述第四十二薄膜晶体管T42的栅极以及所述第三十二薄膜晶体管T32的栅极；所述第五十四薄膜晶体管T54的栅极电性连接至所述上拉控制模块101的输出端(即接入Q(n)信号)，源极电性连接于所述恒压低电平源VSS；所述第四十二薄膜晶体管T42的源极电性连接于所述恒压低电平源VSS，漏极电性连接至所述上拉控制模块101的输出端(即接入Q(n)信号)；所述第三十二薄膜晶体管T32的源极电性连接于所述恒压低电平源VSS，漏极电性连接至所述本级的扫描信号G(n)的输出端。
所述第二下拉维持单元1062包括第六十一薄膜晶体管T61、第六十二薄膜晶体管T62、第六十三薄膜晶体管T63、第六十四薄膜晶体管T64、第四十三薄膜晶体管T43以及第三十三薄膜晶体管T33。所述第六十一薄膜晶体管T61的栅极以及漏极接入第二方波信号LC2，源极电性连接于所述第六十二薄膜晶体管T62的漏极以及所述第六十三薄膜晶体管T63的栅极；所述第六十二薄膜晶体管T62的栅极电性连接至所述上拉控制模块101的输出端(即接入本级的扫描电平信号Q(n))，源极电性连接至所述恒压低电平源VSS；所述第六十三薄膜晶体管T63的漏极接入第二方波信号LC2，源极电性连接于所述第六十四薄膜晶体管T64的漏极、所述第四十三薄膜晶体管T43的栅极以及所述第三十三薄膜晶体管T33的栅极；所述第六十四薄膜晶体管T64的栅极电性连接至所述上拉控制模块101的输出端(即接入本级的扫描电平信号Q(n))，源极电性连接于所述恒压低电平源VSS；所述第四十三薄膜晶体管T43的源极电性连接于所述恒压低电平源VSS，漏极电性连接于所述上拉控制模块101的输出端(即接入本级的扫描电平信号Q(n))；所述第三十三薄膜晶体管T33的源极电性连接于所述恒压低电平源VSS，漏极电性连接于所述本级的扫描信号G(n)的输出端。
所述自举电容Cb设置在所述上拉控制模块101的输出端及所述本级的扫描信号G(n)的输出端之间。
另外，在第一实施例中，优选地，第一方波信号LC1和第二方波信号LC2均为占空比为1/2的方波，相位相差1/2个周期，第一下拉维持单元1061和第二下拉维持单元1062交替工作，使得整个电路更加稳定。
继续参见图3和图4所示，当使用栅极驱动电路时，由启动信号STV启动扫描驱动电路，当第n-1级级传信号ST(n-1)为高电平时，第十一薄膜晶体管T11导通，第n-1级扫描信号G(n-1)的高电平通过第十一薄膜晶体管T11给自举电容Cb充电，使得参考点Q(n)上升到一较高电平。随后第n-1级级传信号ST(n-1)转为低电平，第十一薄膜晶体管T11断开，参考点Q(n)通过自举电容Cb维持一较高的电平。此时，第二十一薄膜晶体管管T21和第二十二薄膜晶体管T22导通。
当本级的时钟信号转为高电平，使得第二十三薄膜晶体管T23导通，于是削角控制信号模块102输出一削角控制信号，并经由上拉模块103输出至所述本级的扫描信号G(n)的输出端。
同时，通过第二十一薄膜晶体管T21继续给自举电容Cb充电，使得参考点Q(n)达到一更高的水平，本级的扫描信号G(n)以及第n+1级级传信号ST(n+1)也转为第一高电平VGH。
接着，本级的时钟信号转为第一低电平，使得第二十三薄膜晶体管T23截止。于是，本级的扫描信号G(n)的电平置于第一低电平。
当第n+1级的扫描信号G(n+1)为高电平时，第三十一薄膜晶体管T31以及第四十一薄膜晶体管T41导通，恒压低电平源VSS将本级的扫描信号G(n)的电平置于第二低电平，由于第一低电平小于第二低电平，从而弥补寄生电容产生的馈通电压。
最后，通过下拉维持模块106上的第一下拉维持模块1061和第二下拉维持模块1062的交替作用，保证参考点Q(n)的低电位，对处于第二低电平的本级的扫描信号G(n)起到维持作用。
另外，参见图5和图6，在本发明第二实施例中，即栅极驱动电路中设置有4个时钟信号，其工作原理基本与2个时钟信号的栅极驱动电路相似。只是扫描信号G(n)的奇数行和偶数行需要两个不同的削角控制信号，以解决现有技术中所存在的问题。
因此，第一实施例或第二实施例的电路在现有栅极驱动电路的基础上，通过在上拉控制模块的输入端新增一薄膜晶体管，并且将该薄膜晶体管的栅极电性连接至时钟信号，同时该薄膜晶体管的输入端接入具有周期性的削角控制信号，以降低馈通效应对液晶面板所造成的影响，从而提高液晶显示面板的显示效果及使用信赖性。
本发明还提供一种液晶显示器，包括上述的栅极驱动电路720，请参见附图7，图7是本发明优选实施例的液晶显示器的结构示意图.
在本优选实施例中，液晶显示器包括液晶面板710和设置在液晶面板侧边的栅极驱动电路720，所述栅极驱动电路720的结构以及工作原理可参见上述栅极驱动电路的第一实施例和第二实施例，在此不再赘述。
由于液晶显示器中的栅极驱动电路720通过在上拉控制模块101的输入端新增一薄膜晶体管T23，并且将该薄膜晶体管T23的栅极电性连接至时钟信号，同时该薄膜晶体管T23的输入端接入具有周期性的削角控制信号，以降低馈通效应对液晶面板所造成的影响，从而提高液晶显示面板的显示效果及使用信赖性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种栅极驱动电路，适用于液晶显示器，其特征在于，所述栅极驱动电路包括级联的多个GOA单元，其中，第n级GOA单元包括：
时钟信号源，用于提供本级的时钟信号，所述时钟信号包括第一高电平及第一低电平；
恒压低电平源，用于提供第二低电平；
上拉控制模块，用于接收第一扫描信号，并受第一级传信号的控制生成本级的扫描电平信号；
削角控制信号模块，用于受所述本级的时钟信号的控制而输出削角控制信号；
上拉模块，用于受所述本级的扫描电平信号的控制，将所述削角控制信号输出至本级的扫描信号的输出端；
下传模块，用于接收所述削角控制信号，并受所述本级的扫描电平信号的控制生成第二级传信号；
下拉模块，用于根据第二扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；
下拉维持模块，用于维持所述本级的扫描电平信号及所述本级的扫描信号的低电平；
自举电容，用于生成所述本级的扫描电平信号的高电平；
所述上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接；所述恒压低电平源与所述下拉维持模块及所述下拉模块电性连接；所述时钟信号源与所述削角控制信号模块电性连接，所述削角控制信号模块与所述上拉模块及所述下传模块电性连接。
2.根据权利要求1所述的栅极驱动电路，其特征在于，
当所述栅极驱动电路设有2个时钟信号时，所述上拉控制模块用于接收作为第一扫描信号的第n-1级扫描信号，并受作为第一级传信号的第n-1级级传信号的控制，所述下传模块用于受所述本级的扫描电平信号的控制生成作为第二级传信号的第n+1级级传信号，所述下拉模块用于根据作为第二扫描信号的第n+1级扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；以及
当所述栅极驱动电路设有4个时钟信号时，所述上拉控制模块用于接收作为第一扫描信号的第n-2级扫描信号，并受作为第一级传信号的第n-2级级传信号的控制，所述下传模块用于受所述本级的扫描电平信号的控制生成作为第二级传信号的第n+2级级传信号，所述下拉模块用于根据作为第二扫描信号的第n+2级扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端。
3.根据权利要求1所述的栅极驱动电路，其特征在于，所述削角控制信号模块包括第二十三薄膜晶体管，所述第二十三薄膜晶体管的栅极接入所述本级的时钟信号，漏极接入削角控制信号，源极电性连接至所述上拉模块和所述下传模块。
4.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉模块包括第二十一薄膜晶体管，所述二十一薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，漏极电性连接至所述削角控制信号模块，源极电性连接至所述本级的扫描信号的输出端。
5.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉模块包括第三十一薄膜晶体管和第四十一薄膜晶体管；
所述第三十一薄膜晶体管的栅极电性连接至第二扫描信号的输出端，源极电性连接至所述恒压低电平源，漏极电性连接至所述本级的扫描信号的输出端；
所述第四十一薄膜晶体管的栅极电性连接至第二扫描信号的输出端，源极电性连接至所述恒压低电平源，漏极电性连接至所述上拉控制模块的输出端。
6.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉控制模块包括第十一薄膜晶体管，所述第十一薄膜晶体管的栅极电性连接至所述第一级传信号的输入端，源极电性连接至所述上拉控制模块的输出端，漏极电性连接至第一扫描信号的输入端。
7.根据权利要求1所述的栅极驱动电路，其特征在于，所述下传模块包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接至所述第二级传信号的输出端。
8.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉维持模块包括第一下拉维持单元及第二下拉维持单元；
所述第一下拉维持单元包括第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、第五十四薄膜晶体管、第四十二薄膜晶体管以及第三十二薄膜晶体管；
所述第五十一薄膜晶体管的栅极以及漏极接入第一方波信号，源极电性连接于所述第五十二薄膜晶体管的漏极以及所述第五十三薄膜晶体管的栅极；
所述第五十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接于所述恒压低电平源；
所述第五十三薄膜晶体管的漏极接入第一方波信号，源极电性连接至所述第五十四薄膜晶体管的漏极、所述第四十二薄膜晶体管的栅极以及所述第三十二薄膜晶体管的栅极；
所述第五十四薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接于所述恒压低电平源；
所述第四十二薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接至所述上拉控制模块的输出端；
所述第三十二薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接至所述本级的扫描信号的输出端；
所述第二下拉维持单元包括第六十一薄膜晶体管、第六十二薄膜晶体管、第六十三薄膜晶体管、第六十四薄膜晶体管、第四十三薄膜晶体管以及第三十三薄膜晶体管；
所述第六十一薄膜晶体管的栅极以及漏极接入第二方波信号，源极电性连接于所述第六十二薄膜晶体管的漏极以及所述第六十三薄膜晶体管的栅极；
所述第六十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接至所述恒压低电平源；
所述第六十三薄膜晶体管的漏极接入第二方波信号，源极电性连接于所述第六十四薄膜晶体管的漏极、所述第四十三薄膜晶体管的栅极以及所述第三十三薄膜晶体管的栅极；
所述第六十四薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接于所述恒压低电平源；
所述第四十三薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接于所述上拉控制模块的输出端；
所述第三十三薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接于所述本级的扫描信号的输出端。
9.根据权利要求1所述的栅极驱动电路，其特征在于，所述自举电容设置在所述上拉控制模块的输出端及所述本级的扫描信号的输出端之间。
10.一种液晶显示器，其特征在于，包括权利要求1-9任一所述的栅极驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710886368.6A CN107492362B (zh) | 2017-09-27 | 2017-09-27 | 一种栅极驱动电路及液晶显示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710886368.6A CN107492362B (zh) | 2017-09-27 | 2017-09-27 | 一种栅极驱动电路及液晶显示器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107492362A true CN107492362A (zh) | 2017-12-19 |
| CN107492362B CN107492362B (zh) | 2020-01-14 |
Family
ID=60653457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710886368.6A Active CN107492362B (zh) | 2017-09-27 | 2017-09-27 | 一种栅极驱动电路及液晶显示器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107492362B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107919100A (zh) * | 2018-01-04 | 2018-04-17 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路及液晶显示器 |
| CN108535924A (zh) * | 2018-04-19 | 2018-09-14 | 深圳市华星光电技术有限公司 | 液晶显示装置及其驱动方法 |
| CN109102782A (zh) * | 2018-10-16 | 2018-12-28 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路以及使用该栅极驱动电路的液晶显示器 |
| CN109119011A (zh) * | 2018-07-25 | 2019-01-01 | 深圳市华星光电技术有限公司 | Goa电路及包括其的显示面板和显示装置 |
| CN109119036A (zh) * | 2018-07-26 | 2019-01-01 | 深圳市华星光电技术有限公司 | 液晶面板 |
| CN114038387A (zh) * | 2021-12-07 | 2022-02-11 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
| CN114842786A (zh) * | 2022-04-26 | 2022-08-02 | Tcl华星光电技术有限公司 | Goa电路及显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102968969A (zh) * | 2012-10-31 | 2013-03-13 | 北京大学深圳研究生院 | 栅极驱动单元电路及其栅极驱动电路和显示装置 |
| CN104966505A (zh) * | 2015-07-31 | 2015-10-07 | 深圳市华星光电技术有限公司 | 削角电路、具有该电路的液晶显示装置及驱动方法 |
| CN105206248A (zh) * | 2015-11-09 | 2015-12-30 | 重庆京东方光电科技有限公司 | 显示驱动电路、显示装置和显示驱动方法 |
| CN105448250A (zh) * | 2014-08-28 | 2016-03-30 | 奇景光电股份有限公司 | 显示器的栅极驱动方法及驱动模块 |
| CN105895045A (zh) * | 2016-06-12 | 2016-08-24 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及其驱动方法 |
-
2017
- 2017-09-27 CN CN201710886368.6A patent/CN107492362B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102968969A (zh) * | 2012-10-31 | 2013-03-13 | 北京大学深圳研究生院 | 栅极驱动单元电路及其栅极驱动电路和显示装置 |
| CN105448250A (zh) * | 2014-08-28 | 2016-03-30 | 奇景光电股份有限公司 | 显示器的栅极驱动方法及驱动模块 |
| CN104966505A (zh) * | 2015-07-31 | 2015-10-07 | 深圳市华星光电技术有限公司 | 削角电路、具有该电路的液晶显示装置及驱动方法 |
| CN105206248A (zh) * | 2015-11-09 | 2015-12-30 | 重庆京东方光电科技有限公司 | 显示驱动电路、显示装置和显示驱动方法 |
| CN105895045A (zh) * | 2016-06-12 | 2016-08-24 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及其驱动方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107919100B (zh) * | 2018-01-04 | 2020-10-13 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路及液晶显示器 |
| CN107919100A (zh) * | 2018-01-04 | 2018-04-17 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路及液晶显示器 |
| CN108535924A (zh) * | 2018-04-19 | 2018-09-14 | 深圳市华星光电技术有限公司 | 液晶显示装置及其驱动方法 |
| CN108535924B (zh) * | 2018-04-19 | 2019-05-31 | 深圳市华星光电技术有限公司 | 液晶显示装置及其驱动方法 |
| WO2019200820A1 (zh) * | 2018-04-19 | 2019-10-24 | 深圳市华星光电技术有限公司 | 液晶显示装置及其驱动方法 |
| US10665194B1 (en) | 2018-04-19 | 2020-05-26 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display device and driving method thereof |
| CN109119011A (zh) * | 2018-07-25 | 2019-01-01 | 深圳市华星光电技术有限公司 | Goa电路及包括其的显示面板和显示装置 |
| WO2020019435A1 (zh) * | 2018-07-25 | 2020-01-30 | 深圳市华星光电技术有限公司 | Goa电路及包括其的显示面板和显示装置 |
| CN109119036B (zh) * | 2018-07-26 | 2020-07-28 | 深圳市华星光电技术有限公司 | 液晶面板 |
| CN109119036A (zh) * | 2018-07-26 | 2019-01-01 | 深圳市华星光电技术有限公司 | 液晶面板 |
| WO2020077924A1 (zh) * | 2018-10-16 | 2020-04-23 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路以及使用该栅极驱动电路的液晶显示器 |
| CN109102782A (zh) * | 2018-10-16 | 2018-12-28 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路以及使用该栅极驱动电路的液晶显示器 |
| CN114038387A (zh) * | 2021-12-07 | 2022-02-11 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
| CN114038387B (zh) * | 2021-12-07 | 2023-08-01 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
| US12002397B2 (en) | 2021-12-07 | 2024-06-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | GOA circuit and display panel |
| CN114842786A (zh) * | 2022-04-26 | 2022-08-02 | Tcl华星光电技术有限公司 | Goa电路及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107492362B (zh) | 2020-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107492362A (zh) | 一种栅极驱动电路及液晶显示器 | |
| CN106205528B (zh) | 一种goa电路及液晶显示面板 | |
| CN106128379B (zh) | Goa电路 | |
| CN104882107B (zh) | 栅极驱动电路 | |
| CN103730094B (zh) | Goa电路结构 | |
| CN102708779B (zh) | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 | |
| CN105957480B (zh) | 栅极驱动电路及液晶显示装置 | |
| CN106057152B (zh) | 一种goa电路及液晶显示面板 | |
| CN102005196A (zh) | 具低功率损耗的移位寄存器 | |
| CN103065592B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路与显示器件 | |
| US20120162187A1 (en) | Gate drive circuit and display apparatus having the same | |
| CN107909971B (zh) | Goa电路 | |
| CN103761949B (zh) | 栅极驱动电路以及驱动方法 | |
| CN106297715A (zh) | 一种三阶驱动的goa电路及液晶显示器 | |
| CN107799083A (zh) | 一种goa电路 | |
| CN107358931B (zh) | Goa电路 | |
| CN105654991B (zh) | 移位寄存器及其驱动方法、goa电路以及显示装置 | |
| TW201123135A (en) | Display device and method for controlling gate pulse modulation thereof | |
| CN107154245A (zh) | 一种栅极驱动电路及其驱动方法 | |
| CN108257578A (zh) | 移位寄存器单元及其控制方法、栅极驱动装置、显示装置 | |
| CN107689221B (zh) | Goa电路 | |
| CN203760057U (zh) | 一种移位寄存器单元、栅极驱动电路及显示装置 | |
| CN105976781A (zh) | Goa电路 | |
| CN107424575A (zh) | Goa驱动电路及液晶面板 | |
| CN103500551A (zh) | 移位寄存器单元、goa电路、阵列基板以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |