CN107437938A - 一种压控振荡器电路 - Google Patents

Abstract

本发明实施例公开了一种压控振荡器电路，其包括依次电连接的控制单元、差分互补单元、以及谐振回路单元；差分互补单元包括多个基本单元，控制单元包括与基本单元一一对应的开关单元；基本单元包括一组交叉耦合的PMOS管与一组交叉耦合的NMOS管，且相邻基本单元中PMOS管的宽长比以第一公比成等比数列排布，相邻基本单元中NMOS管的宽长比以第二公比成等比数列排布，第一公比与所述第二公比相同。控制单元按照预设的排列组合规则控制开关单元的通断，进而控制基本单元处于工作状态或处于不工作状态以形成若干连续窄频段，谐振回路单元对若干连续窄频段进行调谐以使差分互补单元输出预设宽频。本发明实施例具有调谐范围宽，调谐振荡幅度稳定、且功耗小的特点。

Description

一种压控振荡器电路

技术领域

本发明涉及电子技术领域，尤其涉及一种压控振荡器电路。

背景技术

压控振荡器作为频率综合器的关键组成部分，对锁相环频率综合器的频率覆盖范围、相位噪声、功耗以及传输函数等重要性能都有直接影响，因此在无线收发机的所有单元电路中，CMOS全集成的电感电容压控振荡器(LCVCO)是得到工业界和学术界广泛关注的射频单元电路。随着片上电感仿真技术的成熟和理论分析的完善，电感电容压控振荡器在高频应用方面已经成为主流振荡器结构。而对于压控振荡器的性能指标，需要关注以下几点：

1.中心频率：振荡器最大频率和最小频率的中间值。

2.调谐范围：振荡器最大频率与最小频率的差值。

3.调谐线性度：理想状态下，我们希望压控振荡器的增益在整个调谐范围内保持为常数，但实际电路是很难实现这一点的，这就需要压控增益在整个调谐范围内保持一个小的波动范围，尽量实现频率随电压的良好线性。

4.相位噪声：即载波频偏处1Hz内单边带噪声谱密度与载波功率比值的分贝表示。

5.输出电压幅度：从降低相位噪声方面考虑，我们希望输出电压幅度大一些，尤其是随着CMOS工艺不断进步，电压电压不断降低的情况下，提高输出电压幅度显得更为重要。

6.功耗：压控振荡器的功耗在频率合成器中占据了大部分比重，对于功耗和相位噪声及输出电压幅度的权衡与优化也是尤为重要。

针对以上性能指标，目前已有不同结构的压控振荡器通过合理的设计来满足产品所需的性能。商用的CDMA/WLAN/GSM等无线接收机的频率调谐范围比较小，一般在20％左右，采用固定电容与可变电容并联的方法已经能够完全覆盖信号通道的带宽。对于数字集群对讲机射频芯片以及数字电视调谐器等宽频带接收机系统要求调谐范围达到50％，为了补偿工艺和温度的漂移，这个范围往往还要进一步扩大以达到足够的设计余量。为应对宽频带接收机系统等所需求的宽频调谐范围，市面出现了宽频带压控振荡器，然而市面上的这种宽频带压控振荡器往往存在调谐范围不够宽、调谐振荡幅度不稳定、且功耗大的问题，难以满足宽频带接收机系统等的使用需求。

因此，目前急需一种调谐范围宽、调谐振荡幅度稳定、且功耗小的压控振荡器电路。

发明内容

本发明实施例提供一种压控振荡器电路，其具有调谐范围宽、调谐振荡幅度稳定、且功耗小的特点。

本发明实施例提供了一种压控振荡器电路，该电路用于产生预设宽频，其特征在于，包括依次电连接的控制单元、差分互补单元、以及谐振回路单元；所述差分互补单元包括多个基本单元，所述控制单元包括控制所述基本单元的工作状态且与所述基本单元一一对应的开关单元；所述基本单元包括一组交叉耦合的PMOS管与一组交叉耦合的NMOS管，且相邻基本单元中PMOS管的宽长比以第一公比成等比数列排布，相邻基本单元中NMOS管的宽长比以第二公比成等比数列排布，所述第一公比与所述第二公比相同；所述控制单元按照预设的排列组合规则控制所述开关单元的通断以控制与所述开关单元相对应的基本单元处于工作状态或处于不工作状态以形成若干连续窄频段，所述谐振回路单元对所述连续窄频段进行调谐以使所述差分互补单元输出所述预设宽频。

优选地，所述基本单元为n个，n≥1所述开关单元也为n个，所述预设的排列组合规则为由n个开关单元的通断生成2ⁿ-1种状态组合，且所述控制单元根据所述二进制数值逐渐递增的方式控制所述开关单元的通断将预设宽频划分为与2ⁿ-1种状态组合相对应的连续窄频段。

优选地，所述基本单元连接在电源单元与开关单元之间，所述一组交叉耦合的PMOS管包括第一PMOS管和第二PMOS管，所述一组交叉耦合的NMOS管包括第一NMOS管和第二NMOS管，所述电源单元同时连接第一PMOS管的源极和第二PMOS管的源极，所述第一PMOS管的栅极连接所述第二PMOS管的漏极，所述第二PMOS管的栅极连接所述第一PMOS管的漏极，所述开关单元同时连接第一NMOS管的源极和第二NMOS管的源极，所述第一NMOS管的栅极连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接所述第一NMOS管的漏极，且所述第一PMOS管的漏极连接所述第一NMOS管的漏极，并将其作为所述基本单元的第一公共漏极端，连接每一基本单元的第一公共漏极端以形成所述差分互补单元的第一输出端，所述第二PMOS管的漏极连接所述第二NMOS管的漏极，并将其作为所述基本单元的第二公共漏极端，连接每一基本单元的第二公共漏极端以形成所述差分互补单元的第二输出端，所述谐振回路单元连接在所述第一输出端和第二输出端之间。

优选地，所述开关单元包括第三NMOS管，所述第三NMOS管的漏极同时连接第一NMOS管的源极和第二NMOS管的源极，所述第三NMOS管的源极接地，所述第三NMOS管的栅极连接第一数字控制信号，当所述第一数字控制信号为高电平时，所述开关单元导通以控制与其对应的基本单元处于工作状态，当所述第一数字控制信号为低电平时，所述开关单元断开以控制与其对应的基本单元处于不工作状态。

优选地，所述谐振回路单元包括第一开关电容阵列、第二开关电容阵列及LC谐振回路单元，所述第一开关电容阵列与所述第二开关电容阵列镜像设置在所述差分互补单元的两侧，且所述第一开关电容阵列连接所述第一输出端，所述第二开关电容阵列连接所述第二输出端，所述LC谐振回路单元的一端连接所述第一输出端，另一端连接所述第二输出端；所述第一开关电容阵列包括若干相并联的开关电容单元，所述开关电容单元包括电容和第四NMOS管，所述电容的一端连接所述第一输出端，另一端连接所述第四NMOS管的漏极，所述第四NMOS管的栅极连接第二数字控制信号，所述第四NMOS管的源极接地；所述LC谐振回路单元包括电感、第一可调电容、及第二可调电容，所述电感的一端连接所述第一输出端，另一端连接所述第二输出端，所述第一可调电容的一端连接第一输出端，另一端同时连接控制电压和所述第二可调电容的一端，所述第二可调电容的另一端连接所述第二输出端。

优选地，所述第一开关电容阵列中的相邻开关电容单元中的电容的电容值以第一公比成等比数列排布，相邻开关电容单元中的第四NMOS管的宽长比以第一公比成等比数列排布。

优选地，所述第一开关电容阵列包括m个相并联的开关电容单元，m≥1，并将所述连续窄频段划分为2^m个区间。最小宽长比的第四NMOS管的漏极寄生电容为C_d，则当m个第四NMOS管全部导通且第一可变电容和第二可变电容均有最大值C_max时，得到该压控振荡器工作的最小频率为：

当m个第四NMOS管全部关断，且第一可变电容和第二可变电容均有最小值C_min时，得到该压控振荡器的最大频率：

为了确保相邻频率区间有一定的频率交叠，可变电容的最大容值C_max和最小容值C_min必须满足：

本发明实施例述基本单元包括一组交叉耦合的PMOS管与一组交叉耦合的NMOS管，且相邻基本单元中PMOS管的宽长比以第一公比成等比数列排布，相邻基本单元中NMOS管的宽长比以第二公比成等比数列排布，所述第一公比与所述第二公比相同，且所述控制单元包括控制所述基本单元的工作状态且与所述基本单元一一对应的开关单元，控制单元按照预设的排列组合规则控制所述开关单元的通断以控制与所述开关单元相对应的基本单元处于工作状态或处于不工作状态以形成若干连续窄频段，所述谐振回路单元调谐所述若干连续窄频段以使所述差分互补单元输出所述预设宽频。本发明实施例具有调谐范围宽、调谐振荡幅度稳定、且功耗小的特点。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种压控振荡器电路的电路原理图；

图2是本发明实施例提供的基本单元和开关单元的电路原理结构图；

图3是本发明实施例提供的第一开关电容阵列的电路原理图；

图4是本发明实施例提供的LC谐振回路单元的电路原理图；

图5是本发明实施例提供的差分互补单元和控制单元的电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中的压控振荡器电路用于产生预设宽频，参见图1至图5所示，该压控振荡器电路包括依次电连接的控制单元10、差分互补单元11、以及谐振回路单元12。

该差分互补单元11包括基本单元1至基本单元n，其中n大于等于1。基本单元1至基本单元n均包括一组交叉耦合的PMOS管与一组交叉耦合的NMOS管，且相邻基本单元中PMOS管的宽长比以第一公比成等比数列排布，相邻基本单元中NMOS管的宽长比以第二公比成等比数列排布，且第一公比与第二公比相同。在本发明实施例中，将PMOS管的宽长比设置为(W/L)_p，第一公比和第二公比均设置为2，则基本单元1至基本单元n中PMOS管的宽长分别为(W/L)_p、2(W/L)_p、2²(W/L)_p以及2ⁿ(W/L)_p，基本单元1至基本单元n中NMOS管的宽长分别为(W/L)_n、2(W/L)_n、2²(W/L)_n以及2ⁿ(W/L)_n。

该控制单元10包括控制基本单元1至基本单元n的工作状态，且与基本单元1至基本单元n一一对应的开关单元Pwr<1>至开关单元Pwr<n>。

具体地，以基本单元1为例进行说明，在基本单元1中的一组交叉耦合的PMOS管包括第一PMOS管Q1和第二PMOS管Q2，一组交叉耦合的NMOS管包括第一NMOS管Q3和第二NMOS管Q4。可以理解地，第一PMOS管Q1和第二PMOS管Q2完全相同，第一NMOS管Q3和第二NMOS管Q4完全相同从而实现交叉耦合。参照图2所示，第一PMOS管Q1的源极和第二PMOS管Q2的源极同时连接电源单元VDD，第一PMOS管Q1的栅极连接第二PMOS管Q2的漏极，第二PMOS管Q2的栅极连接第一PMOS管Q1的漏极，开关单元Pwr<1>同时连接第一NMOS管Q3的源极和第二NMOS管Q4的源极，第一NMOS管Q3的栅极连接第二NMOS管Q4的漏极，第二NMOS管Q4的栅极连接第一NMOS管Q3的漏极，且第一PMOS管Q1的漏极连接第一NMOS管Q3的漏极，并将其作为基本单元1的第一公共漏极端SINP，并连接基本单元2至基本单元n的第一公共漏极端SINP以形成差分互补单元11的第一输出端OUT1，第二PMOS管Q2的漏极连接第二NMOS管Q4的漏极，并将其作为基本单元1的第二公共漏极端SINN，并连接基本单元2至基本单元n的第二公共漏极端SINN以形成差分互补单元11的第二输出端OUT2。

优选地，开关单元Pwr<1>至开关单元Pwr<n>中每一开关单元的结构均相同，以开关单元Pwr<1>为例进行说明。开关单元Pwr<1>包括第三NMOS管Q5，第三NMOS管Q5的漏极同时连接第一NMOS管Q3的源极和第二NMOS管Q4的源极，第三NMOS管Q5的源极接地，第三NMOS管Q5的栅极连接第一数字控制信号。其中，该第一数字控制信号可以是任意数字电路/设备的输出信号，此处不作限定。当第一数字控制信号为高电平时，开关单元Pwr<1>导通以控制与基本单元1处于工作状态，当第一数字控制信号为低电平时，开关单元Pwr<1>断开以控制与基本单元1处于不工作状态。

谐振回路单元12包括第一开关电容阵列121、第二开关电容阵列122及LC谐振回路单元123，且第一开关电容阵列121与第二开关电容阵列122镜像设置在差分互补单元11的两侧，第一开关电容阵列121连接第一输出端OUT1，第二开关电容阵列122连接第二输出端OUT2，LC谐振回路单元123的一端连接第一输出端OUT1，另一端连接第二输出端OUT2。在本发明实施例中，第一开关电容阵列121包括若干相并联的开关电容单元A，该开关电容单元A包括电容C1和第四NMOS管Q6，电容C1的一端连接第一输出端OUT1，另一端连接第四NMOS管Q6的漏极，第四NMOS管Q6的栅极连接第二数字控制信号B1，第四NMOS管Q6的源极接地。其中，该第二数字控制信号独立与第一数字控制信号。由于第二开关电容阵列122与第一开关电容阵列121镜像设置在差分互补单元11的两侧，即第二开关电容阵列122与第一开关电容阵列121结构相同，此处不再赘述。参照图4，LC谐振回路单元123包括电感L、第一可调电容CV1、及第二可调电容CV2，电感L的一端连接第一输出端OUT1，另一端连接第二输出端OUT2，第一可调电容CV1的一端连接第一输出端OUT1，另一端同时连接控制电压V_t和第二可调电容CV2的一端，第二可调电容CV2的另一端连接第二输出端OUT2，第一可调电容CV1和第二可调电容CV2相同。

在本发明实施例中，第一开关电容阵列121中的相邻开关电容单元A中的电容C1的电容值以第一公比成等比数列排布，相邻开关电容单元A中的第四NMOS管Q6的宽长比以第一公比成等比数列排布。如该第一开关电容阵列121包括m个相并联的开关电容单元A，并将连续窄频段划分为2^m个区间。最小宽长比的第四NMOS管Q6的漏极寄生电容为C_d，则当m个第四NMOS管Q6全部导通且第一可调电容CV1和第二可调电容CV2均有最大值C_max时，得到该压控振荡器输出的最低频率为：

当m个第四NMOS管Q6全部关断，且第一可调电容CV1和第二可调电容CV2均有最小值C_min时，得到该压控振荡器输出的最高频率为：

为了确保相邻频率区间有一定的频率交叠，第一可调电容CV1和第二可调电容CV2的最大容值C_max和最小容值C_min必须满足：

在本发明实施例中，该控制单元10按照预设的排列组合规则控制开关单元Pwr<1>至开关单元Pwr<n>的通断，进而控制与开关单元Pwr<1>至开关单元Pwr<n>相对应的基本单元1至基本单元n处于工作状态或处于不工作状态以形成若干连续窄频段ΔH，若干连续窄频段ΔH构成预设宽频ΔF，并通过调整谐振回路单元12以使差分互补单元11输出预设宽频ΔF。其中，预设的排列组合规则为由开关单元Pwr<1>至开关单元Pwr<n>的通断生成2ⁿ-1种状态组合，且控制单元10根据二进制数值逐渐递增的方式控制开关单元Pwr<1>至开关单元Pwr<n>的通断将预设宽频ΔF划分为与2ⁿ-1种状态组合相对应的连续窄频段ΔH。

参照图5所示，在本发明实施例中，n＝3，即该差分互补单元11包括基本单元1至基本单元3，控制单元10包括开关单元Pwr<1>至开关单元Pwr<3>。其中n的选取取决于相位噪声的性能要求、高低频起振所需的交叉耦合管跨导的大小以及整体功耗预算和所需振荡幅度的考虑。开关单元Pwr<1>控制一组交叉耦合的PMOS管Q1、Q2和一组交叉耦合的NMOS管Q3、Q4，且PMOS管Q1、Q2的宽长比为(W/L)_p，NMOS管Q3、Q4的宽长比为(W/L)_n；开关单元Pwr<2>控制一组交叉耦合的PMOS管Q11、Q12和一组交叉耦合的NMOS管Q13、Q14，且PMOS管Q11、Q12的宽长比为2(W/L)_p，NMOS管Q13、Q14的宽长比为2(W/L)_n；开关单元Pwr<3>控制一组交叉耦合的PMOS管Q21、Q22和一组交叉耦合的NMOS管Q23、Q24，且PMOS管Q21、Q22的宽长比为4(W/L)_p，NMOS管Q23、Q24的宽长比为4(W/L)_n。

由于开关单元Pwr<1>至开关单元Pwr<3>的通断生成七种状态组合，即将开关单元Pwr<1>至开关单元Pwr<3>导通时的状态设置为二进制的高电平1，将开关单元Pwr<1>至开关单元Pwr<3>不导通时的状态设置为二进制的低电平0，且将开关单元Pwr<1>至开关单元Pwr<3>依次对应二进制位设置为低位和高位。如开关单元Pwr<1>导通，且开关单元Pwr<2>和开关单元Pwr<3>均不导通时，对应的二进制位为：001，此时只有基本单元1处于工作状态，基本单元2和基本单元3均处于不工作状态，并将此时控制单元10对应所处的状态作为第一状态；如开关单元Pwr<2>导通，且开关单元Pwr<1>和开关单元Pwr<3>均不导通时，对应的二进制位为：010，此时只有基本单元2处于工作状态，基本单元1和基本单元3均处于不工作状态，并将此时控制单元10对应所处的状态作为第二状态；如开关单元Pwr<3>不导通，且开关单元Pwr<1>和开关单元Pwr<2>均导通时，对应的二进制位为：011，此时基本单元1和基本单元2处于工作状态，基本单元3处于不工作状态，并将此时控制单元10对应所处的状态作为第三状态；以此类推，将开关单元Pwr<1>至开关单元Pwr<3>导通状态进行二进制排列组合，并按照其所对应的二进制位所对应的十进制大小命名为对应的状态，如开关单元Pwr<1>导通，且开关单元Pwr<2>和开关单元Pwr<3>均导通时，对应的二进制位为：111，此时基本单元1至基本单元3均处于工作状态，此时控制单元10对应所处的状态为第七状态。需要说明的是，当开关单元Pwr<1>不导通，且开关单元Pwr<2>和开关单元Pwr<3>均不导通时，对应的二进制位为：000，此时基本单元1至基本单元3均处于不工作状态，此时无法进行频率调谐，故将开关单元Pwr<1>至开关单元Pwr<3>都不导通的状态不计算在内。

根据预设宽频ΔF和控制单元10所控制的七种状态可将预设宽频ΔF划分为七个等频间距的连续窄频段ΔH，且频间距＝预设宽频ΔF/7。如要实现频率1.0GHz-2.4GHz之间的1.4GHz预设频宽，那么对应的频间距＝1.4GHz/7＝0.2GHz。由此可知，第一状态至第七状态依次对应频宽为0.2GHz连续窄频段，具体为：

第一状态001对应最高连续窄频段，且连续窄频段ΔH＝2.2GHz-2.4GHz，且处于工作状态的PMOS管或NMOS管的宽长比总数为1个；第二状态010对应较高连续窄频段，且连续窄频段ΔH＝2.0GHz-2.2GHz，且处于工作状态的PMOS管或NMOS管的宽长比总数为2个；第三状态011对应的连续窄频段ΔH＝1.8GHz-2.0GHz，且处于工作状态的PMOS管或NMOS管的宽长比总数为3个；第四状态100对应的连续窄频段ΔH＝1.6GHz-1.8GHz，且处于工作状态的PMOS管或NMOS管的宽长比总数为4个；第五状态101对应的连续窄频段ΔH＝1.4GHz-1.6GHz，且处于工作状态的PMOS管或NMOS管的宽长比总数为5个；第六状态110对应较低连续窄频段，且连续窄频段ΔH＝1.2GHz-1.4GHz，且处于工作状态的PMOS管或NMOS管的宽长比总数为6个；第七状态111对应最低连续窄频段，且连续窄频段ΔH＝1.0GHz-1.2GHz，且处于工作状态的PMOS管或NMOS管的宽长比总数为7个。本发明实施例通过差分互补单元11中基本单元的数量n以及二进制排列组合的方式将预设宽频ΔF划分为2ⁿ-1个连续窄频段ΔH，且控制单元10的2ⁿ-1种状态与处于工作状态中的PMOS管或NMOS管的总数成线性对应关系。

在本发明实施例中，谐振回路单元12中的第一开关电容阵列121包括4个相并联的开关电容单元A，即m＝4，并将连续窄频段ΔH划分为16个区间，且区间间距＝连续窄频段ΔH/16。第二控制信号分别为B1、B2、B3及B4，且第二控制信号分别为B1控制电容C1和第四NMOS管Q6，第二控制信号分别为B2控制电容C2和第四NMOS管Q7，第三控制信号分别为B3控制电容C3和第四NMOS管Q8，第四控制信号分别为B4控制电容C4和第四NMOS管Q9。此外，电容C1、C2、C3及C4的电容值以第一公比成等比数列排布，第四NMOS管Q6、Q7、Q8及Q9的宽长比以第一公比成等比数列排布。

此外，LC谐振回路单元123中的控制电压V_t为锁相环内自动连续可调的电压，通过调整控制电压V_t的大小以改变第一可调电容CV1和第二可调电容CV2的电容值以实现进一步调整输出频率。本发明实施例，通过谐振回路单元12的第一开关电容阵列121将连续窄频段ΔH划分为2^m个区间，并经过调整控制电压V_t的大小改变第一可调电容CV1和第二可调电容CV2的电容值以实现对连续窄频段ΔH的连续细调，以实现预设宽频的频率覆盖。

在本发明实施例中，当控制单元10处于第一状态001时，其对应的连续窄频段为最高连续窄频段，且只有开关单元Pwr<1>对应的基本单元1处于工作状态，并为该压控振荡器电路提供负阻，此时整个压控振荡器电路的功耗很小。随着控制单元10按照二进制位控制不同开关单元的导通，开关单元1至开关单元3依次被设置为010、011、100……直到111，以使该压控振荡器电路的输出频率降低，以达到最低连续窄频段，从而输出预设频宽。

该压控振荡器电路在高频输出时具有低功耗的特点，且在低频输出时能够满足振荡器正常起振，同时在高低频区间有稳定的输出振荡幅度。本发明实施例能够根据预设频宽进行频段输出，其具有调谐范围宽、调谐振荡幅度稳定、且功耗小的特点。

以上为发明的优选实施例，而非对发明做任何形式上的限制。本领域的技术人员可在上述实施例的基础上施以各种等同的更改和改进，凡在权利要求范围内所做的等同变化或修饰，均应落入发明的包含范围之内。

Claims (7)

1.一种压控振荡器电路，用于产生预设宽频，其特征在于，包括依次电连接的控制单元、差分互补单元、以及谐振回路单元；所述差分互补单元包括多个基本单元，所述控制单元包括控制所述基本单元的工作状态且与所述基本单元一一对应的开关单元；所述基本单元包括一组交叉耦合的PMOS管与一组交叉耦合的NMOS管，且相邻基本单元中PMOS管的宽长比以第一公比成等比数列排布，相邻基本单元中NMOS管的宽长比以第二公比成等比数列排布，所述第一公比与所述第二公比相同；所述控制单元按照预设的排列组合规则控制所述开关单元的通断以控制与所述开关单元相对应的基本单元处于工作状态或处于不工作状态以形成若干连续窄频段，所述谐振回路单元对所述连续窄频段进行调谐以使所述差分互补单元输出所述预设宽频。

2.如权利要求1所述的电路，其特征在于，所述基本单元为n个，n≥1，所述开关单元也为n个，所述预设的排列组合规则为由n个开关单元的通断生成2ⁿ-1种状态组合，且所述控制单元根据所述二进制数值逐渐递增的方式控制所述开关单元的通断将预设宽频划分为与2ⁿ-1种状态组合相对应的连续窄频段。

3.如权利要求1所述的电路，其特征在于，所述基本单元连接在电源单元与开关单元之间，所述一组交叉耦合的PMOS管包括第一PMOS管和第二PMOS管，所述一组交叉耦合的NMOS管包括第一NMOS管和第二NMOS管，所述电源单元同时连接第一PMOS管的源极和第二PMOS管的源极，所述第一PMOS管的栅极连接所述第二PMOS管的漏极，所述第二PMOS管的栅极连接所述第一PMOS管的漏极，所述开关单元同时连接第一NMOS管的源极和第二NMOS管的源极，所述第一NMOS管的栅极连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接所述第一NMOS管的漏极，且所述第一PMOS管的漏极连接所述第一NMOS管的漏极，并将其作为所述基本单元的第一公共漏极端，连接每一基本单元的第一公共漏极端以形成所述差分互补单元的第一输出端，所述第二PMOS管的漏极连接所述第二NMOS管的漏极，并将其作为所述基本单元的第二公共漏极端，连接每一基本单元的第二公共漏极端以形成所述差分互补单元的第二输出端。

4.如权利要求3所述的电路，其特征在于，所述开关单元包括第三NMOS管，所述第三NMOS管的漏极同时连接第一NMOS管的源极和第二NMOS管的源极，所述第三NMOS管的源极接地，所述第三NMOS管的栅极连接第一数字控制信号，当所述第一数字控制信号为高电平时，所述开关单元导通以控制与其对应的基本单元处于工作状态，当所述第一数字控制信号为低电平时，所述开关单元断开以控制与其对应的基本单元处于不工作状态。

5.如权利要求3所述的电路，其特征在于，所述谐振回路单元包括第一开关电容阵列、第二开关电容阵列及LC谐振回路单元，所述第一开关电容阵列与所述第二开关电容阵列镜像设置在所述差分互补单元的两侧，且所述第一开关电容阵列连接所述第一输出端，所述第二开关电容阵列连接所述第二输出端，所述LC谐振回路单元的一端连接所述第一输出端，另一端连接所述第二输出端；所述第一开关电容阵列包括若干相并联的开关电容单元，所述开关电容单元包括电容和第四NMOS管，所述电容的一端连接所述第一输出端，另一端连接所述第四NMOS管的漏极，所述第四NMOS管的栅极连接第二数字控制信号，所述第四NMOS管的源极接地；所述LC谐振回路单元包括电感、第一可调电容、及第二可调电容，所述电感的一端连接所述第一输出端，另一端连接所述第二输出端，所述第一可调电容的一端连接第一输出端，另一端同时连接控制电压和所述第二可调电容的一端，所述第二可调电容的另一端连接所述第二输出端。

6.如权利要求5所述的电路，其特征在于，所述第一开关电容阵列中的相邻开关电容单元中的电容的电容值以第一公比成等比数列排布，相邻开关电容单元中的第四NMOS管的宽长比以第一公比成等比数列排布。

7.如权利要求6所述的电路，其特征在于，所述第一开关电容阵列包括m个相并联的开关电容单元，m≥1，并将所述连续窄频段划分为2^m个区间。最小宽长比的第四NMOS管的漏极寄生电容为C_d，则当m个第四NMOS管全部导通且第一可变电容和第二可变电容均有最大值C_max时，得到该压控振荡器工作的最小频率为：

<mrow> <msub> <mi>w</mi> <mrow> <mi>m</mi> <mi>i</mi> <mi>n</mi> </mrow> </msub> <mo>=</mo> <mfrac> <mn>1</mn> <msqrt> <mrow> <mi>L</mi> <mo>&amp;lsqb;</mo> <msub> <mi>C</mi> <mrow> <mi>m</mi> <mi>a</mi> <mi>x</mi> </mrow> </msub> <mo>+</mo> <mrow> <mo>(</mo> <msup> <mn>2</mn> <mi>n</mi> </msup> <mo>-</mo> <mn>1</mn> <mo>)</mo> </mrow> <mi>C</mi> <mo>&amp;rsqb;</mo> </mrow> </msqrt> </mfrac> </mrow>

当m个第四NMOS管全部关断，且第一可变电容和第二可变电容均有最小值C_min时，得到该压控振荡器的最大频率：

<mrow> <msub> <mi>w</mi> <mrow> <mi>m</mi> <mi>a</mi> <mi>x</mi> </mrow> </msub> <mo>=</mo> <mfrac> <mn>1</mn> <msqrt> <mrow> <mi>L</mi> <mo>&amp;lsqb;</mo> <msub> <mi>C</mi> <mrow> <mi>m</mi> <mi>i</mi> <mi>n</mi> </mrow> </msub> <mo>+</mo> <mrow> <mo>(</mo> <msup> <mn>2</mn> <mi>n</mi> </msup> <mo>-</mo> <mn>1</mn> <mo>)</mo> </mrow> <mrow> <mo>(</mo> <mfrac> <mrow> <msub> <mi>CC</mi> <mi>d</mi> </msub> </mrow> <mrow> <mi>C</mi> <mo>+</mo> <msub> <mi>C</mi> <mi>d</mi> </msub> </mrow> </mfrac> <mo>)</mo> </mrow> <mo>&amp;rsqb;</mo> </mrow> </msqrt> </mfrac> </mrow> 2

为了确保相邻频率区间有一定的频率交叠，可变电容的最大容值C_max和最小容值C_min必须满足：

<mrow> <msub> <mi>C</mi> <mrow> <mi>m</mi> <mi>a</mi> <mi>x</mi> </mrow> </msub> <mo>-</mo> <msub> <mi>C</mi> <mrow> <mi>m</mi> <mi>i</mi> <mi>n</mi> </mrow> </msub> <mo>&gt;</mo> <mi>C</mi> <mo>-</mo> <mrow> <mo>(</mo> <mfrac> <mrow> <msub> <mi>CC</mi> <mi>d</mi> </msub> </mrow> <mrow> <mi>C</mi> <mo>+</mo> <msub> <mi>C</mi> <mi>d</mi> </msub> </mrow> </mfrac> <mo>)</mo> </mrow> <mo>.</mo> </mrow> 3