[go: up one dir, main page]

CN107424918B - 以功函数材料层凹陷形成自对准接触结构的方法 - Google Patents

以功函数材料层凹陷形成自对准接触结构的方法 Download PDF

Info

Publication number
CN107424918B
CN107424918B CN201710201420.XA CN201710201420A CN107424918B CN 107424918 B CN107424918 B CN 107424918B CN 201710201420 A CN201710201420 A CN 201710201420A CN 107424918 B CN107424918 B CN 107424918B
Authority
CN
China
Prior art keywords
gate
conductive material
dielectric layer
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710201420.XA
Other languages
English (en)
Other versions
CN107424918A (zh
Inventor
朴灿柔
谢瑞龙
金勋
成敏圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107424918A publication Critical patent/CN107424918A/zh
Application granted granted Critical
Publication of CN107424918B publication Critical patent/CN107424918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及以功函数材料层凹陷形成自对准接触结构的方法及其产生装置，所揭示的一种方法除了别的以外，还包括在第一介电层中形成第一多个栅极凹穴。在第一多个栅极凹穴中形成功函数材料层。在功函数材料层上方的第一多个栅极凹穴的至少一子集中形成第一导电材料以界定第一多个栅极结构。在第一多个栅极结构其中二者之间的第一介电层中形成第一接触凹陷。在第一接触凹陷中形成第二导电材料。使功函数材料层选择性凹陷至第一导电材料与第二导电材料以界定多个覆盖凹陷。在多个覆盖凹陷中形成覆盖层。

Description

以功函数材料层凹陷形成自对准接触结构的方法
技术领域
本发明基本上是关于集成电路的制作，并且更尤指针对通过功函数材料层凹陷来形成自对准接触(self-aligned contact；SAC)结构的各种方法及其产生的半导体装置。
背景技术
在诸如微处理器、储存装置及类似者等现代集成电路产品中，有限芯片面积上形成非常大量的电路元件，特别是晶体管。在使用金属氧化物半导体(MOS)技术所制作的集成电路中，提供的是一般在切换模式下运作的场效应晶体管(FET)(NMOS与PMOS晶体管两种)。亦即，这些晶体管装置呈现高度导通状态(ON状态)及高阻抗状态(OFF状态)。FET可采取各种形式及组态。举例而言，除了其它组态，FET还可以是所谓的平面型FET装置或三维(3D)装置，诸如FinFET装置。
无论所考量的是NMOS晶体管或PMOS晶体管，也无论是属于平面型或3D FinFET装置，场效应晶体管(FET)一般包含形成于半导体衬底中的掺杂源极区及分离的掺杂漏极区。此等源极与漏极区通过通道区分开。栅极绝缘层是置于通道区上方，且导电栅极电极是置于栅极绝缘层上方。栅极绝缘层与栅极电极有时可称为装置的栅极结构。通过对栅极电极施加适度电压，通道区变为具有导电性，并且容许电流从源极区流动至漏极区。可使用所谓的“栅极先制”或“取代栅极”(栅极后制)制造技术，制造此类平面型FET装置的栅极结构。
一般而言，由于电路元件(例如晶体管)的数量大且现代集成电路所需布局复杂，故无法在上有制造电路元件的相同装置层级内建立个别电路元件的电连接，但却需要一或多个另外的金属化层，其大体上包括提供内层级电连接的含金属线，并且也包括多个层级间连接或垂直连接(亦称为贯孔)。这些垂直互连结构包含适当的金属，并且提供各个堆叠的金属化层的电连接。
此外，为了确实以金属化层连接电路元件(例如：晶体管)，形成连至此晶体管装置的适当垂直接触结构，其中此垂直接触结构的第一端连接至电路元件的相应接触区(例如：晶体管的栅极电极及/或漏极与源极区)，并且第二端通过导电贯孔连接至金属化层中的相应金属线。随着装置尺寸增大且堆积密度增大，相邻栅极结构间的实体空间小到非常难以使用传统掩模与蚀刻技术来准确定位、对准及形成一绝缘材料层中的接触开口。因此，已开发出通过选择性地从介于相隔紧密的栅极电极结构间的空间移除诸如二氧化硅的介电材料，按照自对准方式形成接触开口的接触形成技术。亦即，在完成晶体管结构之后，栅极覆盖层及相邻栅极结构的侧壁间隔物有效当作蚀刻掩模用于选择性地移除二氧化硅材料，以便曝露晶体管的源极/漏极区，藉此提供通过相邻栅极结构而置的间隔物结构所实质横向界定的自对准沟槽。
然而，如将会参照图1A至1B所阐释，前述自对准接触的形成程序导致保护导电栅极电极的材料损耗而不理想，亦即栅极覆盖层及侧壁间隔物损耗。图1A示意性绘示先进制造阶段中集成电路产品100的截面图。如图所示，产品100包含在诸如硅衬底的衬底110上方形成的多个说明性的栅极结构105。栅极结构105由使用栅极后制处理技术在栅极凹穴125中形成的说明性的栅极绝缘层115与说明性的栅极电极120、说明性的栅极覆盖层130以及侧壁间隔物135所构成。栅极覆盖层130及侧壁间隔物135包封并保护栅极电极120及栅极绝缘层115。图1A中还绘示多个隆起源极/漏极区140及绝缘材料层145，例如二氧化硅。
图1B绘示产品100在进行接触蚀刻程序以就自对准接触在绝缘材料层145中形成接触开口150后的情况。虽然用以形成开口150的接触蚀刻程序主要是针对移除绝缘材料层145的所欲部分而进行，接触蚀刻程序期间仍会消耗部分保护性栅极覆盖层130及保护性侧壁间隔物135，如以虚线155简易绘示者，一般而言，当绝缘材料层145由二氧化硅所制成、且间隔物135及栅极覆盖层130由氮化硅所制成时，接触蚀刻程序可以是用意在于相对于栅极结构105的氮化硅间隔物135/栅极覆盖层130选择性移除二氧化硅层145的干式、异向性(方向性)等离子体蚀刻程序。随着装置尺寸持续缩小，此一干式蚀刻程序的程序裕度也随之减少。举例而言，若间隔物135在接触蚀刻程序期间损失充分厚度，则会无法接受产生的装置100，因为有许多装置规格规定在进行接触蚀刻程序之后，最终间隔物必须具有最小厚度或宽度。若栅极电极120曝露，则会造成接触与栅极短路，导致装置100出现缺陷。
栅极覆盖层130及间隔物135与冲蚀(erosion)相关联的问题可能因栅极电极120的高度及覆盖层130的厚度变异而恶化。相同产品上不同的晶体管可具有不同的栅极长度。另外，栅极外形(亦即顶端CD之于底端CD)可能因程序变异而改变。栅极长度及外形影响栅极凹穴的外观比(aspect ratio)。进而，此外观比影响取代栅极金属沉积及后续就栅极覆盖层施作空间的定时凹陷蚀刻。因为这些变异来源的关系，并非所有栅极电极120都可具有相同高度，也并非所有栅极覆盖层130都可具有相同厚度。
本发明是针对半导体装置上形成接触结构的各种方法及其产生的半导体装置，可杜绝、或至少降低上方所指认的一或多种问题的效应。
发明内容
以下介绍本发明的简化概要，以便对本发明的一些态样有基本的了解。本概要并非本发明的详尽概述。用意不在于指认本发明的重要或关键要素，或叙述本发明的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。
大体上，本发明针对通过功函数材料层凹陷来形成自对准接触(SAC)结构的各种方法及其产生的半导体装置。所揭示的一种方法除了别的以外，还包括在第一介电层中形成第一多个栅极凹穴。在第一多个栅极凹穴中形成功函数材料层。在功函数材料层上方的第一多个栅极凹穴的至少一子集中形成第一导电材料以界定第一多个栅极结构。在第一多个栅极结构其中二者之间的第一介电层中形成第一接触凹陷。在第一接触凹陷中形成第二导电材料。使功函数材料层选择性凹陷至第一导电材料与第二导电材料以界定多个覆盖凹陷。在多个覆盖凹陷中形成覆盖层。
所揭示的另一方法除了别的以外，还包括形成多个占位栅极结构，其包括具有第一宽度的第一占位栅极结构、及具有小于第一宽度的第二宽度的第二占位栅极结构。形成相邻多个占位栅极结构的间隔物。在多个占位栅极结构上方形成第一介电层。平坦化第一介电层以曝露多个占位栅极结构。移除第一占位栅极结构与第二占位栅极结构以界定多个栅极凹穴，其包括通过移除第一占位栅极结构所界定的第一栅极凹穴、及通过移除第二占位栅极结构所界定的第二栅极凹穴。在多个栅极凹穴中形成功函数材料层。功函数材料层实质填充第二栅极凹穴以界定第一栅极结构。在功函数材料层上方的第一栅极凹穴中形成第一导电材料以实质填充用以界定第二栅极结构的第一栅极凹穴。在第一栅极结构与第二栅极结构间的第一介电层中形成第一接触凹陷。在第一接触凹陷中形成第二导电材料。使功函数材料层在第一栅极结构与第二栅极结构中选择性凹陷至第一导电材料与第二导电材料，以在第一栅极结构与第二栅极结构中界定多个覆盖凹陷。在多个覆盖凹陷中形成覆盖层。
附图说明
本发明可搭配附图参照以下说明来了解，其中相似的参考元件符号表示相似的元件，并且其中：
图1A至1B绘示形成自对准接触的一种说明性的先前技术方法、以及使用此类先前技术的处理技术可能遭遇到的一些问题；
图2A至2P绘示通过功函数材料层就形成自对准接触(SAC)结构而揭示的各种说明性方法及其产生的半导体装置；以及
图3A至3C绘示用于在半导体装置上形成自对准接触(SAC)结构的替代程序流程及其产生的半导体装置。
尽管本文所揭示的专利标的易受各种修改和替代形式所影响，其特定具体实施例仍已通过图式中的实施例予以表示并且在本文中予以详述。然而，应了解的是，本文中特定具体实施例的说明用意不在于将本发明限制于所揭示的特定形式，相反地，如随附权利要求书所界定，用意在于涵盖落于本发明的精神及范畴内的所有修改、均等例、及替代方案。
符号说明：
100 产品或集成电路产品
105 栅极结构
110 衬底
115 栅极绝缘层
120 栅极电极
125 栅极凹穴
130 栅极覆盖层
135 侧壁间隔物
140 隆起源极/漏极区
145 绝缘材料层或二氧化硅层
150 开口或接触开口
155 虚线
200 产品或集成电路产品
205A、205B 鳍片
210 衬底
215A、215B 区域或装置区
220A、220B、225A、225B 占位栅极结构
230A、230B、235A、235B 牺牲占位材料
240A、240B 栅极硬掩模层
245A、245B 间隔物或侧壁间隔物
250 介电层
255A、255B、260A、260B 栅极凹穴
265 栅极介电层
270A 第一功函数材料层、功函数材料层或层件
275 第二功函数材料层、功函数材料层或层件
280 第三功函数材料层、功函数材料层或层件
285 导电材料
290A、290B、295A、295B 取代栅极结构
300 图案化掩模层
305A、305B、310A、310B 接触开口
310 导电材料
315A、315B、320A、320B 接触
325A、325B、330A、330B 覆盖凹陷
335 覆盖层
340 介电层
350 接触
355 侧壁
360 顶端部分。
具体实施方式
下面说明本发明的各项说明性具体实施例。为了澄清，本说明书中并未说明实际实作态样的所有特征。当然，将会领会旳是，在开发任何此实际具体实施例时，必须做出许多实作态样特定决策才能达到开发者的特定目的，例如符合系统有关及业务有关的限制条件，这些限制条件会随实作态样不同而变。此外，将会领会的是，此一开发努力可能复杂且耗时，虽然如此，仍会是受益于本发明的所属领域技术人员的例行工作。
本专利标的现将参照附图来说明。各种结构、系统及装置在图式中只是为了阐释而绘示，为的是不要因所属领域技术人员众所周知的细节而混淆本发明。虽然如此，仍将附图包括进来以说明并阐释本发明的说明性实施例。本文中使用的字组及词组应了解并诠释为与所属领域技术人员了解的字组及词组具有一致的意义。与所属领域技术人员了解的通常及惯用意义不同的词汇或词组(即定义)的特殊定义，用意不在于通过本文词汇或词组的一致性用法提供暗示。就术语或词组用意在于具有特殊意义(亦即，不同于所属领域技术人员所理解的术语或词组)的方面来说，此特殊定义将在说明书中以直接并且明确提供术语或词组特殊定义的明确方式予以清楚提出。
本发明大体上是关于通过功函数材料层凹陷形成自对准接触(SAC)结构的各种方法及其产生的半导体装置。此外，所属领域技术人员若完整阅读本申请书将轻易明白的是，本方法适用于各种装置，包括但不局限于平面型晶体管装置、FinFET装置、奈米线装置，并且可将本文所揭示的方法运用于形成N型或P型半导体装置。本文中所揭示的方法及装置可在使用例如NMOS、PMOS、CMOS等各种技术制造产品时运用，并且可在制造例如存储器产品、逻辑产品、ASIC等各种不同产品时运用。当然，本文中所揭示的发明不应视为受限于本文中所示及所述的说明性实施例。现将参照附图更详细说明本文中揭示的方法及装置的各项说明性具体实施例。
图2A至2P绘示本文中所揭示用于形成集成电路产品200的各种说明性方法。在所示具体实施例中，此产品包括FinFET晶体管装置，但本文中所述的技术并不受限于此，而是可应用于诸如平面型装置等其它类型的装置。图2A至2P展示经由第一装置区215A(例如：PFET区)里衬底210中形成的第一鳍片205A、及第二装置区215B(例如：NFET区)里衬底210中形成的第二鳍片205B其中一者的长轴取看的产品200的截面图。此截面图顺着与产品200的栅极长度方向相对应的方向取看。在一些情况下，鳍片205A、205B可以是相同原始形成的鳍片跨布装置区215A、215B两者延展的部分。在其它例子中，鳍片205A、205B各可以是不同原始形成的鳍片的一部分。可进行磊晶生长程序以就鳍片205A、205B提供不同材料。举例而言，鳍片205A可包括掺杂硼的SiGe(例如：就PFET)，而鳍片205B可包括掺杂磷的Si(例如：就NFET)。
在一项说明性具体实施例中，取代栅极技术用于形成产品200中的装置。占位(placeholder)栅极结构220A、225A、220B、225B是在形成取代栅极结构前，先分别在鳍片205A、205B上方形成。栅极结构220A、220B具有第一栅极长度(即长通道)，而栅极结构225A、225B具有第二、更小的栅极长度(即短通道)。占位栅极结构220A、220B各包括诸如多晶硅的牺牲占位材料230A、230B、以及诸如二氧化硅的栅极绝缘层(未分别表示)。类似的是，占位栅极结构225A、225B各包括牺牲占位材料235A、235B、以及栅极绝缘层(未分别表示)。此外还绘示的是说明性的栅极硬掩模层240A、240B及侧壁间隔物245A、245B，两者都可由诸如氮化硅的材料所制成。占位栅极结构在不同装置区215A、215B中的尺寸及构造材料可以相同或不同。
本文所示产品200中形成的晶体管装置可以是NMOS或PMOS晶体管、或两者的组合。另外，可形成各个掺杂区，例如：光晕布植区、井区及类似者，但附图未绘制。衬底210可具有各种组态，如所示的主体硅组态。衬底210也可具有含主体硅层、埋置型绝缘层及主动层的绝缘体上硅(silicon-on-insulator；SOI)组态，其中半导体装置是在主动层中及上方形成。衬底210可由硅或硅锗构成，或可由非硅材料(例如锗)制成。因此，“衬底”或“半导体衬底”等词应了解为涵盖所有半导电性材料及所有形式的此类材料。衬底210可具有不同层。举例而言，晶鳍205A、205B可形成于处理层中，该处理层形成于衬底210的基底层上方。
图2B绘示产品200在介电层250于鳍片205A、205B及占位栅极结构220A、220B上方形成、以及经平坦化以移除栅极硬掩模层240A、240B并使牺牲占位材料230A、235A、230B、235B的表面曝露后的情况。在所示具体实施例中，介电层250可以是二氧化硅、具有约略3.0或更低介电常数的低k介电材料、或具有约略2.5或更低介电常数的超低k(ultra-low-k；ULK)材料。
图2C绘示产品200在进行多个蚀刻程序以移除牺牲占位材料230A、235A、230B、235B、及任何下伏(underlying)栅极介电层藉以界定栅极凹穴255A、260A、255B、260B后的情况。
图2D绘示产品200在进行沉积程序以在栅极凹穴255A、260A、255B、260B中形成栅极介电层265后的情况。在所示具体实施例中，栅极介电层265举例而言，由掺有钇(Y)或镧(L)的掺杂高k(k大于10)绝缘材料(其中k相对介电常数)所构成，例如：氧化铪。栅极介电层265的掺杂使后续形成的栅极电极结构降低整体功函数，影响到所完成晶体管装置的阈值(threshold)电压，下面有更详细的描述。
图2E绘示产品200在进行多个程序以在栅极凹穴255A、260A中选择性形成第一功函数材料层270A后的情况。在一项具体实施例中，于两区域215A、215B上方沉积功函数材料层270A。区域215A通过图案化掩模(例如：光阻)来包覆，而功函数材料层270A在区域215B中的部分遭受移除(例如：通过蚀刻)。在所示具体实施例中，功函数材料层270A是TiN。
图2F绘示产品200在进行保形沉积程序以在区域215A、215B两者上方及栅极凹穴255A、260A、255B、260B中形成第二功函数材料层275后的情况。在所示具体实施例中，第二功函数材料层275举例而言，由包括TiN/TiC/TiN(个别层并未在图式中各别绘示)的层堆叠所构成。在其它具体实施例中，此层堆叠可在例如碳化钛铝、钛铝、或硅化钽等诸TiN层间包括其它材料。
图2G绘示产品200在进行保形沉积程序以在栅极凹穴255A、260A、255B、260B中形成第三功函数材料层280(例如：TiN或TiAl)后的情况。第三功函数材料层280将短通道栅极凹穴260A、260B夹止(pinch off)。
图2H绘示产品200在进行多个程序后的情况。进行沉积程序时，利用导电材料285(例如：钨、钴、铝等)填充长通道栅极凹穴255A、255B以界定取代栅极结构290A、290B、295A、295B。随后，进行平坦化程序以移除介电层250的上表面上方的导电材料285的过剩部分、及其它层265、270A、275、280的过剩量。
图2I绘示产品200在图案化掩模层300于介电层250上方形成后的情况。在一些具体实施例中，图案化掩模层300可包括诸如硬掩模层(例如：非晶碳)、抗反射涂料(anti-reflective coating；ARC)层、及光阻层(即由下而上)的层堆叠。
图2J绘示产品200在进行蚀刻程序以在介电层250中界定接触开口305A、305B、310A、310B后的情况。要注意的是，接触开口305A、305B的宽度由图案化掩模层300所界定，而接触开口310A、310B的宽度分别基于间隔物245A、245B间的距离而自对准。此蚀刻程序对层件270A、280、285中的金属有高度选择性，然而，间隔物245A、245B可能出现某种程度的冲蚀。
图2K绘示产品200在进行多个程序以界定接触315A、315B、320A、320B后的情况。进行剥除程序以移除图案化掩模层300。进行一或多个沉积程序以在接触开口305A、305B、310A、310B中形成导电材料310。接触315A、315B、320A、320B可包括多层(未分别表示)，例如：耐火金属衬垫(其可跨布区域215A、215B而不同)、与鳍片205A、205B的介接处的硅化物区(此等鳍片通过使此耐火金属与鳍片205A、205B中的硅起反应所形成)、此耐火金属衬垫与此硅化物上方形成的TiN衬垫、以及导电填充材料(例如：钨、钴、铝等)。进行平坦化程序以移除导电材料310在介电层250上方的部分。
图2L绘示产品200在持续平坦化程序(例如：过研磨)以顾及间隔物245A、245B的冲蚀后的情况。
图2M绘示产品200在进行蚀刻程序以使取代栅极结构290A、290B、295A、295B中的功函数材料层270A、275、280选择性凹陷至导电材料285、310以界定覆盖凹陷325A、325B、330A、330B后的情况。由于外观比不同，覆盖凹陷330A、330B比覆盖凹陷325A、325B更深。此凹陷蚀刻亦使栅极介电层265凹陷，但对间隔物245A、245B及介电层250的材料有选择性。在一项具体实施例中，此蚀刻程序可使用Cl2/BCl3化学品来实施。
图2N绘示产品200在进行多个程序后的情况。进行沉积程序以在覆盖凹陷325A、325B、330A、330B中及介电层250上方形成覆盖层335。进行平坦化程序以移除覆盖层335布置于介电层250上方的部分。
图2O绘示产品200在进行选用的蚀刻程序以使导电材料285、310凹陷后的情况。在一些具体实施例中，可不进行此凹陷。
图2P绘示产品200在进行多个程序后的情况。进行沉积程序以在介电层250上方形成介电层340。进行图案化程序以在介电层340中界定接触开口。进行一或多个沉积程序用导电材料填充接触凹陷以界定与接触315A、315B、320A、320B介接的接触350。接触350可包含铜以及此铜与介电层250间形成的一或多个阻障层(未分别表示)。在产品的不同区域中，可形成用以连接至取代栅极结构290A、290B、295A、295B的附加接触(图未示)。
覆盖层335可在接触350与取代栅极结构290A、290B、295A、295B间提供分隔。由于功函数材料层270A、275、280的选择性凹陷，覆盖层335的形成得以自对准。因此，显著降低形成接触与栅极短路的概度，即使接触350与接触315A、315B、320A、320B间有一定程度的未对准亦然。
图3A至3C绘示用于形成自对准接触结构的替代程序流程，其中未进行图2L的过研磨(overpolish)。图3A绘示图2K所示产品200在进行蚀刻程序以使取代栅极结构290A、290B、295A、295B中的功函数材料层270A、275、280选择性凹陷至导电材料285、310以界定覆盖凹陷325A、325B、330A、330B后的情况。若在接触315A、315B、320A、320B中提供诸如TiN的衬垫(未分别表示)，亦使其凹陷而曝露导电填充材料的侧壁355。选择凹陷的深度使得覆盖凹陷325A、325B、330A、330B以比间隔物245A、245B更大的深度延展，避免功函数材料层270A、275、280与导电材料310间出现重迭。
图3B绘示图3A的产品200在进行多个程序后的情况。进行沉积程序以在覆盖凹陷325A、325B、330A、330B中及介电层250上方形成覆盖层335。进行平坦化程序以移除覆盖层335布置于介电层250上方的部分。
图3C绘示图3B的产品200在进行多个程序后的情况。进行沉积程序以在介电层250上方形成介电层340。进行图案化程序以在介电层340中界定接触开口。进行一或多个沉积程序用导电材料填充接触凹陷以界定与接触315A、315B、320A、320B介接的接触350。接触350可包含铜以及此铜与介电层250间形成的一或多个阻障层(未分别表示)。在产品的不同区域中，可形成用以连接至取代栅极结构290A、290B、295A、295B的附加接触(图未示)。接触320A、320B的更宽的顶端部分360提供与接触350的附加重迭裕度。
以上所揭示的特殊具体实施例仅属描述性，正如本发明可用所属领域的技术人员所明显知道的不同但均等方式予以修改并且实践而具有本文的指导效益。举例而言，以上所提出的程序步骤可按照不同顺序来进行。再者，除了如权利要求书中所述除外，未意图限制于本文所示构造或设计的细节。因此，证实可改变或修改以上揭示的特定具体实施例，而且所有此类变例全都视为在本发明的范畴及精神内。要注意的是，本说明书中及所附权利要求书中诸如“第一”、“第二”、“第三”或“第四”等用以说明各种程序或结构的用语只是当作此类步骤/结构的节略参考在使用，不必然隐喻此类步骤/结构有依排定顺序来进行/形成。当然，取决于精准的诉求语言，可能或可能不需要此类程序的排定顺序。因此，本文寻求的保护如权利要求书中所提。

Claims (18)

1.一种制造半导体装置的方法，其包含：
在第一介电层中形成第一多个栅极凹穴；
在该第一多个栅极凹穴中形成功函数材料层；
在该功函数材料层上方的该第一多个栅极凹穴的至少一子集中形成第一导电材料以界定第一多个栅极结构；
在该第一多个栅极结构其中二者之间的该第一介电层中形成第一接触凹陷；
在该第一接触凹陷中形成第二导电材料；
使该功函数材料层选择性凹陷至该第一导电材料与该第二导电材料，以分别在相邻该第一导电材料的第一上表面与相邻该第二导电材料的第二上表面的该第一多个栅极凹穴的该子集中界定多个覆盖凹陷；以及
在该多个覆盖凹陷中形成包含介电材料的覆盖层。
2.如权利要求1所述的方法，其中，形成该第一多个栅极凹穴包含：
形成多个占位栅极结构；
形成相邻该占位栅极结构的间隔物；
在该占位栅极结构上方形成该第一介电层；
平坦化该第一介电层以曝露该占位栅极结构；以及
移除该占位栅极结构以界定该第一多个栅极凹穴。
3.如权利要求1所述的方法，其中，在该第一多个栅极结构其中二者之间的该第一介电层中形成该第一接触凹陷包含：
进行自对准蚀刻程序以移除在该第一多个栅极结构的第一栅极结构的第一侧壁间隔物与该第一多个栅极结构的第二栅极结构的第二侧壁间隔物之间的该第一介电层的一部分。
4.如权利要求1所述的方法，其中，该第一多个栅极凹穴各形成于一对间隔物之间，至少一些的该间隔物具有比该第一介电层的第二顶端表面更低的第一顶端表面，并且该方法更包含平坦化该第一介电层、该对间隔物、该第一导电材料、该第二导电材料、及该功函数材料层，以便提供具有比该第一顶端表面在该平坦化前的先前高度更小的高度的该第一介电层。
5.如权利要求1所述的方法，其中，该第一多个栅极凹穴各形成于一对间隔物之间，该间隔物具有比该第一介电层的第二顶端表面更低的第一顶端表面，以及形成该第二导电材料包含在该间隔物的该顶端表面上方形成该第二导电材料的一部分，用以界定相较于该导电材料的底端部分具有已增宽度的该第二导电材料的顶端部分。
6.如权利要求1所述的方法，其中，该第一多个栅极凹穴包括具有第一宽度的第一栅极凹穴、及具有比该第一宽度更小的第二宽度的第二栅极凹穴，形成该功函数材料层包含以该功函数材料层填充该第二栅极凹穴，以及形成该第一导电材料包含在该第一栅极凹穴中形成该第一导电材料。
7.如权利要求1所述的方法，更包含平坦化该覆盖层以移除该第一介电层上方延展的部分。
8.如权利要求3所述的方法，其中，进行该自对准蚀刻程序包含在该第一介电层上方形成掩模层，该掩模层具有在该第一栅极结构上方安置有第一边缘及在该第二栅极结构上方安置有第二边缘的开口以曝露该第一介电层的该部分。
9.如权利要求4所述的方法，更包含：
在该第一介电层上方形成第二介电层；
在该第二介电层中形成使该第二导电材料的该第二上表面的一部分曝露的接触开口；以及
在该接触开口中形成第三导电材料。
10.如权利要求5所述的方法，更包含：
在该第一介电层上方形成第二介电层；
在该第二介电层中形成使该第二导电材料的该第二上表面曝露的接触开口；以及
在该接触开口中形成第三导电材料。
11.如权利要求9所述的方法，更包含在形成该覆盖层后且在形成该第二介电层前，使该第一导电材料与该第二导电材料凹陷。
12.一种制造半导体装置的方法，其包含：
形成多个占位栅极结构，其包括具有第一宽度的第一占位栅极结构、及具有小于该第一宽度的第二宽度的第二占位栅极结构；
形成相邻该多个占位栅极结构的间隔物；
在该多个占位栅极结构上方形成第一介电层；
平坦化该第一介电层以曝露该多个占位栅极结构；
移除该第一占位栅极结构与该第二占位栅极结构以界定多个栅极凹穴，其包括通过移除该第一占位栅极结构所界定的第一栅极凹穴、及通过移除该第二占位栅极结构所界定的第二栅极凹穴；
在该多个栅极凹穴中形成功函数材料层，其中，该功函数材料层填充该第二栅极凹穴以界定第一栅极结构；
在该功函数材料层上方的该第一栅极凹穴中形成第一导电材料以填充用以界定第二栅极结构的该第一栅极凹穴；
在该第一栅极结构与该第二栅极结构间的该第一介电层中形成第一接触凹陷；
在该第一接触凹陷中形成第二导电材料；
使该功函数材料层在该第一栅极结构与该第二栅极结构中选择性凹陷至该第一导电材料与该第二导电材料，以分别在相邻该第一导电材料的第一上表面与相邻该第二导电材料的第二上表面的该第一栅极结构与该第二栅极结构中界定多个覆盖凹陷；以及
在该多个覆盖凹陷中形成包含介电材料的覆盖层。
13.如权利要求12所述的方法，其中，该多个占位栅极结构包括具有该第二宽度的第三占位栅极结构，该功函数材料层填充该第三栅极凹穴以界定第三栅极结构，以及该方法更包含使用自对准蚀刻程序在该第一栅极结构与该第三栅极结构间形成第二接触凹陷。
14.如权利要求12所述的方法，其中，相邻该第二接触凹陷的该间隔物具有比该第一介电层的第二顶端表面更低的第一顶端表面，并且该方法更包含平坦化该第一介电层、该间隔物、该第一导电材料、该第二导电材料、及该功函数材料层，以便提供具有比该第一顶端表面在该平坦化前的先前高度更小的高度的该第一介电层。
15.如权利要求12所述的方法，其中，相邻该第二接触凹陷的该间隔物具有比该第一介电层的第二顶端表面更低的第一顶端表面，以及形成该第二导电材料包含在相邻该第二接触开口的该间隔物的该顶端表面上方形成该第二导电材料的一部分，用以界定相较于该第二接触凹陷中的该导电材料的底端部分具有已增宽度的该第二导电材料的顶端部分。
16.如权利要求13所述的方法，其中，进行该自对准蚀刻程序包含在该第一介电层上方形成掩模层，该掩模层具有在该第一栅极结构上方安置有第一边缘及在该第三栅极结构上方安置有第二边缘的开口以曝露该第一介电层的该部分。
17.如权利要求14所述的方法，更包含：
在该第一介电层上方形成第二介电层；
在该第二介电层中形成使该第一接触凹陷中的该第二导电材料的该第二上表面的一部分曝露的第一接触开口；
在该第二介电层中形成使该第二接触凹陷中的该第二导电材料的该第二上表面的顶端部分曝露的第二接触开口；以及
在该第一接触开口与该第二接触开口中形成第三导电材料。
18.如权利要求15所述的方法，更包含：
在该第一介电层上方形成第二介电层；
在该第二介电层中形成使具有该已增宽度的该第二导电材料的该顶端部分曝露的接触开口；以及
在该接触开口中形成第三导电材料。
CN201710201420.XA 2016-04-04 2017-03-30 以功函数材料层凹陷形成自对准接触结构的方法 Active CN107424918B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/089,834 2016-04-04
US15/089,834 US9824920B2 (en) 2016-04-04 2016-04-04 Methods of forming self-aligned contact structures by work function material layer recessing and the resulting devices

Publications (2)

Publication Number Publication Date
CN107424918A CN107424918A (zh) 2017-12-01
CN107424918B true CN107424918B (zh) 2019-04-09

Family

ID=59961882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710201420.XA Active CN107424918B (zh) 2016-04-04 2017-03-30 以功函数材料层凹陷形成自对准接触结构的方法

Country Status (3)

Country Link
US (1) US9824920B2 (zh)
CN (1) CN107424918B (zh)
TW (1) TWI636498B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
CN107275214A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107452680B (zh) * 2016-06-01 2020-05-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10529624B2 (en) * 2017-11-21 2020-01-07 International Business Machines Corporation Simple contact over gate on active area
US10957779B2 (en) * 2017-11-30 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Gate etch back with reduced loading effect
KR102451417B1 (ko) 2018-04-26 2022-10-06 삼성전자주식회사 반도체 장치
US20190341468A1 (en) * 2018-05-04 2019-11-07 Globalfoundries Inc. Method for forming and trimming gate cut structure
US10600876B2 (en) * 2018-05-08 2020-03-24 Globalfoundries Inc. Methods for chamfering work function material layers in gate cavities having varying widths
US10636893B2 (en) * 2018-08-22 2020-04-28 Globalfoundries Inc. Replacement metal gate with reduced shorting and uniform chamfering
CN110323181B (zh) * 2019-07-17 2021-08-24 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
US20230008496A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794501A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104600023A (zh) * 2013-10-30 2015-05-06 台湾积体电路制造股份有限公司 半导体集成电路制造的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009023376B4 (de) * 2009-05-29 2012-02-23 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
US8436404B2 (en) * 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8536040B1 (en) * 2012-04-03 2013-09-17 Globalfoundries Inc. Techniques for using material substitution processes to form replacement metal gate electrodes of semiconductor devices with self-aligned contacts
US8940626B2 (en) * 2012-07-05 2015-01-27 Globalfoundries Inc. Integrated circuit and method for fabricating the same having a replacement gate structure
US20140252500A1 (en) * 2013-03-08 2014-09-11 International Business Machines Corporation Sacrificial replacement extension layer to obtain abrupt doping profile
US9257348B2 (en) * 2013-08-06 2016-02-09 Globalfoundries Inc. Methods of forming replacement gate structures for transistors and the resulting devices
US9312174B2 (en) * 2013-12-17 2016-04-12 United Microelectronics Corp. Method for manufacturing contact plugs for semiconductor devices
TWI612563B (zh) * 2014-07-07 2018-01-21 聯華電子股份有限公司 金屬閘極結構與其製作方法
US9190488B1 (en) * 2014-08-13 2015-11-17 Globalfoundries Inc. Methods of forming gate structure of semiconductor devices and the resulting devices
CN105762106B (zh) * 2014-12-18 2021-02-19 联华电子股份有限公司 半导体装置及其制作工艺

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794501A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104600023A (zh) * 2013-10-30 2015-05-06 台湾积体电路制造股份有限公司 半导体集成电路制造的方法

Also Published As

Publication number Publication date
TWI636498B (zh) 2018-09-21
US20170287780A1 (en) 2017-10-05
TW201802890A (zh) 2018-01-16
US9824920B2 (en) 2017-11-21
CN107424918A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN107424918B (zh) 以功函数材料层凹陷形成自对准接触结构的方法
CN109417078B (zh) 3d存储器件和用于形成3d存储器件的方法
JP7089656B2 (ja) ナノワイヤ又はナノシートトランジスタデバイスのトランジスタ遅延を制御する方法
CN105551960B (zh) 形成三栅极鳍式场效晶体管装置的方法及该生成的装置
CN108735816B (zh) 邻近垂直晶体管装置的底部源/漏区的气隙
CN104658893B (zh) 具有减小的间距和线间隔的集成电路及其形成方法
CN108666268B (zh) 形成气隙及在晶体管的主动区上面的栅极接触的方法
KR100942862B1 (ko) 집적 회로 제조
US9502286B2 (en) Methods of forming self-aligned contact structures on semiconductor devices and the resulting devices
CN109643715A (zh) 三维半导体装置以及其制造方法
TW201917893A (zh) 埋藏式電力軌
JP7422168B2 (ja) 半導体デバイス
JP2009500824A (ja) 垂直デカップリングコンデンサを含む半導体デバイス
CN109786319A (zh) 具有接触增强层的fdsoi半导体装置以及制造方法
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
US9704760B2 (en) Integrated circuit (IC) with offset gate sidewall contacts and method of manufacture
CN109755319A (zh) 半导体装置
TWI619170B (zh) 半導體元件及其製造方法
TWI774226B (zh) 積體晶片及其設計與製造方法
CN104377203B (zh) 用于分栅式闪存的接触结构
JP6685945B2 (ja) 半導体装置およびその製造方法
US20130252412A1 (en) Process for producing an integrated circuit
US10763176B2 (en) Transistor with a gate structure comprising a tapered upper surface
TW531875B (en) SOI structure and method of producing same
CN110190024A (zh) 接触孔的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210310

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.