CN107403721A - 功率金氧半导体场效晶体管的制造方法 - Google Patents
功率金氧半导体场效晶体管的制造方法 Download PDFInfo
- Publication number
- CN107403721A CN107403721A CN201610415528.4A CN201610415528A CN107403721A CN 107403721 A CN107403721 A CN 107403721A CN 201610415528 A CN201610415528 A CN 201610415528A CN 107403721 A CN107403721 A CN 107403721A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- vapor deposition
- trench
- chemical vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 230000005669 field effect Effects 0.000 title claims abstract description 42
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 36
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 36
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 27
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 14
- 239000012811 non-conductive material Substances 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 10
- 239000007943 implant Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 251
- 239000000463 material Substances 0.000 description 11
- 238000002513 implantation Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000002994 raw material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Health & Medical Sciences (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种功率金氧半导体场效晶体管的制造方法，包括于基板上形成半导体层，于半导体层中形成至少一第一沟槽，于沟槽的表面形成热氧化物层，于第一沟槽内形成第一栅极，于第一沟槽内的第一栅极上形成化学气相沉积氧化物层，于第一沟槽内的化学气相沉积氧化物层上形成掩膜层，而使掩膜层与热氧化物层之间形成有第二沟槽，再于第二沟槽内形成第二栅极。因此，本发明能制作出在高电压场下可维持效能的功率金氧半导体场效晶体管，并且可使其制造信赖性获得提升。
Description
技术领域
本发明涉及一种金氧半导体场效晶体管的制造方法，尤其涉及一种功率金氧半导体场效晶体管的制造方法。
背景技术
断栅极式功率金氧半导体场效晶体管(split-gate power MOSFET)也可称为遮蔽栅极式功率金氧半导体场效晶体管(shielded-gate power MOSFET)，其结构是将沟槽式金氧半场效晶体管内的栅极结构，以多晶硅间介电层(inter-poly-dielectric，IPD)隔开，而分为两个电位。位于上方的栅极称用于金氧半场效晶体管的信道(channel)形成，位于下方的栅极则会以金属内连线电性耦合至源极(source)电位，用于截止(blocking)操作下二维电荷平衡的生成，并通过多晶硅间介电层来改善传统沟槽式金氧半场效晶体管中过高的栅极至漏极电容，从而降低切换损耗。
然而，由于在制造断栅极式功率金氧半导体场效晶体管时所使用的热氧化法，会造成掺杂离子的扩散，使得上述分开的两个栅极不能有效地隔绝。进一步在断栅极式功率金氧半导体场效晶体管进行高电压的应用时，无法承受更高的电位。
发明内容
本发明提供一种功率金氧半导体场效晶体管的制造方法，能制作出在高电压场下可维持效能的功率金氧半导体场效晶体管，并且可使其制造信赖性获得提升。
本发明的功率金氧半导体场效晶体管的制造方法，包括于基板上形成半导体层，再于半导体层中形成至少一第一沟槽。然后，于第一沟槽的表面形成第一热氧化物层，于第一沟槽内形成第一栅极，再于第一沟槽内的第一栅极上形成第一化学气相沉积氧化物层。接着，于第一沟槽内的第一化学气相沉积氧化物层上形成掩膜层，其中掩膜层与第一热氧化物层之间有第二沟槽。之后，于第二沟槽内形成第二栅极。
在本发明的一实施例中，于第一沟槽内形成上述第一栅极之后，还可移除第一沟槽的侧壁上的部分第一热氧化物层，以薄化第一热氧化物层。
在本发明的一实施例中，于第一沟槽内的第一栅极上形成上述第一化学气相沉积氧化物层之前，还可于第一栅极上形成第二热氧化物层。
在本发明的一实施例中，形成上述第二热氧化物层的步骤可先对第一栅极进行植入制程，然后移除部分第一热氧化物层，以露出上述第一栅极的边角并薄化第一热氧化物层，再进行热氧化制程，以形成上述第二热氧化物并圆角化第一栅极。
在本发明的一实施例中，于第一沟槽内的第一栅极上形成上述第一化学气相沉积氧化物层的方法，可先利用化学气相沉积制程于半导体层上与第一沟槽内形成第一化学气相沉积氧化物层，再于第一沟槽内形成上述掩膜层，以露出部分第一化学气相沉积氧化物层，并以掩膜层作为蚀刻掩膜，移除露出的第一化学气相沉积氧化物层，以形成第二沟槽。
在本发明的一实施例中，于形成上述第一化学气相沉积氧化物层之前还可于第一热氧化物层上形成氮化硅层，并在移除露出的第一化学气相沉积氧化物层之后移除露出的所述氮化硅层。
在本发明的一实施例中，上述的第二栅极还可覆盖掩膜层。
在本发明的一实施例中，上述的掩膜层例如是导电材料或非导电材料。
在本发明的一实施例中，形成上述第一化学气相沉积氧化物层的方法包括高温化学气相沉积制程或是以四乙氧基硅烷(TEOS)为原料的化学气相沉积制程。
在本发明的另一实施例中，于第一沟槽的表面上形成上述第一热氧化物层之后，还可于第一热氧化物层上依序形成氮化硅层以及第二化学气相沉积氧化物层。
在本发明的另一实施例中，于第一沟槽内形成上述第一栅极之后，还可移除第一沟槽的侧壁上的部分第二化学气相沉积氧化物层，以薄化第二化学气相沉积氧化物层。
在本发明的另一实施例中，于第一沟槽内的第一栅极上形成上述第一化学气相沉积氧化物层之前，还可于第一栅极上形成第二热氧化物层。
在本发明的另一实施例中，形成上述第二热氧化物层的步骤包括对第一热氧化物层进行植入制程，再移除部分第二化学气相沉积氧化物层，以露出上述第一栅极的边角并薄化第二化学气相沉积氧化物层。之后，进行热氧化制程，以形成第二热氧化物并圆角化第一栅极。
在本发明的另一实施例中，于第一栅极上形成上述第一化学气相沉积氧化物层之前以及形成上述第二热氧化物层之后，还可于第二热氧化物层上形成第三热氧化物层。
在本发明的另一实施例中，于第一沟槽内的第一栅极上形成上述第一化学气相沉积氧化物层的方法的步骤包括：利用化学气相沉积制程于半导体层上与第一沟槽内形成第一化学气相沉积氧化物层，再于第一沟槽内形成掩膜层，以露出部分第一化学气相沉积氧化物层。以掩膜层作为蚀刻掩膜，移除移除露出的第一化学气相沉积氧化物层，以露出部分氮化硅层，之后移除露出的氮化硅层，以形成上述第二沟槽。
在本发明的另一实施例中，上述的第二栅极还可覆盖掩膜层。
在本发明的另一实施例中，上述的掩膜层例如是导电材料或非导电材料。
在本发明的另一实施例中，形成上述第二化学气相沉积氧化物层的方法包括高温化学气相沉积制程或是以四乙氧基硅烷(TEOS)为原料的化学气相沉积制程。
基于上述，本发明通过于沟槽内形成的化学气相沉积氧化物层隔开第一栅极与第二栅极，所以本发明的功率金氧半导体场效晶体管能在高操作电压下有效防止漏电的情形发生。而且，通过第一化学气相沉积氧化物层的形成，可使第一栅极与第二栅极间的氧化物层增厚，以使本发明的功率金氧半导体场效晶体管所能承受的跨压增加。此外，由于本发明的制造过程中所形成的掩膜层也可作为第二栅极的一部分，因此可增加制程的变化性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1H是依照本发明的第一实施例的一种功率金氧半导体场效晶体管的制造流程剖面示意图；
图2A至图2C是第一实施例的一变化例的制造流程剖面示意图；
图3A至图3H是依照本发明的第二实施例的一种功率金氧半导体场效晶体管的制造流程剖面示意图；
图4A至图4D是第二实施例的一变化例的制造流程剖面示意图。
附图标记说明：
100、300：基板；
102、302：半导体层；
102a、302a：第一沟槽；
104、304：井区；
106、306：第一热氧化物层；
108、312：第一栅极；
108a、312a：圆角；
110、314：植入制程；
112、316：边角；
114、318：第二热氧化物层；
118、118a、310、322、322a：化学气相沉积氧化物层；
120、120a、200、324、324a、400：掩膜层；
122、202、326、402：第二沟槽；
124、204、328、404：第二栅极；
126、330：源极区；
116、308：氮化硅层；
320：第三热氧化物层。
具体实施方式
以下实施例中所附的附图是为了能更完整地描述发明概念的示范实施例，但是，仍可使用许多不同的形式来实施本发明，且其不应该被视为受限于所记载的实施例。在图式中，为了清楚起见，膜层、区域和/或结构元件的相对厚度及位置可能缩小或放大。此外，本文使用“第一”、“第二”等来描述不同的区域、膜层和/或区块，但是这样的用语仅用于区别一区域、膜层或区块与另一区域、膜层或区块。因此，以下所讨论的第一区域、膜层或区块可以被称为第二区域、膜层或区块而不违背实施例的教示。
图1A至图1H是依照本发明的第一实施例的一种功率金氧半导体场效晶体管的制造流程剖面示意图。
请先参照图1A，于基板100上形成半导体层102。在本实施例中，基板100并没有特别地限制。半导体层102例如是掺杂的硅层或掺杂磊晶层。之后，于半导体层102中形成第一沟槽102a，其形成方法例如是进行微影蚀刻制程。举例来说，先在半导体层102上形成图案化掩膜层(未示出)，以暴露出部分半导体层102。之后，以图案化掩膜层为掩膜，对暴露出的部分半导体层102进行蚀刻制程，然后移除图案化掩膜层。另外，于半导体层102中形成第一沟槽102a之前，可于半导体层102中形成井区104，但本发明不以此为限；意即，井区104也可于后续的制程中形成。
然后，请参照图1B，于第一沟槽102a的表面形成第一热氧化物层106。形成第一热氧化物层106的方法例如是进行热氧化法。在本实施例中，使用热氧化法制作的第一热氧化物层106在制作时例如采取较高的制程温度(900℃～1200℃)，因此所形成的第一热氧化物层106的材料(例如是二氧化硅)具有较高的致密性，其可以作为后续制程的表面保护。
接着，请参照图1C，于第一沟槽102a内形成第一栅极108。在本实施例中，形成第一栅极108的步骤如下：首先，通过化学气相沉积(Chemical Vapor Deposition)、物理气相沉积(Physical vapor deposition)或其他适当的成膜制程于半导体层102上以及第一沟槽102a内形成导体层，再来，对所述导体层依序进行化学机械研磨(Chemical MechanicalPolishing，CMP)制程以及非等向性蚀刻制程，以于第一沟槽102a的内形成第一栅极108。另外，由于后续可对第一栅极108进行圆角化处理，因此可选择性地先对第一栅极108进行植入制程110，以提高第一栅极108于后续热氧化制程中的氧化效率。
然后，请参照图1D，移除部分第一热氧化物层106，以薄化第一热氧化物层106。在本实施例中，移除部分第一热氧化物层106的方法例如是进行湿式蚀刻制程去除第一沟槽102a的侧壁的部分第一热氧化物层106。持续移除第一热氧化物层106的制程，可使第一栅极108的边角112露出，以利后续进行热氧化，来圆角化第一栅极108。
接着，请参照图1E，进行热氧化制程，以形成第二热氧化物层114，并圆角化第一栅极108。在本实施例中，通过对第一栅极108进行热氧化，可使具有较高掺杂浓度的第一栅极108表面氧化较快而形成圆角108a，但本发明并不限于此。如果第一栅极108的边角是圆的而不是具有突出的尖端结构(fangs)，可以藉此降低输入电容(例如：栅极-源极电容(Cgs))，或是减少产生反向漏电流(例如：栅极漏电流(Igss))，可以使得功率金氧半导体场效晶体管的信赖性获得提升。
然后，请参照图1F，于基板100上形成一层氮化硅层116覆盖第一沟槽102a内的第一热氧化物层106，再于第一沟槽102a内的第一栅极108上形成一化学气相沉积氧化物层118。在本实施例中，形成化学气相沉积氧化物层118的方法例如高温化学气相沉积制程、或是以四乙氧基硅烷(tetraethyl orthosilicate，TEOS)为原料的化学气相沉积制程，且其例如低压化学气相沉积制程。在本实施例中，通过于第一沟槽102a内的第一栅极108上形成化学气相沉积氧化物层118可使第一栅极108上的氧化物层增厚，因此可提升功率金氧半导体场效晶体管所能承受的跨压。另外，在本实施例中，在形成化学气相沉积氧化物层118之前以及在形成氮化硅层116之后，可选择再进行一热氧化制程，以于第一栅极108与化学气相沉积氧化物层118之间形成一热氧化物层(未示出)，以使第一栅极108上的氧化物层进一步增厚至元件设计的厚度。之后，于第一沟槽102a内形成掩膜层120，其中掩膜层120例如导电材料或非导电材料。在本实施例中，掩膜层120可为金属、多晶硅、非晶硅等导电材料，且其形成方法例如是化学气相沉积、物理气相沉积或其他适当的成膜制程。在一实施例中，掩膜层120可填满第一沟槽102a，但本发明并不限于此。
接着，请参照图1G，可先回蚀刻(即非等向性蚀刻制程)图1F的掩膜层120，再以掩膜层120a作为蚀刻掩膜，移除第一沟槽102a的侧壁露出的第一化学气相沉积氧化物层(图1F的化学气相沉积氧化物层118)，而露出图1F的氮化硅层116，此时氮化硅层116能保护第一热氧化物层106不受蚀刻第一化学气相沉积氧化物层的步骤影响。然后，将第一沟槽102a的侧壁露出的氮化硅层116移除，以形成第二沟槽122。此时，第一栅极108与掩膜层120a之间的结构有第二热氧化物层114、氮化硅层116a与化学气相沉积氧化物层118a。
之后，请参照图1H，于第二沟槽122内形成第二栅极124。第二栅极124例如是通过化学气相沉积、物理气相沉积或其他适当的成膜制程于半导体层102上以及第一沟槽102a内形成填满第二沟槽122的导体层，并对所述导体层进行化学机械研磨制程而形成。之后，可利用植入制程等方式，于井区104内形成源极区126。在本实施例中，由于掩膜层120a是导电材料，所以掩膜层120a本身也可作为功率金氧半导体场效晶体管的第二栅极。而且，由于掩膜层120a与第二栅极124不是同时形成的，因此掩膜层120a的材料可不同于第二栅极124的材料。再者，在制作功率金氧半导体场效晶体管期间，掩膜层120a作为蚀刻制程中保护化学气相沉积氧化物层118a的保护层，因此掩膜层120a较佳是具有比氧化物低的蚀刻速率(etching rate)的材料，以保护形成于第一栅极108与第二栅极124之间的化学气相沉积氧化物层118a。同时，第二栅极124是位于掩膜层120a的侧壁并与其直接接触，因此第二栅极124可以修补掩膜层120a在作为蚀刻制程期间的保护层时，其侧面所造成的缺陷并且填满图1G中的第二沟槽122的缝隙(gap filling)。除此之外，由于化学气相沉积氧化物层118a的氧化物品质比热氧化法所形成的氧化物层优异，所以形成于第一栅极108与第二栅极124之间的化学气相沉积氧化物层118a可以有效地隔绝第一栅极108与第二栅极124，使得本实施例的功率金氧半导体场效晶体管能承受更高的电位而不漏电。
请继续参照图1H，位于第二栅极124与井区104之间的第一热氧化物层106可作为栅极氧化层。至于漏极区(未示出)通常配置在基板100未形成半导体层102的那一面。另外，可依照设计，于第二栅极124上配置绝缘层(未示出)之类的膜层。
图2A至图2C是第一实施例的一变化例的制造流程剖面示意图，其中使用与第一实施例相同的元件符号来表示相同或近似的部分，并且其相关描述在此不予赘述。
请参照图2A，在进行如图1A至图1F所述的制程后，可先回蚀刻(即非等向性蚀刻制程)掩膜层而得到如图2A所示的掩膜层200，且掩膜层200除了一般可作为栅极的金属、多晶硅、非晶硅等导电材料之外，也可选用具有比氧化物低的蚀刻速率的非导电材料，如氮化硅等非导电材料。
接着，请参照图2B，移除露出的第一化学气相沉积氧化物层(如图2A的化学气相沉积氧化物层118)，而露出图2A的氮化硅层116，此时氮化硅层116是作为蚀刻制程中保护第一热氧化物层106的保护层。然后再将露出的氮化硅层116移除，以形成第二沟槽202。此时，掩膜层200是作为蚀刻制程中保护化学气相沉积氧化物层118a的保护层。
之后，请参照图2C，于第一沟槽102a内填满第二栅极204。第二栅极204例如是通过化学气相沉积、物理气相沉积或其他适当的成膜制程于半导体层102上以及第一沟槽102a内形成导体层，并对所述导体层进行如化学机械研磨制程或非等向性蚀刻制程而形成。在本实施例中，第二栅极204填满第一沟槽102a且包覆掩膜层200。之后，可于井区104形成源极区126。在本实施例中，由于掩膜层200与第二栅极204是不同时形成的，因此掩膜层200的材料可不同于第二栅极204的材料。再者，因为掩膜层200上覆盖有第二栅极204，所以掩膜层200除了一般可作为栅极的金属、多晶硅、非晶硅等导电材料之外，也可选用具有比氧化物低的蚀刻速率的非导电材料，如氮化硅等。同时，第二栅极204包覆整个掩膜层200，因此第二栅极204可以修补掩膜层200在蚀刻制程期间所受到的损害，还能填满图2B中的第二沟槽202的缝隙(gap filling)，即使掩膜层200是非导电材料，也因为第二栅极204配置于主动区内，所以功率金氧半导体场效晶体管能顺利运作。
图3A至图3H是依照本发明的第二实施例的一种功率金氧半导体场效晶体管的制造流程剖面示意图。
请先参照图3A，于基板300上形成半导体层302，再于半导体层302中形成第一沟槽302a。此外，可于形成第一沟槽302a之前先在半导体层302中形成井区304，但本发明不以此为限；意即，井区304也可于后续的制程中形成。而半导体层302以及井区304的详细制造方法、构造以及材料可参照第一实施例的相同构件，故不再赘述。之后，于第一沟槽302a的表面依序形成第一热氧化物层306、氮化硅层308以及化学气相沉积氧化物层310，再于第一沟槽302a内形成第一栅极312。第一热氧化物层306以及第一栅极312的详细制造方法、构造以及材料可参照第一实施例的相同构件，故不再赘述。至于形成氮化硅层308的方法例如是通过化学气相沉积或其他适当的成膜制程。氮化硅层308可用以防止半导体层302内的掺杂元素进一步的扩散，有效地隔绝半导体层302与后续形成的导体层，使得第二实施例的功率金氧半导体场效晶体管的信赖性获得提升。而形成化学气相沉积氧化物层310的方法例如是高温化学气相沉积制程或以TEOS为原料的(低压)化学气相沉积制程。在本实施例中，化学气相沉积氧化物层310介于第一栅极312与氮化硅层308之间，可避免第一栅极312直接与氮化硅层308接触而造成的界面缺陷问题。然后，选择性地对第一栅极312进行植入制程314，以提高第一栅极312于热氧化制程中的氧化效率。
接着，请参照图3B，移除部分化学气相沉积氧化物层310，以露出第一栅极312的边角316并薄化化学气相沉积氧化物层310。在本实施例中，移除部分化学气相沉积氧化物层310的方法例如是湿式蚀刻制程。在本实施例中，露出第一栅极312的边角316将有利后续进行热氧化，来圆角化第一栅极312，以提升功率金氧半导体场效晶体管的信赖性。
随后，请参照图3C，进行热氧化制程，以形成第二热氧化物层318，并圆角化第一栅极312。在本实施例中，通过对第一栅极312进行热氧化，可使具有较高掺杂浓度的第一栅极312表面氧化较快而形成圆角312a；也就是说，第一栅极312不是具有突出的尖端结构(fangs)，因此可以藉此降低输入电容(例如：栅极-源极电容(Cgs))，或是减少产生反向漏电流(例如：栅极漏电流(Igss))，可以使得功率金氧半导体场效晶体管的信赖性获得提升。
然后，请参照图3D，移除第一沟槽302a侧壁的剩余化学气相沉积氧化物层310，并露出第一沟槽302a的侧壁的氮化硅层308。在本实施例中，移除剩余化学气相沉积氧化物层310的方法例如是湿式蚀刻制程。由于后续会再进行其他氧化制程，因此将第一沟槽302a侧壁上剩余的第一热氧化物层306移除，可避免形成额外的氧化物，使井区304的氧化物层出现过厚的情况。
接着，请参照图3E，于第二热氧化物层318上形成第三热氧化物层320，再于第一沟槽302a内的第一栅极312上形成另一化学气相沉积氧化物层322。第三热氧化物层320例如是通过热氧化法制程形成。第三热氧化物层320的形成可使第一栅极312上的氧化物层增厚至元件设计所需的厚度。上述化学气相沉积氧化物层322的详细制造方法、构造以及材料可参照第一实施例的相同构件，故不再赘述。
之后，请参照图3F，于第一沟槽302a内的化学气相沉积氧化物层322上形成掩膜层324。掩膜层324的详细制造方法、构造以及材料可参照第一实施例的相同构件，故不再赘述。
然后，请参照图3G，可先回蚀刻(即非等向性蚀刻制程)图3F的掩膜层324，再以掩膜层324a作为蚀刻掩膜，移除露出的化学气相沉积氧化物层322。之后，再移除露出的氮化硅层308，以形成第二沟槽326。在本实施例中，掩膜层324a能保护其与第一栅极312之间的氧化物(如第二热氧化物层318、第三热氧化物层320和化学气相沉积氧化物层322a)。
接着，请参照图3H，于第二沟槽326内形成第二栅极328。第二栅极328的详细制造方法可参照第一实施例的相同构件，故不再赘述。在第二栅极328形成之后，可利用植入制程等方式，于井区304形成源极区330。在本实施例中，掩膜层324a为导电材料，其可作为功率金氧半导体场效晶体管的第二栅极使用，而且由于掩膜层324a与第二栅极328不是同时形成的，因此掩膜层324a的材料可不同于第二栅极328的材料。此外，由于化学气相沉积氧化物层322a的氧化物品质比热氧化法所形成的氧化物层优异，所以形成于第一栅极312与第二栅极328之间的化学气相沉积氧化物层322a可以有效地隔绝第一栅极312与第二栅极328，使得本实施例的功率金氧半导体场效晶体管能承受更高的电位而不漏电。至于位于井区304的第一热氧化物层306可作为栅极氧化层，而漏极区(未出出)通常配置在基板300未形成半导体层302的那一面。另外，可依照设计，改变第二栅极328的高度或于其上配置绝缘层(未示出)之类的膜层。
图4A至图4D是第二实施例的一变化例的制造流程剖面示意图，其中使用与第二实施例相同的元件符号来表示相同或近似的部分，并且其相关描述在此不予赘述。
请参照图4A，在进行如图3A至图3F所述的制程后，可先回蚀刻(即非等向性蚀刻制程)掩膜层而得到如图4A所示的掩膜层400，且掩膜层400除了一般可作为栅极的金属、多晶硅、非晶硅等导电材料之外，也可选用具有比氧化物低的蚀刻速率的非导电材料，如氮化硅等非导电材料。
然后，请参照图4B，以掩膜层400作为蚀刻掩膜，移除露出的化学气相沉积氧化物层(如图4A的化学气相沉积氧化物层322)，以暴露出部分氮化硅层308。此时，掩膜层400是作为蚀刻制程中保护化学气相沉积氧化物层322a的保护层。
随后，请参照图4C，移除露出的氮化硅层308，以形成第二沟槽402。
最后，请参照图4D，于第一沟槽302a内形成第二栅极404。第二栅极404例如是通过化学气相沉积、物理气相沉积或其他适当的成膜制程于半导体层302上以及第一沟槽302a内形成导体层，并对所述导体层进行如化学机械研磨制程或非等向性蚀刻制程而形成。之后，可于井区304形成源极区330。在本实施例中，掩膜层400例如是具有比氧化物低的蚀刻速率(etching rate)的材料，且因为掩膜层400上覆盖有第二栅极404，所以除了一般可作为栅极的金属、多晶硅、非晶硅等导电材料之外，掩膜层400也可选用具有比氧化物低的蚀刻速率的非导电材料(如氮化硅等)而不至于影响功率金氧半导体场效晶体管的运作。同时，第二实施例的第二栅极404因为包覆整个掩膜层400，因此第二栅极404也可以修补掩膜层400在蚀刻制程期间所受到的损害。
综上所述，本发明通过在第一栅极与第二栅极之间形成化学气相沉积氧化物层，以有效地增进第一栅极与第二栅极之间的氧化物品质，所以本发明的功率金氧半导体场效晶体管能承受更高的操作电压而不漏电，进而提升元件本身的信赖性。此外，由本发明的功率金氧半导体场效晶体管的制造方法中形成的掩膜层也可作为第二栅极的一部分，因此可增加制程的变化性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，均在本发明保护范围内。
Claims (19)
1.一种功率金氧半导体场效晶体管的制造方法，其特征在于，包括：
于基板上形成半导体层；
于所述半导体层中形成至少一第一沟槽；
于所述第一沟槽的表面形成第一热氧化物层；
于所述第一沟槽内形成第一栅极；
于所述第一沟槽内的所述第一栅极上形成第一化学气相沉积氧化物层；
于所述第一沟槽内的所述第一化学气相沉积氧化物层上形成掩膜层，其中所述掩膜层与所述第一热氧化物层之间有第二沟槽；以及
于所述第二沟槽内形成第二栅极。
2.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其特征在于，于所述第一沟槽内形成所述第一栅极之后，还包括移除所述第一沟槽的侧壁上的部分所述第一热氧化物层，以薄化所述第一热氧化物层。
3.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其特征在于，于所述第一沟槽内的所述第一栅极上形成所述第一化学气相沉积氧化物层之前，还包括于所述第一栅极上形成第二热氧化物层。
4.根据权利要求3所述的功率金氧半导体场效晶体管的制造方法，其特征在于，形成所述第二热氧化物层的步骤包括：
对所述第一栅极进行植入制程；
移除部分所述第一热氧化物层，以露出所述第一栅极的边角并薄化所述第一热氧化物层；以及
进行热氧化制程，以形成所述第二热氧化物并圆角化所述第一栅极。
5.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其特征在于，于所述第一沟槽内的所述第一栅极上形成所述第一化学气相沉积氧化物层的方法包括：
利用化学气相沉积制程于所述半导体层上与所述第一沟槽内形成所述第一化学气相沉积氧化物层；
于所述第一沟槽内形成所述掩膜层，以露出部分所述第一化学气相沉积氧化物层；以及
以所述掩膜层作为蚀刻掩膜，移除露出的所述第一化学气相沉积氧化物层，以形成所述第二沟槽。
6.根据权利要求5所述的功率金氧半导体场效晶体管的制造方法，其特征在于，
形成所述第一化学气相沉积氧化物层之前，还包括于所述第一热氧化物层上形成氮化硅层；以及
于移除露出的所述第一化学气相沉积氧化物层之后，还包括移除露出的所述氮化硅层。
7.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其特征在于，所述第二栅极还包括覆盖所述掩膜层。
8.根据权利要求7所述的功率金氧半导体场效晶体管的制造方法，其特征在于，所述掩膜层包括导电材料或非导电材料。
9.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其特征在于，所述掩膜层包括导电材料。
10.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其特征在于，形成所述第一化学气相沉积氧化物层的方法包括高温化学气相沉积制程或是以四乙氧基硅烷为原料的化学气相沉积制程。
11.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其特征在于，于所述第一沟槽的表面形成所述第一热氧化物层之后，还包括：
于所述第一热氧化物层上形成氮化硅层；以及
于所述氮化硅层上形成第二化学气相沉积氧化物层。
12.根据权利要求11所述的功率金氧半导体场效晶体管的制造方法，其特征在于，于所述第一沟槽内形成所述第一栅极之后，还包括移除所述第一沟槽的侧壁上的部分所述第二化学气相沉积氧化物层，以薄化所述第二化学气相沉积氧化物层。
13.根据权利要求11所述的功率金氧半导体场效晶体管的制造方法，其特征在于，于所述第一沟槽内的所述第一栅极上形成所述第一化学气相沉积氧化物层之前，还包括于所述第一栅极上形成第二热氧化物层。
14.根据权利要求13所述的功率金氧半导体场效晶体管的制造方法，其特征在于，形成所述第二热氧化物层的步骤包括：
对所述第一栅极进行植入制程；
移除部分所述第二化学气相沉积氧化物层，以露出所述第一栅极的边角并薄化所述第二化学气相沉积氧化物层；以及
进行热氧化制程，以形成所述第二热氧化物并圆角化所述第一栅极。
15.根据权利要求14所述的功率金氧半导体场效晶体管的制造方法，其特征在于，于所述第一栅极上形成所述第一化学气相沉积氧化物层之前以及形成所述第二热氧化物层之后，还包括于所述第二热氧化物层上形成第三热氧化物层。
16.根据权利要求11所述的功率金氧半导体场效晶体管的制造方法，其特征在于，于所述第一沟槽内的所述第一栅极上形成所述第一化学气相沉积氧化物层的方法包括：
利用化学气相沉积制程于所述半导体层上与所述第一沟槽内形成所述第一化学气相沉积氧化物层；
于所述第一沟槽内形成所述掩膜层，以露出部分所述第一化学气相沉积氧化物层；
以所述掩膜层作为蚀刻掩膜，移除露出的所述第一化学气相沉积氧化物层，以露出部分所述氮化硅层；以及
移除露出的所述氮化硅层，以形成所述第二沟槽。
17.根据权利要求16所述的功率金氧半导体场效晶体管的制造方法，其特征在于，所述第二栅极还包括覆盖所述掩膜层。
18.根据权利要求17所述的功率金氧半导体场效晶体管的制造方法，其特征在于，所述掩膜层包括导电材料或非导电材料。
19.根据权利要求11所述的功率金氧半导体场效晶体管的制造方法，其特征在于，形成所述第二化学气相沉积氧化物层的方法包括高温化学气相沉积制程或是以四乙氧基硅烷为原料的化学气相沉积制程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105115311A TWI615889B (zh) | 2016-05-18 | 2016-05-18 | 功率金氧半導體場效電晶體的製造方法 |
| TW105115311 | 2016-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107403721A true CN107403721A (zh) | 2017-11-28 |
| CN107403721B CN107403721B (zh) | 2020-09-04 |
Family
ID=58671273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610415528.4A Active CN107403721B (zh) | 2016-05-18 | 2016-06-15 | 功率金氧半导体场效晶体管的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9653560B1 (zh) |
| CN (1) | CN107403721B (zh) |
| TW (1) | TWI615889B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403289A (zh) * | 2020-03-30 | 2020-07-10 | 捷捷微电(上海)科技有限公司 | 一种分离栅mosfet的制作方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI737855B (zh) * | 2017-11-15 | 2021-09-01 | 力智電子股份有限公司 | 功率電晶體及其製造方法 |
| CN111863617A (zh) * | 2019-04-24 | 2020-10-30 | 帅群微电子股份有限公司 | 沟槽式功率半导体组件及其制造方法 |
| TWI704606B (zh) * | 2019-04-24 | 2020-09-11 | 帥群微電子股份有限公司 | 溝槽式功率半導體元件及其製造方法 |
| JP7293159B2 (ja) * | 2020-03-19 | 2023-06-19 | 株式会社東芝 | 半導体装置 |
| CN115148796A (zh) * | 2021-03-30 | 2022-10-04 | 无锡华润上华科技有限公司 | 分离栅结构的半导体器件及其制造方法 |
| CN117637480B (zh) * | 2023-11-13 | 2024-05-28 | 中晶新源(上海)半导体有限公司 | 一种屏蔽栅沟槽mosfet器件及其制作工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200709300A (en) * | 2005-06-29 | 2007-03-01 | Fairchild Semiconductor | Structures and methods for forming shielded gate field effect transistors |
| TW200715416A (en) * | 2005-08-09 | 2007-04-16 | Fairchild Semiconductor | Structure and method for forming inter-poly dielectric in a shielded gate field effect transistor |
| TW200802853A (en) * | 2006-03-10 | 2008-01-01 | Alpha & Amp Omega Semiconductor Ltd | Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact |
| US20150044837A1 (en) * | 2012-06-01 | 2015-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench Power MOSFET |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW573344B (en) * | 2002-05-24 | 2004-01-21 | Nanya Technology Corp | Separated gate flash memory and its manufacturing method |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| CN102738239A (zh) * | 2005-05-26 | 2012-10-17 | 飞兆半导体公司 | 沟槽栅场效应晶体管及其制造方法 |
| US8058687B2 (en) * | 2007-01-30 | 2011-11-15 | Alpha & Omega Semiconductor, Ltd. | Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET |
| US8497549B2 (en) | 2007-08-21 | 2013-07-30 | Fairchild Semiconductor Corporation | Method and structure for shielded gate trench FET |
| US8253194B2 (en) * | 2008-09-17 | 2012-08-28 | Fairchild Semiconductor Corporation | Structures for reducing dopant out-diffusion from implant regions in power devices |
| US20100187602A1 (en) * | 2009-01-29 | 2010-07-29 | Woolsey Debra S | Methods for making semiconductor devices using nitride consumption locos oxidation |
| US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| US8610205B2 (en) | 2011-03-16 | 2013-12-17 | Fairchild Semiconductor Corporation | Inter-poly dielectric in a shielded gate MOSFET device |
| KR20150035198A (ko) * | 2013-09-27 | 2015-04-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| US20150108568A1 (en) * | 2013-10-21 | 2015-04-23 | Vishay-Siliconix | Semiconductor structure with high energy dopant implantation |
-
2016
- 2016-05-18 TW TW105115311A patent/TWI615889B/zh active
- 2016-06-15 CN CN201610415528.4A patent/CN107403721B/zh active Active
- 2016-07-14 US US15/210,881 patent/US9653560B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200709300A (en) * | 2005-06-29 | 2007-03-01 | Fairchild Semiconductor | Structures and methods for forming shielded gate field effect transistors |
| TW200715416A (en) * | 2005-08-09 | 2007-04-16 | Fairchild Semiconductor | Structure and method for forming inter-poly dielectric in a shielded gate field effect transistor |
| TW200802853A (en) * | 2006-03-10 | 2008-01-01 | Alpha & Amp Omega Semiconductor Ltd | Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact |
| US20150044837A1 (en) * | 2012-06-01 | 2015-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench Power MOSFET |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403289A (zh) * | 2020-03-30 | 2020-07-10 | 捷捷微电(上海)科技有限公司 | 一种分离栅mosfet的制作方法 |
| CN111403289B (zh) * | 2020-03-30 | 2022-08-09 | 捷捷微电(上海)科技有限公司 | 一种分离栅mosfet的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI615889B (zh) | 2018-02-21 |
| US9653560B1 (en) | 2017-05-16 |
| TW201742124A (zh) | 2017-12-01 |
| CN107403721B (zh) | 2020-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107403721B (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| TWI484567B (zh) | 半導體結構與其製造方法 | |
| JP5519902B2 (ja) | リセスチャネルを有するトランジスタ及びその製造方法 | |
| CN101154665A (zh) | 半导体器件及其制造方法 | |
| US10290705B2 (en) | Laterally diffused metal oxide semiconductor field-effect transistor and manufacturing method therefor | |
| CN104217954A (zh) | 晶体管的形成方法 | |
| CN107403838B (zh) | 功率金氧半导体场效晶体管 | |
| CN104701136A (zh) | 电容器、半导体器件及其形成方法 | |
| CN102820334B (zh) | 鳍式场效晶体管结构与形成鳍式场效晶体管结构的方法 | |
| CN118588764A (zh) | Ldmosfet器件及制造方法 | |
| TWI643253B (zh) | 功率金氧半導體場效電晶體的製造方法 | |
| US10811520B2 (en) | Semiconductor device and method for manufacturing same | |
| CN108735670B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107045981A (zh) | 半导体结构的形成方法 | |
| CN114284149A (zh) | 一种屏蔽栅沟槽场效应晶体管的制备方法 | |
| CN110504161B (zh) | 沟槽栅极金氧半场效晶体管及其制造方法 | |
| TWI653672B (zh) | 半導體裝置及其製造方法 | |
| CN109887840B (zh) | 沟槽式栅极金氧半场效晶体管的制造方法 | |
| CN108511346B (zh) | Ldmos器件的制造方法 | |
| CN107275333B (zh) | Sonos非挥发性存储器工艺中的dmos器件及制造方法 | |
| US20140308807A1 (en) | Method for fabricating a semiconductor memory | |
| TWI675409B (zh) | 屏蔽閘極式金氧半場效應電晶體及其製造方法 | |
| CN110047755B (zh) | 一种半导体器件的制造方法 | |
| CN108122974B (zh) | 半导体装置及其制造方法 | |
| CN110739273B (zh) | 超薄栅极cmos器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |