[go: up one dir, main page]

CN107393965A - 平面双栅氧化物薄膜晶体管及其制备方法 - Google Patents

平面双栅氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN107393965A
CN107393965A CN201710581054.5A CN201710581054A CN107393965A CN 107393965 A CN107393965 A CN 107393965A CN 201710581054 A CN201710581054 A CN 201710581054A CN 107393965 A CN107393965 A CN 107393965A
Authority
CN
China
Prior art keywords
layer
gate
electrode
thin film
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710581054.5A
Other languages
English (en)
Inventor
刘玉荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710581054.5A priority Critical patent/CN107393965A/zh
Publication of CN107393965A publication Critical patent/CN107393965A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了平面双栅氧化物薄膜晶体管及其制备方法。其器件结构自下而上依次包括衬底、过渡层、栅电极层、电解质栅介质层、半导体有源层、源电极/漏电极，源电极和漏电极相对设置于所述半导体有源层上方；栅电极层由两个栅电极组成，两个栅电极相对设置于过渡层的上方；栅电极与源电极/漏电极设置的方向相同；源电极/漏电极位置位于两个栅电极两侧；电解质栅介质层采用具有双电层效应的电解质材料。本发明通过调整两个栅极的偏压可调控TFT器件的电特性；两个栅极可同时作为控制栅和信号栅使用，使电路得到简化；本具有低功耗、电特性可动态调控、低成本等优势，有利于在柔性化、便携式、移动式、可穿戴式等低功耗电子产品领域得到实际应用。

Description

平面双栅氧化物薄膜晶体管及其制备方法
技术领域
本发明属于半导体技术领域，特别涉及一种平面双栅氧化物薄膜晶体管及其制备方法。
背景技术
近年来，薄膜晶体管（TFT）越来越多地应用于平板显示、数字逻辑电路、生物化学传感器、医疗诊断、神经仿真学等诸多领域而受到广泛的关注和研究。多年来，为了改善TFT器件性能，学术界和企业界已开发出多种可用于TFT有源层的半导体薄膜材料，主要包括非晶硅、多晶硅、以并五苯为代表的有机小分子半导体材料、以聚噻吩类为代表的有机聚合物半导体材料、以氧化锌为代表的宽带隙氧化物半导体材料等，特别是以氧化锌为代表的氧化物TFT因具有相对高的迁移率、环境友好、可见光透明、低温工艺等诸多优势，在透明电子器件、液晶显示、太阳能电池、触摸屏、柔性显示、电子纸、集成电路等诸多领域具有更广阔的应用前景，被认为是最有希望的下一代TFT技术。尽管半导体有源层的材料特性对TFT器件性能取决定性作用，但栅介质层材料、器件结构等对器件性能也起重要影响。传统的TFT器件通常采用氧化物绝缘薄膜作为栅介质层，器件的工作电压相对偏高，导致器件功耗较大，从而限制其在柔性化、便携式、移动式、可穿戴式电子产品领域的广泛应用。传统的TFT器件普遍采用单栅结构，器件性能不可动态调控，往往不能根据实际应用的需要进行灵活的调控，因此一种具有双栅结构的TFT器件结构被提出，这种结构可以一定范围内调控TFT的阈值电压，器件的稳定性也优于单栅结构器件，且可以用于数字逻辑电路中实现或逻辑功能。然而，这种双栅晶体管是基于一种典型的三明治结构，半导体沟道被两层栅介质夹在中间，其实质上可以看作是一个底栅晶体管和顶栅晶体管共用沟道的复合晶体管，制备这类器件需要多步的薄膜沉积工艺以及精准的对准光刻技术，因此限制其在低成本领域应用。
发明内容
为了克服现有技术的上述缺点与不足，本发明的目的在于提供一种平面双栅氧化物薄膜晶体管。该器件的优势包括：一方面该器件的栅介质层采用电解质材料，利用电解质栅介质与有源层界面形成超薄双电层效应，大大提高等效栅介质电容，从而大幅度降低器件的工作电压，实现超低功耗工作；另一方面，该器件采用平面分离双栅结构，由于拥有两个栅电极，通过改变两个栅极电压可以灵活地调制其沟道电导，从而调节器件的输出特性和转移特性，改变阈值电压、关态电流等性能参数，因而，可根据实际应用需要获得所需的阈值电压、开关电流比和跨导值, 且两个栅电极可同时作为控制栅和信号栅使用，使电路得到简化，从而有效扩大了薄膜晶体管的应用范围。
本发明的另一目的在于提供上述平面双栅氧化物薄膜晶体管的制备方法。
本发明的目的至少通过以下技术方案之一实现。
所述平面双栅氧化物薄膜晶体管，自下而上依次包括衬底、过渡层、栅电极层、电解质栅介质层、半导体有源层、源电极/漏电极，所述源电极和漏电极相对设置于所述半导体有源层上方；所述栅电极层由两个栅电极组成。
进一步地，所述两个栅电极相对设置于过渡层的上方；所述两个栅电极与源电极/漏电极的长度方向平行。
进一步地，所述两个栅电极的长度方向与源电极和漏电极之间所形成的沟道方向平行，所述源电极/漏电极在垂直于衬底的正投影上位于两个栅电极两侧。
进一步地，所述电解质栅介质层部分覆盖栅电极层和过渡层，并露出部分位于过渡层上的栅电极层；所述半导体有源层完全覆盖电解质栅介质层。
进一步地，度为1~5微米，所述电解质栅介质层的材料为能形成双电层效应的无机绝缘介质膜（如柱状二氧化硅、离子掺杂氧化硅绝缘材料等）或聚离子有机电解质（如聚乙烯胺、牛血清白蛋白、鸡蛋清中的一种，但不限于此）。
进一步地，所述半导体有源层为30~60纳米厚的氧化物半导体材料或有机半导体材料。
进一步地，所述两个栅电极边线方向平行于源电极和漏电极之间所形成的沟道方向，相对位置位于源电极和漏电极之间，其结构和功能上是等效的；两个栅电极尺寸和它们之间距离可根据器件的设计要求调整。
进一步地，所述栅电极和源电极/漏电极材料为 Al、Mo、Ag、Au 或 ITO 导电薄膜中的一种，所述源电极/漏电极厚度为100~200纳米，所述栅电极的厚度为80~100 纳米。
进一步地，所述源电极和漏电极在半导体有源层上，源电极与漏电极的之间的间距大于两栅电极之间的间距，源、漏电极与栅电极存在部分交叠区。
所述衬底为玻璃衬底或者塑料衬底。
本发明提供的平面双栅氧化物薄膜晶体管的制备方法，包括以下步骤 ：
(1) 在衬底上沉积绝缘介质材料作为过渡层；所述过渡层的厚度为100~200纳米，所述过渡层为氧化硅、氮化硅、氧化铝或有机绝缘介质薄膜；
(2) 在过渡层上沉积导电薄膜，光刻形成两个栅电极 ；所述栅电极的厚度为80~100纳米；
(3) 在过渡层和栅电极上沉积具有双电层效应的电解质材料；所述电解质栅介质层部分覆盖过渡层和栅电极；所述电解质栅介质为离子掺杂的无机绝缘材料或聚离子有机电解质材料；所述电解质栅介质层的厚度为1~5 微米；
(4) 在电解质栅介质层上沉积半导体薄膜，形成半导体有源层；所述半导体有源层为氧化物半导体薄膜；
(5) 在半导体有源层、未被电解质栅介质层覆盖的栅电极和过渡层上旋涂光刻胶层，通过光刻在半导体有源层上形成源电极和漏电极的接触孔；
(6) 在接触孔和光刻胶上沉积导电薄膜，通过剥离技术形成源电极和漏电极；并且通过剥离技术，未被绝缘栅介质层覆盖的栅电极上的光刻胶和光刻胶上的导电薄膜也被剥离；所述源电极和漏电极的厚度为100~200纳米。
与现有技术相比，本发明具有以下优点和有益效果：
本发明采用具有可动离子电解质材料作为栅介质层，在栅介质与有源层界面处形成双电层效应；采用平面分离双栅器件结构，通过调整平行沟道方向的两个栅极的偏压可调控TFT 器件的电学性能，从而可根据实际应用需要获得所需的阈值电压，关态电流和跨导值，两个栅极可同时作为控制栅和信号栅使用，使电路得到简化。因此，与现有的单栅结构TFT相比，该器件具有低功耗、电特性可动态调控、低成本等优势，有望在柔性化、便携式、移动式、可穿戴式等低功耗电子产品领域得到实际应用。
附图说明
图1a为实例中平面双栅氧化物薄膜晶体管的器件结构立体示意图；
图1b为图1所示平面双栅氧化物薄膜晶体管的器件结构的俯视图；
图1c为图1所示平面双栅氧化物薄膜晶体管的器件结构的剖视图；
图 2a~图2e为实例中薄膜晶体管的制作方法中各步骤对应的结构示意图。
具体实施方式
下面结合具体实施例和附图，对本发明作进一步的详细说明，但本发明的实施方式不限于此。
实施例 1
如图1a~图1c，本实施例的平面双栅氧化物薄膜晶体管采用底栅结构，自下而上依次包括衬底1、过渡层 2、栅电极层3、电解质栅介质层4、半导体有源层5、源电极/漏电极6；所述栅电极层由两个栅电极（301、302）组成，两个栅电极相对平行设置于过渡层上；所述两个栅电极长度方向平行于源电极和漏电极之间形成的沟道方向，其结构和功能上是等效的；所述源电极/漏电极中源电极601和漏电极602相对平行设置。
本实施例的衬底可为玻璃衬底或者塑料衬底。
本实施例的半导体有源层为30~60纳米掺铟稼氧化锌(IGZO)半导体薄膜。
本实施例的栅介质层为1~5微米厚的电解质材料薄膜层，以实现超低工作电压和低功耗。
本实施例的双栅电极的连线方向平行于源、漏电极连线方向，两栅电极的相对位置位于源/漏电极之间。
本实施例的平面双栅氧化物薄膜晶体管的制备方法，包括以下步骤 ：
(1) 采用等离子增强化学汽相沉积(PECVD)在玻璃或者塑料基板上沉积100~200纳米厚的二氧化硅薄膜形成过渡层，如图 2a 所示。
(2) 采用真空蒸镀或溅射技术在过渡层上沉积80~100纳米厚的Al薄膜，并通过光刻工艺形成两个栅电极，如图 2b 所示。
(3) 采用等离子增强化学汽相沉积(PECVD)技术在双栅电极层和过渡层上沉积1~2微米厚的柱状二氧化硅膜形成电解质栅介质层，电解质栅介质层还可以选用聚乙烯胺、牛血清白蛋白、鸡蛋清等有机聚合物电解质薄膜以实现双电层效应从而降低工作电压。所述绝缘栅介质层部分覆盖栅电极和过渡层，如图 2c 所示。
(4) 采用磁控溅射法在电解质栅介质层上沉积IGZO薄膜作为半导体有源层，如图2d 所示。
(5) 在半导体有源层、未被电解质栅介质层覆盖的栅电极和过渡层上旋涂光刻胶层，通过光刻形成源和漏电极的接触孔，然后在接触孔和光刻胶层沉积一层100~200纳米厚的 Al、Mo、Ag 、Au 或 ITO 导电薄膜，通过剥离技术形成源、漏电极；并且通过剥离技术，未被绝缘栅介质层覆盖的栅电极上的光刻胶和光刻胶上的导电薄膜也被剥离；如图 2e 所示。所述源电极和漏电极的厚度为100~200 纳米。
本发明采用具有可动离子电解质材料作为栅介质层，在栅介质与有源层界面处形成双电层效应；采用平面分离双栅器件结构，通过调整平行沟道方向的两个栅极的偏压可调控TFT 器件的电学性能，从而可根据实际应用需要获得所需的阈值电压，关态电流和跨导值，两个栅极可同时作为控制栅和信号栅使用，使电路得到简化。因此，与现有的单栅结构TFT相比，该器件具有低功耗、电特性可动态调控、低成本等优势，有利于在柔性化、便携式、移动式、可穿戴式等低功耗电子产品领域得到实际应用。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种平面双栅氧化物薄膜晶体管，其特征在于：自下而上依次包括衬底、过渡层、栅电极层、电解质栅介质层、半导体有源层、源电极/漏电极，所述源电极和漏电极相对设置于所述半导体有源层上方；所述栅电极层由两个栅电极组成。
2.根据权利要求1所述平面双栅氧化物薄膜晶体管，其特征在于：所述两个栅电极相对设置于过渡层的上方；所述两个栅电极与源电极/漏电极的长度方向平行。
3.根据权利要求2所述平面双栅氧化物薄膜晶体管，其特征在于 ：所述两个栅电极的长度方向与源电极和漏电极之间所形成的沟道方向平行，所述源电极/漏电极在垂直于衬底的正投影上位于两个栅电极两侧。
4.根据权利要求1所述平面双栅氧化物薄膜晶体管，其特征在于：所述电解质栅介质层部分覆盖栅电极层和过渡层，并露出部分位于过渡层上的栅电极层；所述半导体有源层完全覆盖电解质栅介质层。
5.根据权利要求1所述平面双栅氧化物薄膜晶体管，其特征在于：所述半导体有源层的厚度为 30~60 纳米，所述半导体有源层为氧化物半导体薄膜或有机半导体薄膜。
6.根据权利要求1所述平面双栅氧化物薄膜晶体管，其特征在于 ：所述电解质栅介质层的厚度为1~5微米，所述电解质栅介质层的材料为能形成双电层效应的无机绝缘介质膜或聚离子有机电解质；
所述过渡层的厚度为100~200纳米，所述过渡层为氧化硅、氮化硅或氧化铝绝缘介质薄膜。
7.根据权利要求 1 所述平面双栅氧化物薄膜晶体管，其特征在于 ：所述栅电极层和源电极/漏电极的材料为 Al、Mo、Ag、Au 或 ITO 导电薄膜中的一种，所述栅电极层的厚度为80~100纳米 ；所述源电极/漏电极厚度为100~200纳米 ；所述衬底为玻璃衬底或者塑料衬底。
8.根据权利要求1所述平面双栅氧化物薄膜晶体管，其特征在于：所述源电极/漏电极在半导体有源层上，源电极与漏电极之间的间距大于两栅之间的间距。
9.制备权利要求1~8任一项所述平面双栅氧化物薄膜晶体管的备方法，其特征在于包括以下步骤：
(1) 在衬底上沉积绝缘介质材料作为过渡层；
(2) 在过渡层上沉积导电薄膜，光刻形成两个栅电极；
(3) 在过渡层和栅电极上沉积具有双电层效应的电解质薄膜形成电解质栅介质层；
(4) 在电解质栅介质层上沉积半导体薄膜，形成半导体有源层；
(5) 在半导体有源层、未被电解质栅介质层覆盖的栅电极和未被电解质栅介质层覆盖的过渡层上旋涂光刻胶层，通过光刻在半导体有源层上形成源电极和漏电极的接触孔；
(6) 在所述接触孔和光刻胶上沉积导电薄膜，通过剥离技术形成源电极和漏电极；并且通过剥离技术，未被电解质栅介质层覆盖的栅电极上的光刻胶和光刻胶上的导电薄膜也被剥离。
10.根据权利要求9所述平面双型氧化物薄膜晶体管的制备方法，其特征在于：步骤（3）中所述电解质栅介质层部分覆盖过渡层和栅电极。
CN201710581054.5A 2017-07-17 2017-07-17 平面双栅氧化物薄膜晶体管及其制备方法 Pending CN107393965A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710581054.5A CN107393965A (zh) 2017-07-17 2017-07-17 平面双栅氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710581054.5A CN107393965A (zh) 2017-07-17 2017-07-17 平面双栅氧化物薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN107393965A true CN107393965A (zh) 2017-11-24

Family

ID=60339861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710581054.5A Pending CN107393965A (zh) 2017-07-17 2017-07-17 平面双栅氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN107393965A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110865110A (zh) * 2019-11-18 2020-03-06 中山大学 共平面栅极氧化物薄膜晶体管生物传感器及制备方法
CN112640130A (zh) * 2018-08-08 2021-04-09 深圳市柔宇科技股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN113013252A (zh) * 2021-02-19 2021-06-22 上海大学 一种突触晶体管及其制备方法
CN114665016A (zh) * 2022-03-30 2022-06-24 昆明理工大学 一种柔性多栅电极突触晶体管及其制备方法和应用

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229578A (ja) * 2001-06-01 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置およびその作製方法
CN1832118A (zh) * 1999-01-11 2006-09-13 株式会社半导体能源研究所 半导体器件及其制作方法
CN101714611A (zh) * 2008-10-03 2010-05-26 索尼株式会社 薄膜晶体管及其制造方法、和电子设备
US20120181538A1 (en) * 2009-11-02 2012-07-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
CN102709240A (zh) * 2012-05-04 2012-10-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN103474437A (zh) * 2013-09-22 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
CN105405893A (zh) * 2015-12-21 2016-03-16 华南理工大学 一种平面分离双栅薄膜晶体管及其制备方法
WO2016148460A1 (ko) * 2015-03-17 2016-09-22 동국대학교 산학협력단 듀얼게이트 박막트랜지스터
CN106024901A (zh) * 2016-07-22 2016-10-12 中国科学技术大学先进技术研究院 调控材料载流子浓度的方法、场效应晶体管和制造方法
CN106847817A (zh) * 2015-12-04 2017-06-13 中国科学院宁波材料技术与工程研究所 具有多端结构的人造突触器件及其制法和应用
CN207303111U (zh) * 2017-07-17 2018-05-01 华南理工大学 平面双栅氧化物薄膜晶体管

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832118A (zh) * 1999-01-11 2006-09-13 株式会社半导体能源研究所 半导体器件及其制作方法
JP2003229578A (ja) * 2001-06-01 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置およびその作製方法
CN101714611A (zh) * 2008-10-03 2010-05-26 索尼株式会社 薄膜晶体管及其制造方法、和电子设备
US20120181538A1 (en) * 2009-11-02 2012-07-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
CN102709240A (zh) * 2012-05-04 2012-10-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN103474437A (zh) * 2013-09-22 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
WO2016148460A1 (ko) * 2015-03-17 2016-09-22 동국대학교 산학협력단 듀얼게이트 박막트랜지스터
CN106847817A (zh) * 2015-12-04 2017-06-13 中国科学院宁波材料技术与工程研究所 具有多端结构的人造突触器件及其制法和应用
CN105405893A (zh) * 2015-12-21 2016-03-16 华南理工大学 一种平面分离双栅薄膜晶体管及其制备方法
CN106024901A (zh) * 2016-07-22 2016-10-12 中国科学技术大学先进技术研究院 调控材料载流子浓度的方法、场效应晶体管和制造方法
CN207303111U (zh) * 2017-07-17 2018-05-01 华南理工大学 平面双栅氧化物薄膜晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112640130A (zh) * 2018-08-08 2021-04-09 深圳市柔宇科技股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN110865110A (zh) * 2019-11-18 2020-03-06 中山大学 共平面栅极氧化物薄膜晶体管生物传感器及制备方法
CN113013252A (zh) * 2021-02-19 2021-06-22 上海大学 一种突触晶体管及其制备方法
CN113013252B (zh) * 2021-02-19 2022-07-12 上海大学 一种突触晶体管及其制备方法
CN114665016A (zh) * 2022-03-30 2022-06-24 昆明理工大学 一种柔性多栅电极突触晶体管及其制备方法和应用

Similar Documents

Publication Publication Date Title
Si et al. Indium–tin-oxide transistors with one nanometer thick channel and ferroelectric gating
Shang et al. Progress and challenges in p-type oxide-based thin film transistors
Troughton et al. Amorphous InGaZnO and metal oxide semiconductor devices: An overview and current status
CN105405893B (zh) 一种平面分离双栅薄膜晶体管及其制备方法
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
Wang et al. Flexible inorganic/organic hybrid thin‐film transistors using all‐transparent component materials
He et al. Oxide-based thin film transistors for flexible electronics
Sharma et al. High-performance all-printed amorphous oxide FETS and logics with electronically compatible electrode/channel interface
Wang et al. New Opportunities for High‐Performance Source‐Gated Transistors Using Unconventional Materials
CN107393965A (zh) 平面双栅氧化物薄膜晶体管及其制备方法
CN108807546A (zh) 氧化物薄膜晶体管及其制造方法
Song et al. Recent developments of flexible InGaZnO thin‐film transistors
CN207925480U (zh) 薄膜晶体管和场效应二极管
CN207303111U (zh) 平面双栅氧化物薄膜晶体管
Zhou et al. Flexible transparent junctionless TFTs with oxygen-tuned indium-zinc-oxide channels
CN107611180A (zh) 一种垂直沟道结构双电层薄膜晶体管及其制备方法
CN110534579A (zh) 一种石墨烯基异质结场效应晶体管、制备方法及其集成电路
Du et al. Low-voltage, flexible IGZO transistors gated by PSSNa electrolyte
CN107644878B (zh) 反相器及其制作方法
Lin et al. Flexible IGZO thin-film transistors and inverter circuits with diode-connected transistors fabricated on transparent polyimide substrates
Dai et al. Modeling novel double-in-plane gate electric-double-layer thin-film and nanoscale transistors
CN102623398B (zh) 一种无结薄膜晶体管的制作方法
CN101425562A (zh) 一种纳米级沟道有机场效应晶体管及其制备方法
CN205723635U (zh) 一种带有电致变色薄膜的光敏有机场效应晶体管
CN105633282A (zh) 一种带有电致变色薄膜的光敏有机场效应晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171124