CN107329119B - 一种雷达波形产生模块及其雷达波形产生方法 - Google Patents

Abstract

本发明属于雷达技术领域，特别涉及一种雷达波形产生模块及其雷达波形产生方法。本发明包括信号输入输出模块、FPGA控制模块、DDS波形产生模块、巴伦转换模块、放大滤波模块、存储模块以及编程端口，所述信号输入输出模块用于接收并驱动频率参数和波形触发信号，将驱动后的频率参数和波形触发信号送入FPGA控制模块的输入端，雷达波形产生模块的雷达波形产生方法既可产生雷达正常工作用的线性调频信号和非线性调频信号，又可以产生雷达自检时的两种测试信号，分别为线性调频信号和非线性调频信号，而且每类调频信号在一个周期里可产生长短脉冲组合调频信号，而且本发明的结构简单，成本低廉，易于实现。

Description

一种雷达波形产生模块及其雷达波形产生方法

技术领域

本发明属于雷达技术领域，特别涉及一种雷达波形产生模块及其雷达波形产生方法。

背景技术

随着雷达技术的发展，为了提高雷达的检测性能，脉冲压缩技术应用越来越广，就需要产生形式多样的一定宽度的脉冲波形信号，同时为了提高雷达自身工作的可靠性，需要产生雷达自检信号实现雷达的实时状态检测。

传统的雷达波形产生模块通常产生的波形载波频率较低，产生波形的形式单一，而且结构复杂，价格昂贵。

发明内容

本发明为了克服上述现有技术的不足，提供了一种雷达波形产生模块，本发明既能够产生雷达正常工作用的线性调频信号和非线性调频信号，又可以产生雷达自检时的线性调频信号和非线性调频信号。

为实现上述目的，本发明采用了以下技术措施：

一种雷达波形产生模块包括信号输入输出模块、FPGA控制模块、DDS波形产生模块、巴伦转换模块、放大滤波模块、存储模块以及编程端口，其中，

信号输入输出模块，用于接收并驱动频率参数和波形触发信号，将驱动后的频率参数和波形触发信号送入FPGA控制模块的输入端，信号输入输出模块接收来自FPGA控制模块的门套信号，并对所述门套信号进行驱动后输出；

FPGA控制模块，其输出端与DDS波形产生模块的输入端相连；

DDS波形产生模块，用于输出调制后的差分信号至巴伦转换模块的输入端，DDS波形产生模块的时钟输入端连接外部时钟信号；

巴伦转换模块，用于将所述调制后的差分信号转换为模拟单输出信号，巴伦转换模块的输出端连接放大滤波模块的输入端；

存储模块，用于保存FPGA控制模块的控制程序，在上电时将控制程序加载到FPGA控制模块中；

编程端口，用于读取FPGA控制模块的控制程序，以及向存储模块写入控制程序。

优选的，所述信号输入输出模块包括第一双向十六位收发器以及第二双向十六位收发器，其中，

第一双向十六位收发器，用于接收并驱动频率参数和波形触发信号，将驱动后的频率参数和波形触发信号送入FPGA控制模块的输入端；

第二双向十六位收发器，用于接收来自FPGA控制模块的门套信号，并对所述门套信号进行驱动后输出。

优选的，所述FPGA控制模块接收外部时钟信号，所述FPGA控制模块包括波形形式识别及分类输送频率参数单元、线性调频频率寄存器、非线性调频频率累加器、单载频频率存储器以及控制逻辑参数输出单元，其中，

波形形式识别及分类输送频率参数单元，用于接收第一双向十六位收发器驱动后的频率参数和波形触发信号，生成频率控制字分别送入线性调频频率寄存器、非线性调频频率累加器、单载频频率存储器的输入端；

控制逻辑参数输出单元，用于读取存储于线性调频频率寄存器、非线性调频频率累加器、单载频频率存储器内的频率控制字，并将所述频率控制字送入DDS波形产生模块的输入端，所述控制逻辑参数输出单元的输出端连接第二双向十六位收发器的输入端；

所述编程端口的引脚TCK、引脚TMS、引脚TDI、引脚TDO分别与FPGA控制模块的引脚TCK、引脚TMS、引脚TDI、引脚TDO相连；存储模块的引脚TCK、引脚TMS、引脚TDI、引脚TDO分别与FPGA控制模块的引脚TCK、引脚TMS、引脚TDI、引脚TDO相连。

优选的，所述放大滤波模块包括第一滤波器、放大器、第二滤波器，所述第一滤波器的输入端连接巴伦转换模块的输出端，第一滤波器的输出端连接放大器的输入端，所述放大器的输出端连接第二滤波器的输入端，所述第二滤波器的输出端输出雷达波形。

进一步的，所述第一双向十六位收发器和第二双向十六位收发器的芯片型号均为美国IDT公司生产的74FCT163245CPV芯片。

进一步的，所述FPGA控制模块的芯片型号为美国ALTERA公司生产的EP20K200EFI484-2X芯片。

进一步的，所述DDS波形产生模块的芯片型号为美国Analog Devices公司生产的AD9854ASQ芯片；所述巴伦转换模块包括巴伦转换器，所述巴伦转换器的芯片型号为美国Mini-Circuits公司生产的ADTT1-1芯片。

更进一步的，所述第一滤波器为低通滤波器，第二滤波器为带通滤波器；所述放大器的型号为美国Mini-Circuits公司生产的ERA-5单片射频放大器。

更进一步的，所述存储模块包括两个并联的EPC2LI20芯片。

本发明还提供了一种雷达波形产生模块的雷达波形产生方法，包括以下步骤：

S1、所述第一双向十六位收发器接收并驱动外部送来的频率参数和波形触发信号，将驱动后的频率参数送入波形形式识别及分类输送频率参数单元；所述波形形式识别及分类输送频率参数单元将驱动后的频率参数转换为频率控制字，并将所述频率控制字送入线性调频频率寄存器、非线性调频频率累加器、单载频频率存储器中存储；第一双向十六位收发器接收并驱动外部送来的波形触发信号，将驱动后的波形触发信号送入波形形式识别及分类输送频率参数单元，所述波形形式识别及分类输送频率参数单元根据波形触发信号的电平进行波形形式识别，并生成线性波形参数送至线性调频频率寄存器中存储，生成非线性波形参数送至非线性调频频率累加器中存储；

S2、所述控制逻辑参数输出单元分别读取线性调频频率寄存器、非线性调频频率累加器中的线性波形参数、非线性波形参数，控制逻辑参数输出单元产生门套信号经过第二双向十六位收发器驱动输出；

S3、所述控制逻辑参数输出单元读取线性调频频率寄存器、非线性调频频率累加器、单载频频率存储器中的频率控制字，并将所述频率控制字送至DDS波形产生模块的输入端，所述DDS波形产生模块接收外部时钟信号后产生调制后的差分信号；

S4、所述DDS波形产生模块输出调制后的差分信号至巴伦转换模块的输入端，所述巴伦转换模块将调制后的差分信号转换为模拟单输出信号，并将所述模拟单输出信号送至放大滤波模块的输入端；

S5、所述放大滤波模块将模拟单输入信号的放大滤波后输出雷达波形。

本发明的有益效果在于：

1)、本发明包括信号输入输出模块、FPGA控制模块、DDS波形产生模块、巴伦转换模块、放大滤波模块、存储模块以及编程端口，雷达波形产生模块的雷达波形产生方法既可产生雷达正常工作用的线性调频信号和非线性调频信号，又可以产生雷达自检时的两种测试信号，分别为线性调频信号和非线性调频信号，而且每类调频信号在一个周期里可产生长短脉冲组合调频信号，而且本发明的结构简单，成本低廉，易于实现。

2)、本雷达波形产生模块的波形和参数可以通过程序加载，根据不同的使用环境需求而适时改变，本发明易于维护，升级简单。

3)、所述FPGA控制模块的芯片型号为美国ALTERA公司生产的EP20K200EFI484-2X芯片，其具有526000个逻辑单元，106496位RAM，376个I/O口，资源丰富价格较低，极大地节约了本发明的设计成本。

附图说明

图1为本发明的电路组成框图；

图2为本发明的EPC2LI20芯片并联使用电路连接图；

图3为本发明的一个具体实施例的应用控制时序图。

图中的附图标记含义如下：

10—信号输入输出模块 11—第一双向十六位收发器

12—第二双向十六位收发器 20—FPGA控制模块

21—波形形式识别及分类输送频率参数单元

22—线性调频频率寄存器 23—非线性调频频率累加器

24—单载频频率存储器 25—控制逻辑参数输出单元

30—DDS波形产生模块 40—巴伦转换模块

50—放大滤波模块 51—第一滤波器

52—放大器 53—第二滤波器

60—存储模块 70—编程端口

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，一种雷达波形产生模块包括信号输入输出模块10、FPGA控制模块20、DDS波形产生模块30、巴伦转换模块40、放大滤波模块50、存储模块60以及编程端口70，所述信号输入输出模块10用于接收并驱动频率参数和波形触发信号，将驱动后的频率参数和波形触发信号送入FPGA控制模块20的输入端，信号输入输出模块10接收来自FPGA控制模块20的门套信号，并对所述门套信号进行驱动后输出；FPGA控制模块20的输出端与DDS波形产生模块30的输入端相连；DDS波形产生模块30的时钟信号输入端连接240MHz的外部时钟信号；DDS波形产生模块30在240MHz的外部时钟信号的控制下接收FPGA控制模块20送来的控制参数，DDS波形产生模块30输出调制后的差分信号至巴伦转换模块40的输入端，巴伦转换模块40用于将所述调制后的差分信号转换为模拟单输出信号，巴伦转换模块40的输出端连接放大滤波模块50的输入端；存储模块60用于保存FPGA控制模块20的控制程序，在上电时将控制程序加载到FPGA控制模块20中；编程端口70用于读取FPGA控制模块20的控制程序，以及向存储模块60写入控制程序。

所述编程端口70为JTAG编程端口，选用双列直插插针，既可向FPGA控制模块20读写程序，又可向存储模块60写入程序。

所述信号输入输出模块10包括第一双向十六位收发器11以及第二双向十六位收发器12，所述第一双向十六位收发器11用于接收并驱动频率参数和波形触发信号，将驱动后的频率参数和波形触发信号送入FPGA控制模块20的输入端；第二双向十六位收发器12用于接收来自FPGA控制模块20的门套信号，并对所述门套信号进行驱动后输出，门套信号由一组方波脉冲信号组成，作为发射开关的控制信号。

所述FPGA控制模块20是本雷达波形产生模块的控制核心，所述FPGA控制模块20接收80MHz的外部时钟信号，所述FPGA控制模块20按写入的程序将内部按功能需要归划成波形形式识别及分类输送频率参数单元21、线性调频频率寄存器22、非线性调频频率累加器23、单载频频率存储器24以及控制逻辑参数输出单元25，所述波形形式识别及分类输送频率参数单元21用于接收第一双向十六位收发器11驱动后的频率参数和波形触发信号，生成频率控制字分别送入线性调频频率寄存器22、非线性调频频率累加器23、单载频频率存储器24的输入端，所述波形形式识别及分类输送频率参数单元21的输出端连接第二双向十六位收发器12的输入端；控制逻辑参数输出单元25用于读取存储于线性调频频率寄存器22、非线性调频频率累加器23、单载频频率存储器24内的频率控制字，并将所述频率控制字送入DDS波形产生模块30的输入端，所述控制逻辑参数输出单元25的输出端连接第二双向十六位收发器12的输入端；所述编程端口70的引脚TCK、引脚TMS、引脚TDI、引脚TDO分别与FPGA控制模块20的引脚TCK、引脚TMS、引脚TDI、引脚TDO相连；存储模块60的引脚TCK、引脚TMS、引脚TDI、引脚TDO分别与FPGA控制模块20的引脚TCK、引脚TMS、引脚TDI、引脚TDO相连。

所述放大滤波模块50包括第一滤波器51、放大器52、第二滤波器53，所述第一滤波器51的输入端连接巴伦转换模块40的输出端，第一滤波器51的输出端连接放大器52的输入端，所述放大器52的输出端连接第二滤波器53的输入端，所述第二滤波器53的输出端输出雷达波形。

具体的，所述第一滤波器51为低通滤波器，用来滤除DDS波形产生模块30输出的高频信号；第二滤波器53为带通滤波器，用来滤除放大器52输出的谐波信号。

所述第一双向十六位收发器11和第二双向十六位收发器12的芯片型号均为美国IDT公司生产的74FCT163245CPV芯片；所述FPGA控制模块20的芯片型号为美国ALTERA公司生产的EP20K200EFI484-2X芯片。具有526000个逻辑单元，106496位RAM，376个I/O口，资源丰富价格较低，具有很高的性价比。

所述DDS波形产生模块30的芯片型号为美国Analog Devices公司生产的AD9854ASQ芯片，具备300MHz内部时钟，允许输出信号频率为150MHz，数字调频输出频率可达100MHz，DDS核具有48位的频率分辨率，输出17位相位截断保证了良好的无杂散动态范围，8位可编程并口控制。本发明中外部提供240MHz时钟信号，DDS波形产生模块30输出的是载频10MHz的脉冲调制信号。

所述巴伦转换模块40包括巴伦转换器，所述巴伦转换器的芯片型号为美国Mini-Circuits公司生产的ADTT1-1芯片，用于将AD9854ASQ芯片输出的差分信号转换为模拟单输出信号。

所述放大器52的型号为美国Mini-Circuits公司生产的ERA-5单片射频放大器，用于把产生的雷达波形放大到所要的幅度。

如图2所示，所述存储模块60包括两个并联的EPC2LI20芯片，用于把FPGA控制模块20的控制程序保存下来，在上电时把控制程序加载到FPGA控制模块20中；由于一片EPC2LI20芯片存储空间不够，可以使用两片或多片EPC2LI20并联使用。

本发明还提供了一种雷达波形产生模块的雷达波形产生方法，包括以下步骤：

频率参数包括导前触发、发射触发、测试触发，图3中给出了一个雷达工作期间内导前触发、发射触发、测试触发的时序关系。雷达波形产生模块首先接收到导前触发-2τ(τ为1μS)位置的脉冲下降沿作为每个周期的起始基准，过2τ时间雷达波形产生模块接收到发射触发的0τ位置的脉冲下降沿，延迟1τ时间，产生发射激励信号的第一个调制短脉冲信号(非线性调频为2μS，线性调频为5μS)；过105τ时间波形产生模块接收到发射触发的105τ位置的脉冲下降沿，延迟1τ时间，产生发射激励信号的第二个调制长脉冲信号(非线性调频为100μS，线性调频为100μS)；经过雷达接收时间后，波形产生模块接收到测试触发信号的测试触发位置的下降沿，产生测试信号的调制长脉冲信号(非线性调频为100μS，线性调频为100μS)；如果雷达不在工作时，波形产生模块接收到测试触发的工作区模目位置的下降沿，延迟1μS时间，产生测试信号的模目调制长脉冲信号(非线性调频为100μS，线性调频为100μS)。

S1、所述第一双向十六位收发器11接收并驱动外部送来的频率参数和波形触发信号，将驱动后的频率参数送入波形形式识别及分类输送频率参数单元21；所述波形形式识别及分类输送频率参数单元21将驱动后的频率参数转换为频率控制字，并将所述频率控制字送入线性调频频率寄存器22、非线性调频频率累加器23、单载频频率存储器24中存储；第一双向十六位收发器11接收并驱动外部送来的波形触发信号，将驱动后的波形触发信号送入波形形式识别及分类输送频率参数单元21，所述波形形式识别及分类输送频率参数单元21根据波形触发信号的电平进行波形形式识别，约定高电平产生非线性调频信号，低电平为线性调频，并生成线性波形参数送至线性调频频率寄存器22中存储，生成非线性波形参数送至非线性调频频率累加器23中存储；

S2、所述控制逻辑参数输出单元25分别读取线性调频频率寄存器22、非线性调频频率累加器23中的线性波形参数、非线性波形参数，控制逻辑参数输出单元25产生门套信号经过第二双向十六位收发器12驱动输出；

S3、所述控制逻辑参数输出单元25读取线性调频频率寄存器22、非线性调频频率累加器23、单载频频率存储器24中的频率控制字，并将所述频率控制字送至DDS波形产生模块30的输入端，所述DDS波形产生模块30接收外部240MHz时钟信号后产生调制后的差分信号；

S4、所述DDS波形产生模块30输出调制后的差分信号至巴伦转换模块40的输入端，所述巴伦转换模块40将调制后的差分信号转换为模拟单输出信号，并将所述模拟单输出信号送至放大滤波模块50的输入端；

S5、所述放大滤波模块50将模拟单输入信号的放大滤波后输出雷达波形。

雷达波形产生模块的雷达波形产生方法既可产生雷达正常工作用的线性调频信号和非线性调频信号，又可以产生雷达自检时的两种测试信号，分别为线性调频信号和非线性调频信号，可以广泛应用在脉冲多普勒雷达﹑脉冲压缩雷达﹑动目标显示雷达等领域。

Claims (9)

1.一种雷达波形产生模块，其特征在于：包括信号输入输出模块（10）、FPGA控制模块（20）、DDS波形产生模块（30）、巴伦转换模块（40）、放大滤波模块（50）、存储模块（60）以及编程端口（70），其中，

信号输入输出模块（10），用于接收并驱动频率参数和波形触发信号，将驱动后的频率参数和波形触发信号送入FPGA控制模块（20）的输入端，信号输入输出模块（10）接收来自FPGA控制模块（20）的门套信号，并对所述门套信号进行驱动后输出；

FPGA控制模块（20），其输出端与DDS波形产生模块（30）的输入端相连；

DDS波形产生模块（30），用于输出调制后的差分信号至巴伦转换模块（40）的输入端，DDS波形产生模块（30）的时钟输入端连接外部时钟信号；

巴伦转换模块（40），用于将所述调制后的差分信号转换为模拟单输出信号，巴伦转换模块（40）的输出端连接放大滤波模块（50）的输入端；

存储模块（60），用于保存FPGA控制模块（20）的控制程序，在上电时将控制程序加载到FPGA控制模块（20）中；

编程端口（70），用于读取FPGA控制模块（20）的控制程序，以及向存储模块（60）写入控制程序；

所述FPGA控制模块（20）接收外部时钟信号，所述FPGA控制模块（20）

包括波形形式识别及分类输送频率参数单元（21）、线性调频频率寄存器（22）、非线性调频频率累加器（23）、单载频频率存储器（24）以及控制逻辑参数输出单元（25），其中，

波形形式识别及分类输送频率参数单元（21），用于接收第一双向十六位收发器（11）驱动后的频率参数和波形触发信号，生成频率控制字分别送入线性调频频率寄存器（22）、非线性调频频率累加器（23）、单载频频率存储器（24）的输入端；

控制逻辑参数输出单元（25），用于读取存储于线性调频频率寄存器（22）、非线性调频频率累加器（23）、单载频频率存储器（24）内的频率控制字，并将所述频率控制字送入DDS波形产生模块（30）的输入端，所述控制逻辑参数输出单元（25）的输出端连接第二双向十六位收发器（12）的输入端；

所述编程端口（70）的引脚TCK、引脚TMS、引脚TDI、引脚TDO分别与FPGA控制模块（20）的引脚TCK、引脚TMS、引脚TDI、引脚TDO相连；存储模块（60）的引脚TCK、引脚TMS、引脚TDI、引脚TDO分别与FPGA控制模块（20）的引脚TCK、引脚TMS、引脚TDI、引脚TDO相连。

2.如权利要求1所述的一种雷达波形产生模块，其特征在于：所述信号输入输出模块（10）包括第一双向十六位收发器（11）以及第二双向十六位收发器（12），其中，

第一双向十六位收发器（11），用于接收并驱动频率参数和波形触发信号，将驱动后的频率参数和波形触发信号送入FPGA控制模块（20）的输入端；

第二双向十六位收发器（12），用于接收来自FPGA控制模块（20）的门套信号，并对所述门套信号进行驱动后输出。

3.如权利要求2所述的一种雷达波形产生模块，其特征在于：所述放大滤波模块（50）包括第一滤波器（51）、放大器（52）、第二滤波器（53），所述第一滤波器（51）的输入端连接巴伦转换模块（40）的输出端，第一滤波器（51）的输出端连接放大器（52）的输入端，所述放大器（52）的输出端连接第二滤波器（53）的输入端，所述第二滤波器（53）的输出端输出雷达波形。

4.如权利要求3所述的一种雷达波形产生模块，其特征在于：所述第一双向十六位收发器（11）和第二双向十六位收发器（12）的芯片型号均为美国IDT公司生产的74FCT163245CPV芯片。

5.如权利要求4所述的一种雷达波形产生模块，其特征在于：所述FPGA控制模块（20）的芯片型号为美国ALTERA公司生产的EP20K200EFI484-2X芯片。

6.如权利要求4所述的一种雷达波形产生模块，其特征在于：所述DDS波形产生模块（30）的芯片型号为美国Analog Devices公司生产的AD9854ASQ芯片；所述巴伦转换模块（40）包括巴伦转换器，所述巴伦转换器的芯片型号为美国Mini-Circuits公司生产的ADTT1-1芯片。

7.如权利要求4所述的一种雷达波形产生模块，其特征在于：所述第一滤波器（51）为低通滤波器，第二滤波器（53）为带通滤波器；所述放大器（52）的型号为美国Mini-Circuits公司生产的ERA-5单片射频放大器。

8.如权利要求3所述的一种雷达波形产生模块，其特征在于：所述存储模块（60）包括两个并联的EPC2LI20芯片。

9.如权利要求4～8任一项所述的一种雷达波形产生模块的雷达波形产生方法，其特征在于，包括以下步骤：

S1、所述第一双向十六位收发器（11）接收并驱动外部送来的频率参数和波形触发信号，将驱动后的频率参数送入波形形式识别及分类输送频率参数单元（21）；所述波形形式识别及分类输送频率参数单元（21）将驱动后的频率参数转换为频率控制字，并将所述频率控制字送入线性调频频率寄存器（22）、非线性调频频率累加器（23）、单载频频率存储器（24）中存储；第一双向十六位收发器（11）接收并驱动外部送来的波形触发信号，将驱动后的波形触发信号送入波形形式识别及分类输送频率参数单元（21），所述波形形式识别及分类输送频率参数单元（21）根据波形触发信号的电平进行波形形式识别，并生成线性波形参数送至线性调频频率寄存器（22）中存储，生成非线性波形参数送至非线性调频频率累加器（23）中存储；

S2、所述控制逻辑参数输出单元（25）分别读取线性调频频率寄存器（22）、非线性调频频率累加器（23）中的线性波形参数、非线性波形参数，控制逻辑参数输出单元（25）产生门套信号经过第二双向十六位收发器（12）驱动输出；

S3、所述控制逻辑参数输出单元（25）读取线性调频频率寄存器（22）、非线性调频频率累加器（23）、单载频频率存储器（24）中的频率控制字，并将所述频率控制字送至DDS波形产生模块（30）的输入端，所述DDS波形产生模块（30）接收外部时钟信号后产生调制后的差分信号；

S4、所述DDS波形产生模块（30）输出调制后的差分信号至巴伦转换模块（40）的输入端，所述巴伦转换模块（40）将调制后的差分信号转换为模拟单输出信号，并将所述模拟单输出信号送至放大滤波模块（50）的输入端；

S5、所述放大滤波模块（50）将模拟单输入信号的放大滤波后输出雷达波形。

Images