CN107293539A - 具有可调节的触发阈值的静电放电保护装置 - Google Patents

Abstract

本公开的实施例涉及具有可调节的触发阈值的静电放电保护装置。该静电放电保护装置包括：第一和第二二极管，其串联设置在该装置的第一和第二连接端子之间；第三连接端子，其耦合到第一和第二二极管的连接点；以及电容器，其与第一和第二二极管并联设置在第一和第二端子之间。

Description

具有可调节的触发阈值的静电放电保护装置

本申请要求第16/52712号法国专利申请的优先权，其内容在法律可允许的最大程度上通过整体引用并入于此。

技术领域

本公开涉及用于保护电子部件并且特别是集成电路防止静电放电的装置。

背景技术

图1示意性地示出了电子装置，其包括集成电路100和用于保护集成电路100防止静电放电的装置110。

集成电路100包括与外部装置连接的端子。更具体地说，在所示的示例中，集成电路100包括施加高电路电源电势VDD的端子101、施加低电源电势或电路的参考电势GND的端子102、和电路的输入/输出端子103(IO)，输入/输出端子103能够提供和/或接收数据信号。

保护装置110耦合到集成电路100的连接端子101、102和103。保护装置110的功能是当静电放电出现在集成电路100的连接端子之一上时，使得能够快速去除放电，以避免后者损坏电路100。

图1的保护装置110包括两个二极管111和112，二极管111和112串联设置在集成电路100的电源端子102和101之间。二极管111和112的连接点被耦合到电路100的输入/输出端子103。更具体地说，在本实施例中，二极管111的阳极连接到低电源端子102，而其阴极连接到输入/输出端子103，并且二极管112的阳极连接到输入/输出端子103，而其阴极连接到高电源端子101。保护装置110还包括与二极管111和112并联设置在电路100的低电源端子102和高电源端子101之间的齐纳二极管113。齐纳二极管113的阳极连接到端子102，而其阴极连接到端子101。

保护装置110操作如下。当相对于参考电势或地电势GND为正的过电压出现在集成电路100的端子103上时，该过电压通过随后正向导通的二极管112并且通过随后雪崩导通的齐纳二极管113去除。当相对于参考电势GND为负的过电压出现在电路100的端子103上时，该过电压通过随后正向导通的二极管111去除。当相对于参考电势GND为负的过电压出现在电路100的端子101上时，该过电压通过随后雪崩导通的齐纳二极管113去除。当相对于参考电势GND为负的过电压出现在电路100的端子101上时，该过电压通过随后正向导通的齐纳二极管113去除。

对于正的过电压，触发这一保护的阈值通过齐纳二极管113的雪崩阈值设置。触发阈值应该被选择为大于集成电路100的电源电压VDD，并且大于电路100的输入/输出端子103上能够传输的数据信号的最大电压电平，但小于在不退化的情况下电路100能够耐受的最大过电压电平。

在最近的集成电路制造工艺中，保护装置的触发阈值应当在其中被选择的窗口是相对受限的，这对电子系统的设计造成问题。特别是，对于待保护的每个部件，应当通过考虑部件的额定操作电压的电平和该部件能承受的最大过电压电平来选择特定的保护装置。

为了简化电子系统的设计和降低成本，理想的是使静电放电保护装置具有可调节的触发阈值，以便能够在具有不同的额定操作电压的系统中使用相同的保护装置。

发明内容

因此，一个实施例提供了一种静电放电保护装置，包括：串联设置在所述装置的第一和第二连接端子之间的第一和第二二极管；耦合到第一和第二二极管的连接点的第三连接端子；和与第一和第二二极管并联设置在第一和第二端子之间的电容器。

根据一个实施例，第一二极管被正向连接在第二和第三端子之间，并且第二二极管被正向连接在第三和第一端子之间。

根据一个实施例，所述电容器具有连接到所述第一端子的第一电极和连接到所述第二端子的第二电极。

根据一个实施例，所述装置包括用于封装所述第一和第二二极管和电容器的封装体，所述封装体暴露出所述装置的第一、第二和第三连接端子。

另一个实施例提供了一种系统，其包括集成电路和如上所述的保护装置。

根据一个实施例，所述集成电路包括施加电源电势的第一端子、施加参考电势的第二端子、和第三输入/输出端子，保护装置的第二和第三端子分别被耦合到集成电路的第二和第三端子，并且所述保护装置的第一端子被耦合到施加DC偏置电势的端子上。

根据一个实施例，保护装置的第一端子耦合到所述集成电路的第一端子。

根据一个实施例，保护装置的第一端子耦合到施加与电源电势不同的DC偏置电势的端子。

前述和其它特征和优点将结合附图在下面非限制性的具体实施方案的描述中加以详细讨论。

附图说明

前面所述的图1示意性地示出了包括集成电路和集成电路保护装置的示例的电子系统；

图2示意性地示出了根据实施例的包括集成电路和集成电路保护装置的示例的电子系统；和

图3示意性地示出了根据实施例的包括集成电路和集成电路保护装置的另一示例的电子系统。

具体实施方式

在不同的附图中相同的元件被标注具有相同的标号。为了清楚起见，仅示出和详细说明那些对所描述的实施例的理解有用的元件。在本说明书中，术语“连接”被用来指定直接电连接，没有任何中间的电子部件，例如，通过一个或多个导电迹线或导线，以及术语“耦合”或术语“链接”用于指定任意的电连接，可以是直接的(此时意为“连接”)或间接的(即，通过一个或多个中间部件)。除非另有说明，表述“大约”、“基本上”以及“在……数量级”的意思是在10％以内，优选在5％以内。

图2示意性地示出了一种电子系统，其包括例如与图1的电路100相同或类似的集成电路100以及保护集成电路100以防止静电放电的装置210的实施例。

图2的保护装置210包括两个二极管211和212，二极管211和212串联设置在装置210的连接端子N1和N2之间。装置的端子N1和N2分别被耦合到电路100的高电源端子101和低电源端子102。二极管211和212的连接点被耦合到装置210的连接端子N3，连接端子N3被耦合到电路100的输入/输出端子103。更具体地说，在图示的示例中，二极管211的阳极连接到端子N2，并且其阴极连接到端子N3，而二极管212的阳极连接到端子N3，并且其阴极连接到端子N1。保护装置210还包括与二极管211和212并联设置在装置210的连接端子N1和N2之间的电容器213。在所示示例中，电容器213的电极分别连接到端子N1和端子N2。

保护装置210操作如下。当集成电路100被供电并且没有过电压时，保护装置的电容器210充电到基本上等于电路100的电源电压VDD。当相对于参考电势或接地电势GND为正的过电压出现在集成电路100的端子103上时，该过电压通过随后正向导通的二极管212和对于瞬态信号导通的电容器213去除。当相对于参考电势GND为负的过电压出现在电路100的端子103上时，该过电压通过随后正向导通的二极管211去除。当相对于参考电势GND为正的过电压出现在电路100的端子101上时，该过电压通过对于瞬态信号导通的电容器213去除。当相对于参考电势GND为负的过电压出现在电路100的端子101上时，该过电压通过随后正向导通的二极管211和212去除。

因此，在图2的实施例中，对于正的过电压，保护的触发阈值通过电容器213两端的直流电压电平设置，也就是，通过施加到保护装置的端子N1上的DC偏置电势设置，即是，图2的示例中的集成电路100的高电源电势VDD。

图2的结构的一个优点是，保护装置210的触发阈值自动适应将要被保护的集成电路100的电源电压VDD的电平。从而，相同的保护装置210可以用于以不同的电压电平供电的系统中。

在实践中，集成电路100可包括要被保护的多个不同的输入/输出端子(IO)。那么图2的保护装置210可被复制与电路100包括的要被保护的输入/输出端子相同的次数，不同的装置210的端子N1和N2被分别连接到电路100的电源端子101与102，电路100的每个要被保护的输入/输出端子被连接到保护装置中的一个的端子N3上。作为变型，不是将电容器213复制与电路100包括要被保护的输入/输出端子相同的次数，而是同一电容器213可以由保护装置的多个输入/输出端子共享。换句话说，保护装置可以包括多对二极管211，212，它们串联设置在端子N1和N2之间，每对二极管的连接点之间旨在被连接到要被保护的电路的输入/输出端子中的一个，并且通过所述成对二极管共享连接在端子N1和N2之间的单个电容器213。

保护装置210的二极管211和212和电容器213优选是集成电路100的外部部件。这使得能够将保护装置210定位成独立于系统中要被保护的电路100的位置而最接近于瞬态信号的影响。为了能够承受高静电放电，二极管211和212和电容器213优选具有低串联电阻，并因此具有相对大的表面区域。作为示例，保护装置的等效动态串联电阻在10至100mΩ的范围内，例如，在50mΩ的数量级。对于8kV的IEC 61000-4-2瞬态波，二极管211和212例如能够在不退化的情况下承受高达16A的电流。对于IEC 61000-4-2瞬态过电压，电容器213应当能够承受等效于瞬态波的网络的电容(在150pF的数量级)的放电的电压。作为示例，电容器213具有在从0.5至5μF的范围内的电容，例如，1μF的数量级，其对应于电容器213两端的1.2V数量级的电压。对于5μF的电容，电容器213两端的电压降至约0.24V。被保护的电路的输入上的残余过电压的残余电压于是等于VDD+处于导通状态的二极管212的压降+电容器213两端的电压的数量级，也就是说，对于1μF的电容大约为1.2V。相对低的残余电压因此可以用电容值在0.5到5μF范围内的电容器获得。二极管211和212及电容器213例如设置在保护装置210的相同封装体中，该封装体不包括被保护的电路100并暴露出保护装置210的连接端子N1，N2和N3。二极管211和212和电容器213可被单片集成在同一个集成电路芯片中。作为一个变型，二极管211和212和电容器213可以是集成在同一封装体以形成SiP型保护装置(“系统级封装(System In Package)”)的分立部件。

图3示意性地示出了包括例如与图1和图2的电路100相同或类似的集成电路100以及用于保护集成电路100以防止静电放电的装置210的电子系统的另一示例。

图3的系统的保护装置210例如与图2的系统的保护装置210相同。

图3的系统与图2的系统的不同之处在于，图3的系统中，保护装置210的连接端子N1不连接到要被保护的电路100的高电源端子101，而是连接到施加DC偏置电势VBIAS的端子或节点301，该DC偏置电势VBIAS与要被保护的电路的高电源电势VDD不同。相对于参考电势GND为正的偏置电势VBIAS可以由要被保护的集成电路100或由系统的外部偏置电路(未示出)提供。

图3的结构的一个优点是，用于触发保护的阈值可以被设置为独立于要被保护的集成电路100的电源电压VDD的电平，例如，设置成低于或高于电源电压VDD的电平。

应当注意，在图3的结构中，保护装置210能够去除出现在电路100的输入/输出端子103上的正或负的过电压，但不会去除出现在电路100的高电源端101上的过电压。其它保护部件，未示出，可以被提供以解决可能出现在端子101上的静电放电。

已经描述了具体的实施方式。本领域技术人员将想到各种变型、修改和改进。特别是，所描述的实施例不限于本说明书中提到的数值的示例。还应当注意的是，关于图2和3所描述的电子系统可以包括集成到电路100的附加保护部件，在图中未详细示出，它完成由装置210提供的保护。特别是，除了保护装置210的二极管211和212之外，对于电路的每个输入/输出端子，集成电路100可以包括两个集成的保护二极管，其串联设置在电路的低电源端子102和高电源端子101之间，两个二极管的连接点被耦合到要被保护电路100的输入/输出端子。

这样的变型、修改和改进旨在是本公开的一部分，并意在落入本发明的精神和范围之内。因此，前面的描述仅是通过实施例的方式，并且不意图是限制性的。本发明仅如以下权利要求及其等同形式进行限定。

Claims (8)

1.一种防止静电放电的保护装置(210)，包括：

第一二极管(211)和第二二极管(212)，串联设置在所述装置的第一连接端子(N1)和第二连接端子(N2)之间；

第三连接端子(N3)，耦合到所述第一二极管(211)和所述第二二极管(212)的连结点；和

电容器(213)，与所述第一二极管(211)和所述第二二极管(212)并联设置在所述第一端子(N1)和所述第二端子(N2)之间。

2.根据权利要求1所述的装置(210)，其中所述第一二极管(211)被正向连接在所述第二端子(N2)和所述第三端子(N3)之间，并且所述第二二极管(212)被正向连接在所述第三端子(N3)和所述第一端子(N1)之间。

3.根据权利要求1所述的装置(210)，其中，所述电容器(213)具有连接到所述第一端子(N1)的第一电极和连接到所述第二端子(N2)的第二电极。

4.根据权利要求1所述的装置(210)，包括用于封装所述第一二极管(211)和所述第二二极管(212)以及所述电容器(213)的封装体，所述封装体暴露出所述装置的所述第一连接端子(N1)、所述第二连接端子(N2)和第三连接端子(N3)。

5.一种系统，包括集成电路(100)和用于保护所述集成电路(100)的根据权利要求1所述的装置(210)。

6.根据权利要求5所述的系统，其中所述集成电路(100)包括施加电源电势(VDD)的第一端子(101)、施加参考电势(GND)的第二端子(102)以及第三输入/输出端子(103)，所述保护装置(210)的所述第二端子(N2)和所述第三端子(N3)分别耦合到所述集成电路(100)的所述第二端子(102)和所述第三端子(103)，并且所述保护装置(210)的所述第一端子(N1)被耦合到施加DC偏置电势(VDD；VBIAS)的端子(101；301)。

7.根据权利要求6所述的系统，其中所述保护装置(210)的所述第一端子(N1)被耦合到所述集成电路(100)的所述第一端子(101)。

8.根据权利要求6所述的系统，其中所述保护装置(210)的第一端子(N1)被耦合到施加不同于所述电源电势(VDD)的DC偏置电势(VBIAS)的端子(301)。