CN107275389B - 超级结的沟槽填充方法 - Google Patents
超级结的沟槽填充方法 Download PDFInfo
- Publication number
- CN107275389B CN107275389B CN201710519221.3A CN201710519221A CN107275389B CN 107275389 B CN107275389 B CN 107275389B CN 201710519221 A CN201710519221 A CN 201710519221A CN 107275389 B CN107275389 B CN 107275389B
- Authority
- CN
- China
- Prior art keywords
- gas
- filling method
- trench filling
- conductive type
- super junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 238000001259 photo etching Methods 0.000 claims abstract 4
- 239000007789 gas Substances 0.000 claims description 98
- 238000009826 distribution Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 14
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 6
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- 238000005429 filling process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
Abstract
本发明公开了一种超级结的沟槽填充方法，包括如下步骤：步骤一、提供表面形成有第一导电类型外延层的半导体晶圆。步骤二、进行光刻刻蚀形成多个所述沟槽。步骤三、将半导体晶圆放置到外延生长设备的反应腔中。步骤四、在生长气体流量均匀分布的条件下增加边缘区域的刻蚀气体流量并以此气体条件进行外延生长形成第二导电类型外延层将各沟槽完全填充，并列形成所述超级结。本发明能提高面内均匀性，减少缺陷产生并提高器件性能。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种超级结的沟槽填充方法。
背景技术
超级结为由形成于半导体晶圆(wafer)中的交替排列的P型薄层和N型薄层组成，现有超级结的制造方法通常会采用到沟槽填充工艺方法，沟槽填充方法需要先在半导体晶圆如硅晶圆表面的外延层如N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延，并且要求填充区域具有完好的晶体结构，以便后续流程制作高性能的器件。
随着工艺的发展，在超级结项目中，三代工艺在二代工艺的基础上，深沟槽即超级结的沟槽的侧面角度由原来的88.6度优化至完全垂直的90度，沟槽的关键尺寸如沟槽的宽度的面内变化范围也明显减小，器件性能因此得到显著提升。但另一方面，沟槽形貌的优化将在很大程度上增加了EPI filling的难度。
由于受负载效应(loading effect)及外延反应腔(EPI chamber)结构的影响，wafer边缘到EE5mm即边缘内5毫米范围内的沟槽填充速率快，中间位置较慢，从而导致边缘位置沟槽填满，而中间位置仍存在较深“V”型口，面内均一性不好。沟槽形貌优化后，该问题表现得更加明显，边缘与中间位置沟槽填充速率的差异更大。若单纯增加填充时间，可将中间位置沟槽填满，但边缘由于硅生长过厚会产生缺陷，而外延缺陷会直接影响器件性能。
发明内容
本发明所要解决的技术问题是提供一种超级结的沟槽填充方法，能提高填充工艺的面内均匀性，减少缺陷产生并最后提高器件性能。
为解决上述技术问题，本发明提供的超级结的沟槽填充方法包括如下步骤：
步骤一、提供一半导体晶圆，在所述半导体晶圆表面形成有第一导电类型外延层。
步骤二、采用光刻刻蚀工艺在所述第一导电类型外延层表面形成多个所述沟槽，所述沟槽分布于所述半导体晶圆的中央区域并延伸分布到边缘区域。
步骤三、将所述半导体晶圆放置到外延生长设备的反应腔中。
步骤四、在所述反应腔进行外延生长形成第二导电类型外延层将各所述沟槽完全填充；所述外延生长的工艺气体包括生长气体和刻蚀气体，在所述外延生长过程中在保持所述半导体晶圆的中央区域和边缘区域的生长气体流量一致的条件下增加所述边缘区域的刻蚀气体流量，通过增加刻蚀气体流量来降低所述边缘区域的外延生长速率，且该外延生长速率的降低值用以抵消生长气体流量一致时所述边缘区域的外延生长速率大于所述中央区域的外延生长速率的值，使所述中央区域和所述边缘区域的外延生长速率分布均匀并实现将所述边缘区域和所述中央区域的各所述沟槽同时完全填充。
由填充于所述沟槽中的所述第二导电类型外延层组成第二导电类型柱，由各所述沟槽之间的所述第一导电类型外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结。
进一步的改进是，所述半导体晶圆为硅晶圆，所述第一导电类型外延层为硅外延层，所述第二导电类型外延层为硅外延层。
进一步的改进是，步骤二中形成所述沟槽时包括如下分步骤：在所述第一导电类型外延层表面形成硬质掩模层，采用光刻定义出超级结的沟槽的形成区域，依次对所述沟槽的形成区域的所述硬质掩模层和所述第一导电类型外延层进行刻蚀形成多个所述沟槽。
进一步的改进是，所述硬质掩模层为氮化硅层；或者，所述硬质掩模层为氧化硅和氮化硅的叠加层。
进一步的改进是，所述沟槽的侧面角度为90度+/-0.1度。
进一步的改进是，所述边缘区域包括从所述半导体晶圆的最外侧边缘向内延伸5毫米的范围内的区域。
进一步的改进是，步骤二中的光刻工艺定义的各所述沟槽的宽度相同，各所述沟槽之间的间距相同。
进一步的改进是，步骤四之后还包括依次去除所述硬质掩模层的表面的所述第二导电类型外延层以及所述硬质掩模层的步骤。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，所述工艺气体通过气体分配装置流入到所述反应腔中，所述气体分配装置包括中间流入支路和外周流入支路，所述中间流入支路用于将相应的所述工艺气体流入到所述中央区域，所述外周流入支路用于将相应的所述工艺气体流入到所述边缘区域。
进一步的改进是，所述生长气体均匀通过所述中间流入支路和所述外周流入支路从而同时均匀分配到所述中央区域和所述边缘区域；所述刻蚀气体分成两部分，第一部分刻蚀气体通过所述中间流入支路和所述外周流入支路从而同时均匀分配到所述中央区域和所述边缘区域，第二部分刻蚀气体通过所述外周流入支路分配到所述边缘区域。
进一步的改进是，所述生长气体和所述第一部分刻蚀气体在流入所述气体分配装置之前混合。
进一步的改进是，所述生长气体包括氢气和硅源气体；所述刻蚀气体为氯化氢。
进一步的改进是，所述硅源气体为二氯氢硅(DCS)。
进一步的改进是，所述气体分配装置包括自动计量阀。
本发明利用在相同的工艺气体条件下的边缘区域的外延生长速率会大于中央区域的外延生长速率的特点，调整工艺气体的分布，将工艺气体中用于刻蚀的气体即刻蚀气体额外增加流入到边缘区域中，也即在外延生长过程中在保持半导体晶圆的中央区域和边缘区域的生长气体流量一致的条件下增加边缘区域的刻蚀气体流量，由刻蚀气体流量越大生长速率越慢的特点可知，在边缘区域的刻蚀气体流量增加后能降低边缘区域的外延生长速率，且利用该外延生长速率的降低值来抵消生长气体流量一致时边缘区域的外延生长速率大于中央区域的外延生长速率的值，能使中央区域和边缘区域的外延生长速率分布均匀并实现将边缘区域和中央区域的各所述沟槽同时完全填充，从而能提高填充工艺的面内均匀性，减少缺陷产生，最后能达到理想的填充效果，从而能提高器件性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图2B是现有超级结的沟槽填充方法各步骤中的器件结构示意图；
图3是本发明实施例方法的流程图；
图4是本发明实施例方法中的气体分配装置的结构示意图；
图5A是本发明实施例方法中中央区域沟槽外延填充后的器件结构示意图；
图5B是本发明实施例方法中边缘区域沟槽外延填充后的器件结构示意图。
具体实施方式
首先介绍一下现有方法所具有的问题，本发明实施例方法正是针对这些技术问题做了特定的改进，如图1A至图2B所示，是现有超级结的沟槽填充方法各步骤中的器件结构示意图；其中，图1A和图2A对应于中间区域的器件结构示意图，图1B和图2B对应于边缘区域的器件结构示意图，现有方法包括如下步骤：
步骤一、如图1A和图1B所示，提供一半导体晶圆101，在所述半导体晶圆101表面形成有第一导电类型外延层102。
步骤二、如图1A和图1B所示，在所述第一导电类型外延层102表面形成硬质掩模层103，采用光刻定义出超级结的沟槽的形成区域，依次对所述沟槽的形成区域的所述硬质掩模层103和所述第一导电类型外延层102进行刻蚀形成多个所述沟槽，所述沟槽分布于所述半导体晶圆101的中央区域并延伸分布到边缘区域。
步骤三、如图1A和图1B所示，进行外延生长在各所述沟槽中填充第二导电类型外延层104。如图1B所示，边缘区域的沟槽已被第二导电类型外延层104完全填充，第二导电类型外延层104在填充沟槽时是从沟槽的侧面和底部表面生长，生长到一定厚度后第二导电类型外延层104会在沟槽的中间合并，如虚线圈202，在沟槽的顶部中间区域的第二导电类型外延层104也完全合并，所以第二导电类型外延层104将沟槽完全填充。图1A所示，中央区域的沟槽未被第二导电类型外延层104完全填充，所以在沟槽的顶部的中间区域会形成V型开口，如虚线圈201所示。
由于图1A所示的中央区域的沟槽未被完全填充，故还需进行外延生长，且后续外延生长和图1A和图1B对应的外延生长是连续进行的，为了方便显示外延生长过程中的器件结构才将图1A和图1B单独显示。在图1A和图1B对应的状态之后的外延生长会对V型开口进行填充并最后将中央区域的沟槽完全填充，填充完成后的器件结构请参考图2A和图2B所示，虚线圈203所示区域显示中央区域的沟槽的顶部的外延层也已经完全合并，实现了中央区域的沟槽的完全填充。但是这时，边缘区域的外延层也会继续生长，这会造成边缘区域的外延层厚度过厚，如虚线圈204所示。而且，外延生长时，第二导电类型外延层104还会延伸到沟槽外的硬质掩模层103的表面，图2A中用标记104a表示延伸到硬质掩模层103表面的第二导电类型外延层，图2B中用标记104b表示延伸到硬质掩模层103表面的第二导电类型外延层。显然第二导电类型外延层104b和104a之间具有较大的厚度差，较厚的第二导电类型外延层104b容易在和沟槽顶部和硬质掩模层103相接触的位置处形成缺陷。由上可知，现有方法容易产生填充的面内均匀性问题，且容易产生边缘区域的延伸到硬质掩模层103表面的第二导电类型外延层104b厚度较大而容易形成缺陷的问题，这些都会影响器件的性能。
如图3所示，是本发明实施例方法的流程图；如图5A所示，是本发明实施例方法中中央区域沟槽外延填充后的器件结构示意图；如图5B所示，是本发明实施例方法中边缘区域沟槽外延填充后的器件结构示意图，本发明实施例超级结的沟槽填充方法包括如下步骤：
步骤一、提供一半导体晶圆1，在所述半导体晶圆1表面形成有第一导电类型外延层2。所述半导体晶圆1为硅晶圆，所述第一导电类型外延层2为硅外延层，所述所述第二导电类型外延层4为硅外延层。
步骤二、采用光刻刻蚀工艺在所述第一导电类型外延层2表面形成多个所述沟槽，所述沟槽分布于所述半导体晶圆1的中央区域并延伸分布到边缘区域。所述边缘区域包括从所述半导体晶圆1的最外侧边缘向内延伸5毫米的范围内的区域。
本发明实施例方法中，形成所述沟槽时包括如下分步骤：在所述第一导电类型外延层2表面形成硬质掩模层3；所述硬质掩模层3为氮化硅层；或者，所述硬质掩模层3为氧化硅和氮化硅的叠加层。
采用光刻定义出超级结的沟槽的形成区域，依次对所述沟槽的形成区域的所述硬质掩模层3和所述第一导电类型外延层2进行刻蚀形成多个所述沟槽。
较佳为，所述沟槽的侧面角度为90度+/-0.1度。各所述沟槽的宽度相同，各所述沟槽之间的间距相同。
步骤三、如图4所示，是本发明实施例方法中的气体分配装置302的结构示意图；将所述半导体晶圆1放置到外延生长设备的工艺腔301中，半导体晶圆1在图4中还用wafer表示。
步骤四、在所述工艺腔301进行外延生长形成第二导电类型外延层4将各所述沟槽完全填充；所述外延生长的工艺气体包括生长气体和刻蚀气体，在所述外延生长过程中在保持所述半导体晶圆1的中央区域和边缘区域的生长气体流量一致的条件下增加所述边缘区域的刻蚀气体流量，通过增加刻蚀气体流量来降低所述边缘区域的外延生长速率，且该外延生长速率的降低值用以抵消生长气体流量一致时所述边缘区域的外延生长速率大于所述中央区域的外延生长速率的值，使所述中央区域和所述边缘区域的外延生长速率分布均匀并实现将所述边缘区域和所述中央区域的各所述沟槽同时完全填充。
如图4所示，所述工艺气体通过气体分配装置302流入到所述工艺腔301中。所述气体分配装置302包括自动计量阀。本发明实施例方法中，外延生长设备采用应用材料公司的EPI Centura设备，所述气体分配装置302的自动计量阀采用AccuseTT，虚线框303所示为所述气体分配装置302的内部气体流向分布示意图，包括中间流入支路304a和外周流入支路304b，中间流入支路304a在图4中用inner表示，外周流入支路304b在图4中用outer表示；所述中间流入支路304a用于将相应的所述工艺气体流入到所述中央区域，所述外周流入支路304b用于将相应的所述工艺气体流入到所述边缘区域。
所述生长气体均匀通过所述中间流入支路304a和所述外周流入支路304b从而同时均匀分配到所述中央区域和所述边缘区域；所述刻蚀气体分成两部分，第一部分刻蚀气体通过所述中间流入支路304a和所述外周流入支路304b从而同时均匀分配到所述中央区域和所述边缘区域，第二部分刻蚀气体通过所述外周流入支路304b分配到所述边缘区域。
所述生长气体和所述第一部分刻蚀气体在流入所述气体分配装置302之前混合。
所述生长气体包括氢气和硅源气体；所述刻蚀气体为氯化氢。所述硅源气体为二氯氢硅。由图4所示，其中Main Gas flow表示气源的主路径，其中包括了DCS、HCl和H2，MainGas flow中HCl为第一部分刻蚀气体，Main Gas flow中的各气体在流入所述气体分配装置302之前已经混合，之后通过inner和outer均匀分配到所述中央区域和所述边缘区域。
Added Gas flow表示在气源的主路径的旁边的增加路径，增加路径中的HCl对应于第二部分刻蚀气体，第二部分刻蚀气体仅所述外周流入支路304b即outer分配到所述边缘区域。
如图5A所示，是本发明实施例方法中中央区域沟槽外延填充后的器件结构示意图；如图5B所示，是本发明实施例方法中边缘区域沟槽外延填充后的器件结构示意图，由于增加了Added Gas flow路径，故能够减少边缘区域的外延生长速率，最后能实现中央区域和边缘区域的沟槽填充速率均匀并能实现同时完全填充。
之后还包括依次去除所述硬质掩模层3的表面的所述第二导电类型外延层4以及所述硬质掩模层3的步骤。所述硬质掩模层3去除后，由填充于所述沟槽中的所述第二导电类型外延层4组成第二导电类型柱，由各所述沟槽之间的所述第一导电类型外延层2组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结。
本发明实施例方法中，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种超级结的沟槽填充方法，其特征在于，包括如下步骤：
步骤一、提供一半导体晶圆，在所述半导体晶圆表面形成有第一导电类型外延层；
步骤二、采用光刻刻蚀工艺在所述第一导电类型外延层表面形成多个所述沟槽，所述沟槽分布于所述半导体晶圆的中央区域并延伸分布到边缘区域；
步骤三、将所述半导体晶圆放置到外延生长设备的反应腔中；
步骤四、在所述反应腔进行外延生长形成第二导电类型外延层将各所述沟槽完全填充；所述外延生长的工艺气体包括生长气体和刻蚀气体，在所述外延生长过程中在保持所述半导体晶圆的中央区域和边缘区域的生长气体流量一致的条件下增加所述边缘区域的刻蚀气体流量，通过增加刻蚀气体流量来降低所述边缘区域的外延生长速率，且该外延生长速率的降低值用以抵消生长气体流量一致时所述边缘区域的外延生长速率大于所述中央区域的外延生长速率的值，使所述中央区域和所述边缘区域的外延生长速率分布均匀并实现将所述边缘区域和所述中央区域的各所述沟槽同时完全填充；
由填充于所述沟槽中的所述第二导电类型外延层组成第二导电类型柱，由各所述沟槽之间的所述第一导电类型外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结。
2.如权利要求1所述的超级结的沟槽填充方法，其特征在于：所述半导体晶圆为硅晶圆，所述第一导电类型外延层为硅外延层，所述第二导电类型外延层为硅外延层。
3.如权利要求1或2所述的超级结的沟槽填充方法，其特征在于：步骤二中形成所述沟槽时包括如下分步骤：在所述第一导电类型外延层表面形成硬质掩模层，采用光刻定义出超级结的沟槽的形成区域，依次对所述沟槽的形成区域的所述硬质掩模层和所述第一导电类型外延层进行刻蚀形成多个所述沟槽。
4.如权利要求3所述的超级结的沟槽填充方法，其特征在于：所述硬质掩模层为氮化硅层；或者，所述硬质掩模层为氧化硅和氮化硅的叠加层。
5.如权利要求1或2所述的超级结的沟槽填充方法，其特征在于：所述沟槽的侧面角度为90度+/-0.1度。
6.如权利要求1或2所述的超级结的沟槽填充方法，其特征在于：所述边缘区域包括从所述半导体晶圆的最外侧边缘向内延伸5毫米的范围内的区域。
7.如权利要求1或2所述的超级结的沟槽填充方法，其特征在于：步骤二中的光刻工艺定义的各所述沟槽的宽度相同，各所述沟槽之间的间距相同。
8.如权利要求3所述的超级结的沟槽填充方法，其特征在于：步骤四之后还包括依次去除所述硬质掩模层的表面的所述第二导电类型外延层以及所述硬质掩模层的步骤。
9.如权利要求1或2所述的超级结的沟槽填充方法，其特征在于：第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
10.如权利要求1或2所述的超级结的沟槽填充方法，其特征在于：所述工艺气体通过气体分配装置流入到所述反应腔中，所述气体分配装置包括中间流入支路和外周流入支路，所述中间流入支路用于将相应的所述工艺气体流入到所述中央区域，所述外周流入支路用于将相应的所述工艺气体流入到所述边缘区域。
11.如权利要求10所述的超级结的沟槽填充方法，其特征在于：所述生长气体均匀通过所述中间流入支路和所述外周流入支路从而同时均匀分配到所述中央区域和所述边缘区域；所述刻蚀气体分成两部分，第一部分刻蚀气体通过所述中间流入支路和所述外周流入支路从而同时均匀分配到所述中央区域和所述边缘区域，第二部分刻蚀气体通过所述外周流入支路分配到所述边缘区域。
12.如权利要求11所述的超级结的沟槽填充方法，其特征在于：所述生长气体和所述第一部分刻蚀气体在流入所述气体分配装置之前混合。
13.如权利要求11所述的超级结的沟槽填充方法，其特征在于：所述生长气体包括氢气和硅源气体；所述刻蚀气体为氯化氢。
14.如权利要求13所述的超级结的沟槽填充方法，其特征在于：所述硅源气体为二氯氢硅。
15.如权利要求13所述的超级结的沟槽填充方法，其特征在于：所述气体分配装置包括自动计量阀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710519221.3A CN107275389B (zh) | 2017-06-30 | 2017-06-30 | 超级结的沟槽填充方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710519221.3A CN107275389B (zh) | 2017-06-30 | 2017-06-30 | 超级结的沟槽填充方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107275389A CN107275389A (zh) | 2017-10-20 |
| CN107275389B true CN107275389B (zh) | 2020-02-07 |
Family
ID=60071460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710519221.3A Active CN107275389B (zh) | 2017-06-30 | 2017-06-30 | 超级结的沟槽填充方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107275389B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108039332B (zh) * | 2017-12-29 | 2024-02-27 | 楚赟精工科技(上海)有限公司 | 双功能反应设备 |
| CN108336000A (zh) * | 2018-01-22 | 2018-07-27 | 德淮半导体有限公司 | 外延设备 |
| CN108269734A (zh) * | 2018-02-07 | 2018-07-10 | 上海华虹宏力半导体制造有限公司 | 深沟槽外延填充方法 |
| CN113130324B (zh) * | 2021-03-29 | 2024-03-08 | 上海华力集成电路制造有限公司 | 嵌入式SiP外延层的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208336B (zh) * | 2010-03-31 | 2013-03-13 | 上海华虹Nec电子有限公司 | 形成交替排列的p型和n型半导体薄层的工艺方法 |
| JP5719167B2 (ja) * | 2010-12-28 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2013175655A (ja) * | 2012-02-27 | 2013-09-05 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
| CN104409334B (zh) * | 2014-11-06 | 2017-06-16 | 中航（重庆）微电子有限公司 | 一种超结器件的制备方法 |
| CN105161422A (zh) * | 2015-07-30 | 2015-12-16 | 上海华虹宏力半导体制造有限公司 | 超级结深沟槽的制造方法 |
-
2017
- 2017-06-30 CN CN201710519221.3A patent/CN107275389B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107275389A (zh) | 2017-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275389B (zh) | 超级结的沟槽填充方法 | |
| US10141431B1 (en) | Epitaxy source/drain regions of FinFETs and method forming same | |
| US10658175B2 (en) | Semiconductor device and manufacturing method therefor | |
| CN102254796B (zh) | 形成交替排列的p型和n型半导体薄层的方法 | |
| CN107359118B (zh) | 一种超结功率器件耐压层的制作方法 | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN102820227B (zh) | 一种深沟槽超级pn结的形成方法 | |
| JP5621442B2 (ja) | 半導体装置の製造方法 | |
| CN112053945B (zh) | 沟槽栅的制造方法 | |
| CN106847896B (zh) | 沟槽型超级结及其制造方法 | |
| CN105702709B (zh) | 沟槽型超级结的制造方法 | |
| JP2019140258A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法 | |
| JP5397253B2 (ja) | 半導体基板の製造方法 | |
| CN101866833A (zh) | 用于填充沟槽的硅外延方法 | |
| CN113130324B (zh) | 嵌入式SiP外延层的制造方法 | |
| CN113130323B (zh) | 嵌入式SiP外延层的制造方法 | |
| CN110767744B (zh) | 超级结及其制造方法 | |
| CN105529355A (zh) | 沟槽型超级结外延填充方法 | |
| CN109698131B (zh) | 超级结器件的晶圆背面工艺方法 | |
| CN107275205B (zh) | 超级结的沟槽填充方法 | |
| CN108022924B (zh) | 沟槽型超级结及其制造方法 | |
| CN107527818B (zh) | 超级结的制造方法 | |
| CN105679660B (zh) | 沟槽型超级结的制造方法 | |
| CN108400093A (zh) | 超级结器件工艺方法 | |
| CN102810501B (zh) | 阱区的形成方法和半导体基底 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |