[go: up one dir, main page]

CN107275312A - 无源元件封装件和包括该无源元件封装件的半导体模块 - Google Patents

无源元件封装件和包括该无源元件封装件的半导体模块 Download PDF

Info

Publication number
CN107275312A
CN107275312A CN201710082929.7A CN201710082929A CN107275312A CN 107275312 A CN107275312 A CN 107275312A CN 201710082929 A CN201710082929 A CN 201710082929A CN 107275312 A CN107275312 A CN 107275312A
Authority
CN
China
Prior art keywords
substrate
passive element
passive
packaging part
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710082929.7A
Other languages
English (en)
Inventor
金莹宰
李柏雨
姜泰宇
张在权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107275312A publication Critical patent/CN107275312A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

提供了一种无源元件封装件和包括该无源元件封装件的半导体模块。所述无源元件封装件包括：第一基板；第一无源元件，设置在第一基板上；第二基板，设置在第一无源元件上；第二无源元件，设置在第二基板上；密封件，密封第一无源元件和第二无源元件。无源元件封装件可以减小包括无源元件封装件的半导体模块的尺寸。

Description

无源元件封装件和包括该无源元件封装件的半导体模块
本申请要求于2016年4月6日在韩国知识产权局提交的第10-2016-0042411号韩国专利申请的优先权和权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
本发明构思的实施例涉及一种封装件和一种半导体模块，更具体地，涉及一种基于无源元件的无源元件封装件和一种包括该无源元件封装件的半导体模块。
背景技术
减小半导体器件组件的尺寸并改善其电学特性的需求已经增加。通常，减小半导体器件组件的尺寸来减小半导体模块的尺寸。半导体模块可以是电子组件或其中至少一个有源元件和至少一个无源元件布置在单板基板上的电子组件的超集结构。半导体模块通常被称为模块组件。有源元件是以半导体芯片或半导体封装件的形式。半导体芯片或半导体封装件可以仅包括有源元件，但是也可以包括有源元件和无源元件两者。无源元件可以例如是电阻器、电感器、电容器等。通常，半导体模块具有多于有源元件的无源元件，无源元件占据板基板的大部分。
发明内容
本发明构思的实施例可以提供一种可以减小半导体模块的尺寸的无源元件封装件和一种包括该无源元件封装件的半导体模块。
根据本发明构思的实施例，提供了一种无源元件封装件，所述无源元件封装件包括：第一基板；多个第一无源元件，设置在第一基板上；第二基板，设置在所述多个第一无源元件上；多个第二无源元件，设置在第二基板上；密封件，密封所述多个第一无源元件和所述多个第二无源元件。
根据本发明构思的另一实施例，提供了一种半导体模块，所述半导体模块包括：模块基板；至少一个有源元件封装件，设置在模块基板上；无源元件封装件，设置在模块基板上，所述无源元件封装件具有堆叠有多个无源元件的堆叠结构。
根据本发明构思的另一实施例，提供了一种无源元件封装件，所述无源元件封装件包括：多个无源元件，分成多个组，每组包括所述多个无源元件中的两个或更多个；多个堆叠的基板，其中，所述多个堆叠的基板中的每个基板设置在两组无源元件之间以形成在一组无源元件与所述多个基板中的一个基板之间交替的堆叠结构。每个基板通过引线或基板之间的基板连接端子电连接到相邻的基板。
附图说明
图1是根据实施例的无源元件封装件的剖视图。
图2至图6是根据实施例的无源元件封装件的剖视图。
图7是根据实施例的包括具有堆叠结构的无源元件的半导体模块的剖视图。
图8至图14是根据实施例的包括具有堆叠结构的无源元件的半导体模块的剖视图。
图15A至图15H是制造图1的无源元件封装件的方法的剖视图。
图16A至图16D是制造图11的半导体模块(包括用于模块的密封件)的方法的剖视图。
具体实施方式
图1是根据实施例的无源元件封装件100的剖视图。
参照图1，根据实施例，无源元件封装件100包括基板110-1和110-2、无源元件120-1和120-2、引线130、密封件140和外部连接端子150。
根据实施例，基板110-1和110-2包括位于无源元件封装件100的底部上的第一基板110-1和在第一基板110-1上方的第二基板110-2。根据本实施例的无源元件封装件100具有两层的堆叠结构，其中，无源元件120-1和120-2以两层堆叠。因此，无源元件封装件100包括两个基板，即，第一基板110-1和第二基板110-2。如图1中所示，第一基板110-1具有比第二基板110-2大的面积以在第一基板110-1与第二基板110-2之间提供足够的引线键合空间、在无源元件封装件100的下方提供用于布置外部连接端子150的足够的空间等。
根据实施例，第一基板110-1和第二基板110-2是无源元件120-1和120-2安装在其上并且包括形成在其上的布线的支撑基板。例如，第一基板110-1和第二基板110-2包括布线形成在其上的主体层以及覆盖主体层并保护布线的上保护层和下保护层。第一基板110-1和第二基板110-2的布线经由焊料125电连接到安装在第一基板110-1和第二基板110-2上的无源元件120-1和120-2。另外，外部连接端子150布置在第一基板110-1的下表面上，所述下表面与无源元件120-1安装在其上的表面相对，无源元件120-1和120-2通过第一基板110-1的布线电连接到外部连接端子150。
根据实施例，第一基板110-1和第二基板110-2可以由有机基板、插入基板(interposer substrate)、陶瓷基板、玻璃基板、印刷电路板(PCB)等形成。在一些情况下，第一基板110-1和第二基板110-2包括诸如硅晶片的有源晶片(active wafer)。
根据实施例，有机基板经常用作芯片级封装(CSP)、球栅阵列(BGA)的基板或用作将半导体芯片连接到PCB的中间基板。有机基板可以包括例如诸如环氧树脂或双马来酰亚胺三嗪(BT)树脂的有机材料。有机基板便宜并且具有良好的热学特性，因此已经被广泛应用在半导体封装领域中。根据实施例，第一基板110-1和第二基板110-2是有机基板。
通常，插入基板是将半导体芯片连接到有机基板或PCB的中间基板并且可以被归类为有源插入件或无源插入件。有源插入件包括位于其中的布线和诸如中央处理单元(CPU)/逻辑器的有源元件，无源插入件包括形成在其中的布线而没有有源元件。在一些情况下，无源插入件包括集成无源器件。在一些实施例中，硅通孔(TSV)和再分布层(RDL)等形成在插入基板上。
根据实施例，PCB包括主体层、布线和保护层。通常，主体层是通过将酚树脂、环氧玻璃(或FR-4)树脂等压到一定的厚度获得的薄膜。布线通过使涂覆主体层的上表面和下表面或一个表面的铜箔图案化来形成。保护层覆盖布线，但是不覆盖布线的将连接到无源元件120-1和120-2、引线130和外部连接端子150的焊盘部分。在一些实施例中，保护层包括阻焊剂(SR)。主体层的上表面和下表面的布线通过穿透主体层的通路接触件彼此电连接，通路接触件可以视为布线的一部分。
作为参照，PCB可以被归类为包括形成在其一侧上的布线的单层PCB或包括形成在其两侧上的布线的双层PCB。另外，铜箔中的至少三层可以利用用半固化片(即，绝缘材料)形成，从而形成具有多层布线的PCB，其中，布线中的至少三层可以由所述半固化片形成。
根据实施例，基板键合层115形成在第二基板110-2的下表面上。第二基板110-2可以通过基板键合层115牢固地固定到在第一基板110-1上方的无源元件120-1。
根据实施例，无源元件120-1和120-2包括布置在第一基板110-1上的第一无源元件120-1和布置在第二基板110-2上的第二无源元件120-2。第一无源元件120-1和第二无源元件120-2包括不执行诸如电能的放大或转换的有源功能的所有电子器件。第一无源元件120-1和第二无源元件120-2中的每个包括主体122和电极端子124。主体122可以是例如电阻器、电感器、电容器等。可以根据主体122是哪种器件来确定第一无源元件120-1和第二无源元件120-2的类型。例如，当主体122是电阻器时，第一无源元件120-1和第二无源元件120-2是电阻元件。当主体122是电容器时，第一无源元件120-1和第二无源元件120-2是电容元件。通常，第一无源元件120-1和第二无源元件120-2是双端子元件，因此电极端子124布置在主体122的两侧上。
根据实施例，焊料125形成在电极端子124的侧表面上并且在电极端子124的上表面和下表面之间延伸。焊料125将电极端子124连接到暴露在第一基板110-1和第二基板110-2上的焊盘，使得第一无源元件120-1和第二无源元件120-2可以固定到第一基板110-1和第二基板110-2并且电连接到第一基板110-1和第二基板110-2的布线。焊盘可以是第一基板110-1和第二基板110-2的布线的一部分或者可以分离地形成在第一基板110-1和第二基板110-2的布线上。保护层可以覆盖或者可以不覆盖第一基板110-1和第二基板110-2的布线。如果保护层覆盖布线，则保护层可以暴露焊盘。
根据实施例，在无源元件封装件100中，虽然第一无源元件120-1和第二无源元件120-2可以通过形成在电极端子124的侧表面上的焊料125分别安装在第一基板110-1和第二基板110-2上，但第一无源元件120-1和第二无源元件120-2的安装结构不限于此。例如，第一无源元件120-1和第二无源元件120-2可以通过电极端子124与焊盘之间的凸起或精细焊料直接安装在第一基板110-1和第二基板110-2上。换言之，在电极端子124的侧表面上没有形成焊料125，凸起或精细焊料布置在电极端子124的下表面与第一基板110-1的焊盘之间以及在电极端子124的下表面与第二基板110-2的焊盘之间。此外，第一无源元件120-1和第二无源元件120-2的实施例不限于那些安装结构，基于第一无源元件120-1和第二无源元件120-2的类型，第一无源元件120-1和第二无源元件120-2可以以各种方式分别安装在第一基板110-1和第二基板110-2上。
根据实施例，引线130将第一基板110-1和第二基板110-2彼此电连接。详细地，引线130将第一基板110-1的基板焊盘112-1和第二基板110-2的基板焊盘112-2连接。在第二基板110-2上的第二无源元件120-2通过引线130电连接到第一基板110-1并且通过第一基板110-1的布线电连接到外部连接端子150。
根据实施例，密封件140密封第一基板110-1和第二基板110-2以及第一无源元件120-1和第二无源元件120-2。密封件140可以包括例如强力改性结合剂(EMC)。然而，密封件140的材料不限于此。密封件140可以包括诸如环氧树脂类材料、热固性材料、热塑性材料或UV处理材料的各种材料。热固性材料可以包括酚类硬化剂、酸酐类硬化剂、氨类硬化剂和丙烯酸聚合物添加剂。另外，密封件140可以包括环氧树脂并且可以包含填料。例如，密封件140可以包括包含大约80％的二氧化硅填料的环氧树脂类材料。在一些实施例中，没有形成密封件140。
根据实施例，外部连接端子150将无源元件封装件100安装在半导体模块(诸如图7的半导体模块1000)的模块基板(诸如图7的模块基板200)上。例如，无源元件封装件100可以通过外部连接端子150安装在半导体模块的模块基板上。外部连接端子150形成在第一基板110-1的下焊盘上。下焊盘电连接到第一基板110-1的布线。下焊盘可以包括铝(Al)、铜(Cu)等，并且可以通过脉冲电镀或直流(DC)电镀形成。
根据实施例，外部连接端子150可以包括诸如Cu、Al、银(Ag)、锡(Sn)、金(Au)、焊料等的导电材料。然而，外部连接端子150的材料不限于此。外部连接端子150可以具有单层或多层结构。例如，当外部连接端子150具有多层结构时，外部连接端子150包括Cu填料和焊料。当外部连接端子150具有单层结构时，外部连接端子150包括Sn-Ag焊料或Cu。在无源元件封装件100中，外部连接端子150是焊料球。
根据实施例，在诸如图7的半导体模块1000的半导体模块中，第一无源元件120-1和第二无源元件120-2可以稳定地并精确地将输入的信号和/或电力提供到有源元件。另外，第一无源元件120-1和第二无源元件120-2可以阻挡或除去外部噪音以稳定地提供信号和/或电力。因为驱动电压、信号频率等根据包括在半导体模块中的有源元件的类型、I/O引脚的类型或从外部电源延伸到有源元件的分支台阶而不同，所以第一无源元件120-1和第二无源元件120-2的数量可以远比有源元件的数量多。因此，无源元件占据半导体模块的大面积，并且会限制半导体模块的尺寸减小。
根据实施例，无源元件封装件100具有第一无源元件120-1和第二无源元件120-2堆叠在位于第一基板110-1和第二基板110-2上的各自层中的结构，该结构减小无源元件的面积。例如，与无源元件布置在单层上的情况相比，无源元件的占据无源元件封装件100的面积可以减小一半。因此，当半导体模块包括无源元件封装件100时，半导体模块的尺寸可以减小。
图2至图6是根据实施例的无源元件封装件的剖视图。将简化或省略参照图1提供的描述。
参照图2，根据实施例，无源元件封装件100a与图1的无源元件封装件100不同，不同之处在于无源元件封装件100a包括位于第一基板110-1上方的有源元件160。详细地，根据实施例，有源元件160通过精细连接端子165以芯片倒装方式安装在第一基板110-1的中心部分上，第一无源元件120-1通过焊料125安装在第一基板110-1的围绕有源元件160的外围部分上。精细连接端子165可以是例如凸起或焊料球。有源元件160可以包括诸如存储器芯片或非存储器芯片的有源芯片。存储器芯片可以是诸如动态随机存取存储器(DRAM)、静态RAM(SRAM)、闪速存储器、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)等的各种类型的存储器器件中的一种。非存储器芯片可以是例如诸如CPU、微处理器或逻辑器的器件。
根据实施例，第二基板110-2堆叠在第一无源元件120-1上，第二无源元件120-2安装在第二基板110-2上。另外，第二基板110-2可以通过引线130电连接到第一基板110-1上。有源元件160与第二基板110-2的下表面分隔开。然而，在一些实施例中，有源元件160与第二基板110-2的下表面接触。例如，有源元件160的上表面可以通过基板键合层115附着并固定到第二基板110-2的下表面。
根据实施例，在无源元件封装件100a中，虽然一个有源元件160安装在第一基板110-1上方，但是至少两个有源元件160可以安装在第一基板110-1上。在一些实施例中，所述至少两个有源元件160具有堆叠结构并安装在第一基板110-1上方。在其他实施例中，所述至少两个有源元件160彼此并排分隔开并安装在第一基板110-1上方。如果第一基板110-1具有小面积，则没有第一无源元件120-1安装在第一基板110-1上方。
参照图3，根据实施例，无源元件封装件100b与图2的无源元件封装件100a相似，相似之处在于无源元件封装件100b包括位于第一基板110-1上方的有源元件160。然而，无源元件封装件100b与图2的无源元件封装件100a不同之处在于无源元件封装件100b的有源元件160利用引线164以引线键合的方式安装在第一基板110-1上方。例如，因为图2的无源元件封装件100a的有源元件160以芯片倒装方式安装在第一基板110-1上方，所以具有面对第一基板110-1的有源表面的有源元件160堆叠在第一基板110-1上方。相反，因为图3的无源元件封装件100b的有源元件160以引线键合的方式安装在第一基板110-1上方，所以具有面对第二基板110-2的有源表面的有源元件160堆叠在第一基板110-1上方。另外，有源元件160可以通过芯片键合层162附着并固定到第一基板110-1。
与图2的无源元件封装件100a相似，第二基板110-2堆叠在第一无源元件120-1上，第二无源元件120-2安装在第二基板110-2。另外，第二基板110-2通过引线130电连接到第一基板110-1。因为无源元件封装件100b的有源元件160以引线键合的方式安装在第一基板110-1上方，所以有源元件160与第二基板110-2可以在其间彼此分隔开一定的间隙以稳定地保持引线164的连接。
参照图4，根据实施例，无源元件封装件100c与图1的无源元件封装件100不同，不同之处在于第一基板110-1和第二基板110-2通过基板连接端子135彼此电连接。详细地，在图1的无源元件封装件100中，第一基板110-1和第二基板110-2通过引线130彼此电连接，因此，在第二基板110-2上的第二无源元件120-2通过引线130和第一基板110-1的布线电连接到外部连接端子150。相反，在无源元件封装件100c中，第一基板110-1和第二基板110-2通过在第一基板110-1与第二基板110-2之间的基板连接端子135彼此电连接。因此，在第二基板110-2上的第二无源元件120-2通过基板连接端子135和第一基板110-1的布线电连接到外部连接端子150。基板连接端子135布置在第一基板110-1的外围部分，第一无源元件120-1布置在第一基板110-1的中心部分。
如图4中所示，因为第一无源元件120-1布置在第一基板110-1与第二基板110-2之间，所以基板连接端子135具有与第一无源元件120-1的高度对应的高度。因此，基板连接端子135相对大。例如，基板连接端子135可以是焊料球。另外，基板连接端子135可以具有至少两个焊料球堆叠的堆叠结构。基板连接端子135通过与布置在第一基板110-1的上表面上的焊盘接触而电连接到第一基板110-1的布线并且通过与布置在第二基板110-2的下表面上的焊盘接触而电连接到第二基板110-2的布线。
如在根据本实施例的无源元件封装件100c中，如果第二基板110-2通过基板连接端子135堆叠在第一基板110-1上方，则不需要基板键合层115形成在第二基板110-2的下表面上。换言之，因为基板连接端子135在某种程度上将第一基板110-1和第二基板110-2彼此固定，所以可以不形成基板键合层115。然而，如图4中所示，基板键合层115形成在第二基板110-2的下表面上，因此第一无源元件120-1可以通过基板键合层115附着并固定到第二基板110-2。
参照图5，根据实施例，无源元件封装件100d与图2的无源元件封装件100a不同，不同之处在于无源元件封装件100d包括位于第二基板110-2上方的有源元件160。例如，在图2的无源元件封装件100a中，有源元件160以芯片倒装方式安装在第一基板110-1上方。然而，在图5的无源元件封装件100d中，有源元件160以芯片倒装方式安装在第二基板110-2上方。因为有源元件160需要大量信号线和电力线，所以无源元件封装件100d的引线130的数量比图1至图3的无源元件封装件100、100a和100b的引线130的数量大。
在根据本实施例的无源元件封装件100d中，虽然有源元件160以芯片倒装方式安装在第二基板110-2上方，但实施例不限于此。在其他实施例中，有源元件160以引线键合的方式安装在第二基板110-2上方。
参照图6，根据本实施例的无源元件封装件100e与图1至图5的无源元件封装件100以及100a至100d不同，不同之处在于具有无源元件120-1、120-2和120-3的三个堆叠层。详细地，在根据本实施例的无源元件封装件100e中包括第一基板110-1、第二基板110-2和第三基板110-3。第二基板110-2通过基板键合层115堆叠在第一无源元件120-1上，第三基板110-3通过基板键合层115堆叠在第二无源元件120-2上。另外，第一基板110-1和第二基板110-2通过第一引线130-1彼此电连接，第一基板110-1和第三基板110-3通过第二引线130-2彼此电连接。第一基板110-1、第二基板110-2和第三基板110-3的材料、结构等与图1的无源元件封装件100的对应的材料、结构等相同。
根据实施例，无源元件120-1至120-3包括安装在第一基板110-1上的第一无源元件120-1、安装在第二基板110-2上的第二无源元件120-2和安装在第三基板110-3上的第三无源元件120-3。因为第一基板110-1和第二基板110-2通过第一引线130-1彼此连接，所以第二无源元件120-2通过第一引线130-1和第一基板110-1的布线电连接到外部连接端子150。另外，因为第一基板110-1和第三基板110-3通过第二引线130-2彼此连接，所以第三无源元件120-3通过第二引线130-2和第一基板110-1的布线电连接到外部连接端子150。第一无源元件120-1、第二无源元件120-2和第三无源元件120-3的功能、结构、安装方法等与图1的无源元件封装件100中的对应的功能、结构、安装方法等相同。
在根据本实施例的无源元件封装件100e中，虽然第一无源元件120-1、第二无源元件120-2和第三无源元件120-3分别安装在第一基板110-1、第二基板110-2和第三基板110-3上，但无源元件封装件100e的结构不限于此。例如，有源元件可以安装在第一基板110-1、第二基板110-2和第三基板110-3中的至少一个上。有源元件可以以芯片倒装方式或引线键合的方式安装在第一基板110-1、第二基板110-2和第三基板110-3中的至少一个上。另外，在无源元件封装件100e中，基板连接端子可以布置在第一基板110-1与第二基板110-2之间的空间和第二基板110-2与第三基板110-3之间的空间中的至少一个空间上，第一基板110-1和第二基板110-2或第二基板110-2和第三基板110-3可以通过基板连接端子彼此电连接。
已经描述了根据无源元件具有两层或三层的堆叠层的实施例的无源元件封装件，但本发明构思的实施例不限于此。例如，无源元件封装件的结构可以包括具有四层或更多层的堆叠层的无源元件。另外，无源元件封装件可以包括堆叠在至少一个基板上的有源元件。换言之，本发明构思的实施例包括无源元件封装件的其中无源元件包括至少两层堆叠层的所有结构。
图7是根据实施例的包括具有堆叠结构的无源元件的半导体模块1000的剖视图。将简化或省略参照图1至图6提供的描述。
参照图7，根据实施例的半导体模块1000包括模块基板200、无源元件封装件100、有源元件封装件300和有源元件芯片400。
根据实施例，模块基板200是形成半导体模块1000的框架的支撑基板并且通常以PCB为基础。因此，布线形成在具有多层结构的模块基板200中。布线将安装在模块基板200上的无源元件封装件100、有源元件封装件300和有源元件芯片400彼此电连接。此外，布线连接到外部电源并且将来自外部电源的电压提供给有源元件封装件300、有源元件芯片400等。在一些情况下，模块基板200可以被称作系统基板、主板等。
根据实施例，无源元件封装件100是例如图1的无源元件封装件100。因此，无源元件封装件100具有第一无源元件120-1和第二无源元件120-2堆叠在位于第一基板110-1与第二基板110-2上的各自的层中的堆叠结构。已经参照图1描述了无源元件封装件100，因此省略其详细描述。
根据实施例，有源元件封装件300包括基板310、有源元件320-1和320-2、密封件340以及外部连接端子350。与无源元件封装件的基板相似，基板310可以由有机基板、插入基板、陶瓷基板、玻璃基板、PCB等形成。根据实施例，基板310是例如有机基板或PCB。
根据实施例，有源元件320-1和320-2包括第一有源元件320-1和第二有源元件320-2。第一有源元件320-1和第二有源元件320-2在基板310上彼此间隔开并且以引线键合的方式通过引线330安装在基板310上。在一些实施例中，第一有源元件320-1和第二有源元件320-2以芯片倒装方式安装在基板310上。在一些实施例中，第一有源元件320-1和第二有源元件320-2是例如存储器器件。在其他实施例中，第一有源元件320-1和第二有源元件320-2中的一个是存储器器件，其另一个是非存储器器件。第一有源元件320-1和第二有源元件320-2可以是基于有源晶片的芯片。
根据实施例，密封件340密封基板310以及第一有源元件320-1和第二有源元件320-2。密封件340可以包括例如EMC，但密封件340的材料不限于此。密封件340可以包括例如环氧类材料、热固性材料、热塑性材料、UV处理材料等。
根据实施例，外部连接端子350布置在基板310下方并且将有源元件封装件300安装到模块基板200上。外部连接端子350可以包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)或焊料的导电材料。在根据本实施例的有源元件封装件300中，外部连接端子350是焊料球。
在根据本实施例的半导体模块1000中，有源元件封装件300包括两个有源元件，即，第一有源元件320-1和第二有源元件320-2。然而，有源元件封装件300的实施例不限于该结构。例如，在其他实施例中，有源元件封装件300可以包括单个有源元件或至少三个有源元件。另外，在根据本实施例的半导体模块1000中，虽然一个有源元件封装件300安装在模块基板200上，但是至少两个有源元件封装件300可以安装在模块基板200上。此外，所述至少两个有源元件封装件300可以具有相同的结构或不同的结构。
根据实施例，有源元件芯片400包括有源元件410和外部连接端子420。有源元件芯片400是作为芯片直接安装在模块基板200上的有源元件。即，有源元件410以芯片倒装方式通过外部连接端子420安装在模块基板200上。外部连接端子420可以是例如凸起或焊料球。在其他实施例中，有源元件芯片400以引线键合的方式而不是芯片倒装方式安装在模块基板200上。在一些实施例中，有源元件芯片400是CSP(芯片级封装)。根据半导体模块1000的类型，没有有源元件芯片400安装在模块基板200上，或者至少两个有源元件芯片400安装在模块基板200上。
根据实施例，除了安装在无源元件封装件100中的第一无源元件120-1和第二无源元件120-2之外，基板无源元件120-MS可以直接安装在模块基板200上。如果，考虑布线结构以及它与有源元件封装件300或有源元件芯片400的关系，那么将无源元件直接置于有源元件封装件300或有源元件芯片400周围更好，无源元件可以直接安装在模块基板200上而不是在无源元件封装件100中。直接置于模块基板200上的无源元件可以被称作基板无源元件120-MS。基板无源元件120-MS还包括主体122和电极端子124，根据主体122是哪种类型的器件，可以确定基板无源元件120-MS的类型。例如，如果主体122是电阻器，则基板无源元件120-MS是电阻元件，如果主体122是电容器，则基板无源元件120-MS是电容元件。
另外，在一些实施例中，至少一个插槽或插座位于模块基板200上，插槽型PCB可以被插入到并安装在至少一个插槽上。半导体芯片安装在插槽型PCB上，接线片形成在PCB的一个边缘部上。因为其上形成有接线片的边缘部被插入到所述至少一个插槽中，所以插槽型PCB可以安装在模块基板200上。
本实施例的半导体模块1000包括无源元件堆叠在其上的无源元件封装件100，因此可以减小半导体模块1000的尺寸。详细地，在半导体模块1000中，安装有无源元件封装件100的区域被称作无源元件区域PA，安装有有源元件封装件300、有源元件芯片400等的区域被称作有源元件区域AA。有源元件区域AA具有与一般的半导体模块基本相同的结构，因此有源元件区域AA的面积不被视为变化的。然而，对于无源元件区域PA的情况，无源元件封装件100安装在模块基板200上，因此，与无源元件直接安装在模块基板200上的结构相比，无源元件区域PA的面积可以减小至少一半。换言之，半导体模块1000中，与一般的模块基板的结构相比，模块基板200的面积可以减小与堆叠在第一基板上方的基板的水平面积对应的面积。因此，半导体模块1000的尺寸可以减小堆叠在第一基板上方的基板的总面积。
根据实施例，半导体模块1000形成集合级别的产品(set-level product)的一部分或集合级别的产品本身。如果半导体模块1000形成集合级别的产品本身，那么，如上所述，模块基板200可以被称作系统基板、主板等。小型化对其来说重要的集合级别的产品的示例是移动产品、可穿戴产品、物联网(IoT)产品。为了减小集合级别的产品的尺寸，应该减小半导体模块1000的尺寸，能够通过模块基板200的尺寸减小来使尺寸减小生效。如上所述，半导体模块1000包括无源元件堆叠在其中的无源元件封装件100，因此可以减小半导体模块1000的尺寸。可以因此减小集合级别的产品的尺寸。
图8至图14是根据实施例的包括具有堆叠结构的无源元件的半导体模块的剖视图。将简化或省略已经参照图1至图7提供的描述。
参照图8，本实施例的半导体模块1000a与图7的半导体模块1000不同，不同之处在于半导体模块1000a包括图2的无源元件封装件100a。详细地，在本实施例的半导体模块1000a中，无源元件封装件100a包括在第一基板110-1上方的有源元件160。有源元件160可以以芯片倒装方式安装在第一基板110-1上方。有源元件160可以例如是存储器器件或非存储器器件。
根据实施例，在半导体模块1000a中，有源元件160以芯片倒装方式安装在第一基板110-1上方，但本发明构思的实施例不限于此。在一些实施例中，有源元件160以引线键合的方式安装在第一基板110-1上方。在其他实施例中，有源元件160以芯片倒装方式或引线键合的方式安装在第二基板110-2上，而不是第一基板110-1上。此外，在再其他的实施例中，至少两个有源元件160可以安装在第一基板110-1或第二基板110-2上方。
参照图9，本实施例的半导体模块1000b与图7的半导体模块1000不同，不同之处在于半导体模块1000b包括图4的无源元件封装件100c。详细地，在半导体模块1000b的无源元件封装件100c中，第一基板110-1或第二基板110-2通过基板连接端子135彼此电连接。基板连接端子135可以是例如焊料球并且具有与第一无源元件120-1基本相同的高度。
参照图10，本实施例的半导体模块1000c与图7的半导体模块1000不同，不同之处在于半导体模块1000c包括图6的无源元件封装件100e。详细地，在半导体模块1000c中，无源元件封装件100e具有第一无源元件120-1、第二无源元件120-2和第三无源元件120-3的三层堆叠结构。即，第一无源元件120-1安装在第一基板110-1上，第二基板110-2堆叠在第一无源元件120-1上，第二无源元件120-2安装在第二基板110-2上，第三基板110-3堆叠在第二无源元件120-2上，第三无源元件120-3安装在第三基板110-3上。第一基板110-1通过第一引线130-1电连接到第二基板110-2，并通过第二引线130-2电连接到第三基板110-3。
在本实施例的半导体模块1000c中，无源元件封装件100e具有仅第一无源元件120-1、第二无源元件120-2和第三无源元件120-3堆叠在其中的堆叠结构，但无源元件封装件100e的实施例不限于该结构。在一些实施例中，有源元件安装在第一基板110-1、第二基板110-2和第三基板110-3中的至少一个上。另外，在其他实施例的半导体模块1000c中，基板连接端子布置在第一基板110-1与第二基板110-2之间的空间和第二基板110-2与第三基板110-3之间的空间中的至少一个空间上，因此，第一基板110-1与第二基板110-2或第二基板110-2与第三基板110-3可以通过基板连接端子彼此电连接。此外，在根据其他实施例的半导体模块1000c中，无源元件封装件100e具有四个堆叠层或更多个堆叠层的无源元件的堆叠结构。
参照图11，在无源元件封装件100f的堆叠结构方面，本实施例的半导体模块1000d与图7的半导体模块1000、图8的半导体模块1000a、图9的半导体模块1000b以及图10的半导体模块1000c不同。详细地，在本实施例的半导体模块1000d中，第一无源元件120-1直接安装在模块基板200上而不通过基板，基板110堆叠在第一无源元件120-1上，第二无源元件120-2安装在基板110上。
根据实施例，基板110通过引线130电连接到模块基板200。例如，引线130将模块基板200的基板焊盘212连接到基板110的基板焊盘112。因此，第二无源元件120-2通过引线130电连接到模块基板200的布线。本实施例的半导体模块1000d与图7的半导体模块1000相比，第一无源元件120-1和第二无源元件120-2的堆叠结构与未形成有第一基板110-1、密封件140以及外部连接端子150的无源元件封装件100的结构对应。
如上所述，根据实施例，在半导体模块1000d中，没有形成有基板110和覆盖第一无源元件120-1与第二无源元件120-2的密封件。通常，在形成封装结构时，无源元件和/或半导体芯片安装在其上的基板位于模具内，通过将模塑材料注入到模具中的模塑工艺形成密封件。然而，在半导体模块1000d中，因为第一无源元件120-1和第二无源元件120-2直接安装并堆叠在模块基板200上，所以形成仅密封第一无源元件120-1和第二无源元件120-2的密封件会有挑战。因此，未形成密封基板110以及第一无源元件120-1和第二无源元件120-2的密封件。
根据其他实施例，在半导体模块1000d中，形成有密封基板110以及第一无源元件120-1和第二无源元件120-2的密封件。在这种情况下，密封件还在诸如图7的有源元件区域AA的有源元件区域中密封有源元件封装件300、有源元件芯片400和基板无源元件120-MS等。将参照图16D描述密封件的结构。
根据实施例，在半导体模块1000d中，虽然未形成有支撑第一无源元件120-1的基板和密封件，但是无源元件封装件100f具有与图7的半导体模块1000的无源元件封装件100、图8的半导体模块1000a的无源元件封装件100a、图9的半导体模块1000b的无源元件封装件100c和图10的半导体模块1000c的无源元件封装件100e相似的结构，相似之处在于第一无源元件120-1和第二无源元件120-2利用基板110堆叠为两层。因此，在半导体模块1000d中，基板110以及第一无源元件120-1和第二无源元件120-2堆叠在其中的堆叠结构被称作无源元件封装件100f，在下面的实施例中，基板110以及第一无源元件120-1和第二无源元件120-2堆叠在其中的堆叠结构被称作无源元件封装件。
参照图12，本实施例的半导体模块1000e与图11的半导体模块1000d相似，相似之处在于无源元件封装件100g的第一无源元件120-1和第二无源元件120-2直接安装并堆叠在模块基板200上。然而，在半导体模块1000e中，无源元件封装件100g包括安装在模块基板200上的有源元件160。除了未形成有第一基板110-1、密封件140以及外部连接端子150之外，半导体模块1000e的无源元件封装件100g具有与图8的半导体模块1000a的无源元件封装件100a的结构对应的结构。
根据实施例，在半导体模块1000e中，有源元件160以芯片倒装方式安装在模块基板200上方，但本发明构思的实施例不限于此。在一些实施例中，有源元件160以引线键合的方式安装在模块基板200上方。在其他实施例中，有源元件160以芯片倒装方式或以引线键合的方式安装在基板110上方而不是模块基板200上方。此外，在再其他的实施例中，至少两个有源元件160安装在模块基板200或基板110上方。
参照图13，根据实施例的半导体模块1000f与图11的半导体模块1000d相似，相似之处在于半导体模块1000f具有无源元件封装件100h的第一无源元件120-1和第二无源元件120-2直接安装并堆叠在模块基板200上的结构。然而，在半导体模块1000f中，基板110通过基板连接端子135电连接到模块基板200。除了未形成有第一基板110-1、密封件140以及外部连接端子150之外，半导体模块1000f的无源元件封装件100h具有与图9的半导体模块1000b的无源元件封装件100c的结构对应的结构。
参照图14，本实施例的半导体模块1000g与图7的半导体模块1000由于有源元件封装件300a的结构而不同。详细地，在半导体模块1000g中，有源元件封装件300a包括堆叠在基板310上的有源元件320-1至320-4。例如，有源元件320-1至320-4包括通过芯片键合层315顺序地堆叠在基板310上的第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4。
根据实施例，第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4堆叠在基板310上以形成向上且向右的台阶，除了第四有源元件320-4向左。因为第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4堆叠在基板310上以形成台阶，所以在第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4的上表面上的芯片焊盘可以暴露到外部。可选择地，第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4可以以之字形而不是台阶形堆叠在基板310上。
根据一些实施例，第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4是存储器器件。在其他实施例中，第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4中的任意一个是非存储器器件，其余的是存储器器件。第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4均可以是基于有源晶片的芯片。第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4通过第一引线330-1、第二引线330-2、第三引线330-3和第四引线330-4电连接到基板310。例如，在一些实施例中，第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4以引线键合的方式安装并堆叠在基板310上。
在根据本实施例的半导体模块1000g中，有源元件封装件300a具有堆叠结构，其中，堆叠有四个有源元件，即，第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4，但是有源元件的数量不限于四个。在一些实施例中，有源元件封装件300a具有堆叠成堆叠结构的两个或三个有源元件。在其他实施例中，有源元件封装件300a具有堆叠成堆叠结构的至少五个有源元件。在根据本实施例的半导体模块1000g的有源元件封装件300a中，第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4通过第一引线330-1、第二引线330-2、第三引线330-3和第四引线330-4电连接到基板310。然而，本发明构思的实施例不限于此。第一有源元件320-1、第二有源元件320-2、第三有源元件320-3和第四有源元件320-4可以通过硅通孔(TSV)电连接到基板310。
图15A至图15H是制造图1的无源元件封装件的方法的剖视图。将简化或省略参照图1至图6提供的描述。
参照图15A，根据实施例，将第二无源元件120-2安装在第二平板基板110-2s上。将第二无源元件120-2通过焊料125固定到第二平板基板110-2s并且电连接到第二平板基板110-2s的布线。
参照图15B，根据实施例，在将第二无源元件120-2安装在第二平板基板110-2s上之后，如箭头S1所表示的，通过切割工艺将第二平板基板110-2s分成上层结构120S。上层结构120S包括例如第二基板110-2和安装在第二基板110-2上的第二无源元件120-2。
参照图15C，根据实施例，将第一无源元件120-1安装在第一平板基板110-1s上。第一无源元件120-1通过焊料125固定到第一平板基板110-1s并且电连接到第一平板基板110-1s的布线。可以与将第二无源元件120-2安装在第二平板基板110-2s上的步骤同时地执行将第一无源元件120-1安装在第一平板基板110-1s上的步骤，或者可以在将第二无源元件120-2安装在第二平板基板110-2s上的步骤之前执行将第一无源元件120-1安装在第一平板基板110-1s上的步骤。
根据实施例，将第一无源元件120-1以分开第一间隔W1的组布置在第一平板基板110-1s上。当将上层结构120S堆叠在安装在第一平板基板110-1s上的第一无源元件120-1上时，将第一间隔W1用作引线连接空间，第二基板110-2通过引线连接到第一基板110-1。由于第一平板基板110-1s上的第一间隔W1，所以在图1的无源元件封装件100中第一基板110-1的面积比第二基板110-2的面积大。
参照图15D，根据实施例，将上层结构120S堆叠在位于第一平板基板110-1s上的第一无源元件120-1上。将上层结构120S通过基板键合层115附着并固定到第一无源元件120-1。因为上层结构120S堆叠在第一无源元件120-1上，所以形成两层堆叠结构100S。
参照图15E，根据实施例，将第二基板110-2经由引线130连接到第一平板基板110-1s，因此第二基板110-2的布线电连接到第一平板基板110-1s的布线。针对每组堆叠结构100S执行通过引线130的连接。
参照图15F，根据实施例，在将第二基板110-2经由引线130连接到第一平板基板110-1s之后，形成密封第一无源元件120-1和第二无源元件120-2的密封件140s。通过将第一平板基板110-1s置于模具中并将模塑材料注入到模具中的模塑工艺形成密封件140s。
参照图15G，根据实施例，将外部连接端子150形成在第一平板基板110-1s的下表面上。将外部连接端子150以基本与堆叠结构100S的组对应的组布置在第一平板基板110-1s的下表面上，将外部连接端子150的组分开与第一间隔W1基本上相对应的间隔。
参照图15H，根据实施例，如箭头S2所表示的，通过切割工艺将图15G的堆叠结构100S分成单独的堆叠结构，因此，可以完全地形成图1的无源元件封装件100。
作为参考，可以通过在将第一无源元件120-1和第二无源元件120-2安装在第一平板基板110-1s和第二平板基板110-2s上时将有源元件以引线键合的方式或芯片倒装方式安装在第一平板基板110-1s和第二平板基板110-2s上然后通过执行图15B、图15D至图15H的工艺来完全地形成图2的无源元件封装件100a、图3的无源元件封装件100b和图5的无源元件封装件100d。另外，可以通过在第一无源元件120-1上通过基板连接端子135堆叠上层结构120S并执行图15F至图15H的工艺来完全地形成图4的无源元件封装件100c。此外，在图4的无源元件封装件100c中，将第一无源元件120-1安装在除了布置有基板连接端子135的区域之外的第一平板基板110-1s上，并且如图15D中示出地来安装第二无源元件120-2。可以通过将图15B的上层结构120S堆叠成三层然后通过执行后续工艺来完全地形成图6的无源元件封装件100e。
图16A至图16D是制造图11的包括模块密封件的半导体模块的方法的剖视图。将简化或省略参照图1至图15H提供的描述。
参照图16A，根据实施例，通过图15A和图15B的工艺形成上层结构(诸如图15B的上层结构120S)，其中，第二无源元件120-2安装在基板110上。然后，利用外部连接端子350和420将有源元件封装件300和有源元件芯片400安装在模块基板200的有源元件区域AA上。通过利用焊料125将第一无源元件120-1安装在无源元件区域PA上。在一些实施例中，在将第一无源元件120-1安装在无源元件区域PA上时，将基板无源元件120-MS安装在有源元件区域AA上。然而，在其他实施例中，基板无源元件120-MS与第一无源元件120-1分开。
根据一些实施例，在安装有源元件封装件300和有源元件芯片400之后，安装第一无源元件120-1。可选择地，根据其他实施例，在安装第一无源元件120-1之后，安装有源元件封装件300和有源元件芯片400。
参照图16B，根据实施例，利用基板键合层115将上层结构120S堆叠在第一无源元件120-1上。如上所述，上层结构120S包括基板110和第二无源元件120-2。
参照图16C，根据实施例，将模块基板200和基板110通过引线130彼此电连接。因此，将第二无源元件120-2经由引线130和基板110的布线电连接到模块基板200。通过将模块基板200经由引线130连接到基板110来完全地形成图11的无源元件封装件100f的结构。另外，可以通过完成无源元件封装件100f来完全地形成图11的半导体模块1000d。
作为参考，可以通过在图16A的工艺期间利用外部连接端子150将无源元件封装件100、100a、100c和100e安装在模块基板200上而不是将第一无源元件120-1安装在模块基板200上，然后执行图16B和图16C的工艺来完全地形成图7的半导体模块1000、图8的半导体模块1000a、图9的半导体模块1000b、图10的半导体模块1000c。另外，可以通过在图16A的工艺期间将第一无源元件120-1和有源元件160安装在模块基板200上然后执行图16B和图16C的工艺来完全地形成图12的半导体模块1000e。可以通过在图16A的工艺期间在除了形成有基板连接端子135的区域上之外的模块基板200上安装第一无源元件120-1，然后在图16B和图16C的工艺期间利用基板连接端子135将上层结构120S安装并堆叠在第一无源元件120-1上来完全形成图13的半导体模块1000f。
参照图16D，根据实施例，在将模块基板200通过引线130连接到基板110之后，形成密封无源元件封装件100f、有源元件封装件300、有源元件芯片400和基板无源元件120-MS的模块密封件500。通过将模块基板200置于模具中并且将模塑材料注入模具中的模塑工艺形成模块密封件500，从而形成半导体模块1000d'。模块密封件500可以保护无源元件封装件100f、有源元件封装件300、有源元件芯片400和基板无源元件120-MS不受外部物理或化学的损害或者污染的影响。
还可以在图12的半导体模块1000e和图13的半导体模块1000f中形成模块密封件500。此外，可以在图7的半导体模块1000、图8的半导体模块1000a、图9的半导体模块1000b、图10的半导体模块1000c和图14的半导体模块1000g中形成模块密封件500。
虽然已经参照本发明构思的示例性实施例具体示出并描述了其实施例，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (20)

1.一种无源元件封装件，所述无源元件封装件包括：
第一基板；
多个第一无源元件，设置在第一基板上；
第二基板，设置在所述多个第一无源元件上；
多个第二无源元件，设置在第二基板上；以及
密封件，密封所述多个第一无源元件和所述多个第二无源元件。
2.根据权利要求1所述的无源元件封装件，其中，第一基板通过引线或位于第一基板与第二基板之间的基板连接端子电连接到第二基板。
3.根据权利要求1所述的无源元件封装件，所述无源元件封装件还包括设置在第一基板和第二基板中的一个上的至少一个有源元件，
其中，所述至少一个有源元件设置在位于第一基板上的所述多个第一无源元件之间或位于第二基板上的所述多个第二无源元件之间。
4.根据权利要求1所述的无源元件封装件，所述无源元件封装件还包括设置在第一基板的下表面上的外部连接端子。
5.根据权利要求1所述的无源元件封装件，所述无源元件封装件还包括：
至少一个上基板，设置在所述多个第二无源元件的上表面上；以及
多个上无源元件，设置在所述至少一个上基板上。
6.一种半导体模块，所述半导体模块包括：
模块基板；
至少一个有源元件封装件，设置在模块基板上；以及
无源元件封装件，设置在模块基板上，所述无源元件封装件具有堆叠有多个无源元件的堆叠结构。
7.根据权利要求6所述的半导体模块，其中，无源元件封装件包括
设置在模块基板上的第一基板，设置在第一基板上的第二基板，所述多个无源元件，密封所述多个无源元件的密封件，
所述多个无源元件包括设置在第一基板上的多个第一无源元件和设置在第二基板上的多个第二无源元件，
无源元件封装件通过布置在第一基板的下表面上的外部连接端子安装在模块基板上。
8.根据权利要求7所述的半导体模块，其中，第一基板通过引线或位于第一基板与第二基板之间的基板连接端子电连接到第二基板。
9.根据权利要求7所述的半导体模块，其中，无源元件封装件还包括设置在第一基板上的在所述多个第一无源元件之间的至少一个第一有源元件。
10.根据权利要求7所述的半导体模块，其中，无源元件封装件还包括设置在所述多个第二无源元件上的至少一个上基板和设置在所述至少一个上基板上的多个上无源元件。
11.根据权利要求6所述的半导体模块，其中，无源元件封装件包括：
多个第一无源元件，设置在模块基板上；
第一基板，设置在所述多个第一无源元件上；以及
多个第二无源元件，设置在第一基板上。
12.根据权利要求11所述的半导体模块，其中，第一基板通过引线或位于第一基板与模块基板之间的基板连接端子电连接到模块基板。
13.根据权利要求11所述的半导体模块，其中，无源元件封装件还包括设置在位于第一基板下方的模块基板上方并在所述多个第一无源元件之间的至少一个第一有源元件。
14.根据权利要求6所述的半导体模块，所述半导体模块还包括密封所述至少一个有源元件封装件和无源元件封装件的模块密封件。
15.根据权利要求6所述的半导体模块，其中，所述至少一个有源元件封装件具有封装结构或半导体芯片结构。
16.一种无源元件封装件，所述无源元件封装件包括：
多个无源元件，分成多个组，每组包括所述多个无源元件中的两个或更多个；以及
多个堆叠的基板，其中，所述多个堆叠的基板中的每个基板设置在两组无源元件之间以形成在一组无源元件与所述多个基板中的一个基板之间交替的堆叠结构，
其中，每个基板通过引线或位于基板之间的基板连接端子电连接到相邻的基板。
17.根据权利要求16所述的无源元件封装件，所述无源元件封装件还包括密封所述多个无源元件的密封件。
18.根据权利要求16所述的无源元件封装件，所述无源元件封装件还包括设置在一组无源元件中的两个或更多个无源元件之间的至少一个有源元件，所述一组无源元件电连接到所述多个基板中的与所述一组无源元件相邻的一个基板。
19.根据权利要求16所述的无源元件封装件，所述无源元件封装件还包括底基板和设置在底基板的下表面上的外部连接端子。
20.根据权利要求16所述的无源元件封装件，所述无源元件封装件还包括位于每个基板的一个表面上的基板键合层，其中，相邻于基板的基板键合层的一组无源元件中的无源元件通过基板键合层固定到所述基板。
CN201710082929.7A 2016-04-06 2017-02-16 无源元件封装件和包括该无源元件封装件的半导体模块 Withdrawn CN107275312A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160042411A KR20170114832A (ko) 2016-04-06 2016-04-06 수동 소자 패키지 및 그 패키지를 포함하는 반도체 모듈
KR10-2016-0042411 2016-04-06

Publications (1)

Publication Number Publication Date
CN107275312A true CN107275312A (zh) 2017-10-20

Family

ID=59999610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710082929.7A Withdrawn CN107275312A (zh) 2016-04-06 2017-02-16 无源元件封装件和包括该无源元件封装件的半导体模块

Country Status (3)

Country Link
US (1) US20170294407A1 (zh)
KR (1) KR20170114832A (zh)
CN (1) CN107275312A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652619A (zh) * 2020-12-22 2021-04-13 长江存储科技有限责任公司 垫片及其制造方法、封装结构及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587903B2 (en) * 2018-04-23 2023-02-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US11424212B2 (en) * 2019-07-17 2022-08-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
KR20210156013A (ko) * 2020-06-17 2021-12-24 엘지이노텍 주식회사 카메라 모듈 및 광학기기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652619A (zh) * 2020-12-22 2021-04-13 长江存储科技有限责任公司 垫片及其制造方法、封装结构及其制造方法
CN112652619B (zh) * 2020-12-22 2022-08-09 长江存储科技有限责任公司 垫片及其制造方法、封装结构及其制造方法

Also Published As

Publication number Publication date
KR20170114832A (ko) 2017-10-16
US20170294407A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
US10410970B1 (en) Electronic package and method for fabricating the same
US10854575B2 (en) Three-dimensional (3D) package structure having an epoxy molding compound layer between a discrete inductor and an encapsulating connecting structure
US10199320B2 (en) Method of fabricating electronic package
US9502335B2 (en) Package structure and method for fabricating the same
US8785245B2 (en) Method of manufacturing stack type semiconductor package
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
CN107785277B (zh) 电子封装结构及其制法
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20120040039A (ko) 적층 반도체 패키지 및 그 제조 방법
TW201517240A (zh) 封裝結構及其製法
CN107275312A (zh) 无源元件封装件和包括该无源元件封装件的半导体模块
TWI642163B (zh) 半導體封裝結構
CN115312490B (zh) 电子模块及其制法与电子封装件
US20240379534A1 (en) Electronic package, manufacturing method for the same, and electronic structure
US20240297126A1 (en) Electronic package and manufacturing method thereof
KR102723551B1 (ko) 반도체 패키지
US12027484B2 (en) Electronic package and carrier thereof and method for manufacturing the same
US20080224295A1 (en) Package structure and stacked package module using the same
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US20250087635A1 (en) Electronic package and manufacturing method thereof
CN106469706B (zh) 电子封装件及其制法
KR20120033848A (ko) 적층 반도체 패키지
TWI447869B (zh) 晶片堆疊封裝結構及其應用
US20230326889A1 (en) Electronic package
KR101226809B1 (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20171020