CN107272489B - 信号采集系统及方法 - Google Patents

Abstract

本发明实施例提供了一种信号采集系统及方法，属于电力电子设备技术领域。信号采集装置包括：电源模块、转换模块和至少两路信号采集模块。电源模块分别与转换模块和每路信号采集模块耦合，每路信号采集模块均与转换模块耦合，转换模块用于与采样控制装置耦合。通过至少两路信号采集模块来进行数据信号采集，以及通过至少两路信号采集模块和转换模块的配合工作，有效提高了数据采集处理的采样速率。

Description

信号采集系统及方法

技术领域

本发明涉及电力电子设备技术领域，具体而言，涉及一种信号采集系统及方法。

背景技术

随着科学技术的发展，电力电子设备得到了长足的发展的提高，数据采集处理技术得到普遍应用。

目前的数据采集处理技术中，可通过基于PCI总线技术、基于DSP技术、基于FPGA技术或基于ARM技术来实现对数据的采集处理。但上述的技术中，虽然能够实现对数据的采集处理，但其采样速率较低，一般在50MSPS以内。随着设备运算性能的提高，50MSPS以内的采样速率逐渐无法满足实际的需求。

因此，如何有效的提高数据采集处理的采样速率是目前业界一大难题。

发明内容

有鉴于此，本发明的目的在于提供一种信号采集系统及方法。

本发明的实施例通过以下方式实现：

第一方面，本发明实施例提供一种信号采集系统，应用于信号采集系统，所述信号采集系统包括：采样控制装置，所述信号采集装置包括：电源模块、转换模块和至少两路信号采集模块。所述电源模块分别与所述转换模块和每路所述信号采集模块耦合，每路所述信号采集模块均与所述转换模块耦合，所述转换模块用于与所述采样控制装置耦合。所述信号采集模块，用于采集数据信号，并将所述数据信号放大输出至所述转换模块。所述转换模块，用于根据所述采样控制装置的控制，将获取的每路所述数据信号均转换后输出至所述采样控制装置。

第二方面，本发明实施例提供一种信号采集方法，应用于所述的信号采集装置。所述方法包括：信号采集模块采集数据信号，并将所述数据信号放大输出至转换模块；转换模块根据采样控制装置的控制，将获取的每路所述数据信号均转换后输出至所述采样控制装置。

第三方面，本发明实施例提供一种信号采集系统，所述信号采集系统包括：采样控制装置和所述的信号采集装置，所述采样控制装置与所述信号采集装置的转换模块耦合。

本发明实施例的有益效果是：

通过每路信号采集模块高效的对数据信号进行采集，并将采集的数据信号输出至转换模块。通过至少两路信号采集模块的采集，转换模块能够高效的获取数据信号，并在采样控制装置的控制下，将获取的数据信号模数转换后输出至采样控制装置，以使采样控制装置将数据信号进行处理。因此，通过至少两路信号采集模块来进行数据信号采集，以及通过至少两路信号采集模块和转换模块的配合工作，有效提高了数据采集处理的采样速率。

本发明的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明实施例而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1示出了本发明实施例提供的一种信号采集系统的结构框图；

图2示出了本发明实施例提供的一种信号采集装置的结构框图；

图3示出了本发明实施例提供的一种信号采集装置中滤波单元的电路图；

图4示出了本发明实施例提供的一种信号采集装置中信号采集模块和位保护电路的电路图；

图5示出了本发明实施例提供的一种信号采集装置中第一钳位供电电路的电路图；

图6示出了本发明实施例提供的一种信号采集装置中第二钳位供电电路的电路图；

图7示出了本发明实施例提供的一种信号采集装置中共模参考电压模块的电路图；

图8示出了本发明实施例提供的一种信号采集装置中转换模块的电路图；

图9示出了本发明实施例提供的一种信号采集方法的流程图。

图标：10-信号采集系统；200-采样控制装置；210-可编程逻辑门阵列；220-微处理器；100-信号采集装置；110-电源模块；111-滤波单元；112-降压单元；120-信号采集模块；121-第一信号采集模块；122-第二信号采集模块；130-钳位保护模块；131-第一钳位供电电路；132-第二钳位供电电路；133-钳位保护电路；140-共模参考电压模块；150-转换模块；151-射频变压单元；152-转换单元。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“连接”、“耦合”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

请参阅图1，本发明实施例提供了一种信号采集系统10，该信号采集系统10包括：采样控制装置200和信号采集装置100。

信号采集装置100用于根据采样控制装置200的控制，对数据信号进行采集，并将采集的数据信号通过模数转换后输出至采样控制装置200。本实施例中，信号采集装置100具有至少两路信号采集通道，以对数据信号高效率的采集，并将每路采集的数据信号均进行模数转换并输出至采样控制装置200。

采样控制装置200用于控制信号采集装置100进行数据信号采集，并采集信号采集装置100所输出的数据信号。本实施例中，采样控制装置200包括：可编程逻辑门阵列210(Field Programmable Gate Array、FPGA)和微处理器220(Advanced RISC Machines、ARM)。可编程逻辑门阵列210分别与信号采集装置100和微处理器220耦合。可编程逻辑门阵列210根据预设的控制程序控制采样控制装置200的数据信号采集。此外，可编程逻辑门阵列210通过数据总线与采样控制装置200耦合，可编程逻辑门阵列210高效率的采集采样控制装置200所输出的数据信号，并将数据信号输出至微处理器220。可编程逻辑门阵列210也根据预设的控制程序，判断所采集的数据信号满足要求时，例如，采集数据信号的时长已满足预设的时长要求，可编程逻辑门阵列210发送中断信号至微处理器220。微处理器220根据获取的中断信号，将获取的全部数据信号经SROM控制器总线读取到其内存中进行分析、处理、显示、存储和上传等操作。

请参阅图2，本发明实施例提供了一种信号采集装置100，该信号采集装置100包括：电源模块110、至少两路信号采集模块120、钳位保护模块130、共模参考电压模块140和转换模块150。

电源模块110用于将由外部电源获取的电能，通过稳压芯片进行多次稳压和降压，以将适配各模块电压值的电能输出至耦合的各模块，以保证各模块的正常工作。

每路信号采集模块120均用于采集数据信号，并将所采集的数据信号放大后输出至转换模块150。

钳位保护模块130用于将每路信号采集模块120输出数据信号的电压均钳位到预设电压范围内，以保护转换模块150正常工作。

共模参考电压模块140用于将由转换模块150获取的参考电信号放大为预设参考电压信号，并将该预预设参考电压信号分别加载到每路信号采集模块120的参考电压端，以保证每路信号采集模块120的正常工作。

转换模块150用于根据采样控制装置200的控制，以将由每路信号采集模块120获取的数据信号均模数转换后输出至采样控制装置200。

请参阅图2和图3，电源模块110包括：滤波单元111和降压单元112；滤波单元111分别与外部电源、降压单元112、共模参考电压模块140和每路信号采集模块120耦合，降压单元112则分别与钳位保护模块130和转换模块150耦合。

本实施例中，滤波单元111用于获取外部电源的电能，将该电能通过π型滤波电路滤波后，再降压输出至降压单元112、共模参考电压模块140和每路信号采集模块120。

具体的，在滤波单元111中：

第一排插P1用于获取外部电源的电能。第一排插P1的4引脚分别与第一电容C1的一端和第一保险丝FUSE1的一端耦合。第一电容C1的另一端与第一排插P1的2引脚和3引脚均接地。第一保险丝FUSE1的另一端与第一电感L1的一端耦合。第一电感L1的另一端分别与第二电容C2的一端、第三电容C3的一端和第四电容C4的一端耦合，第二电容C2的另一端、第三电容C3的另一端和第四电容C4的另一端均接地。第一二极管D1的阳极端和第二二极管D2的阳极端均与第四电容C4的另一端耦合，并设有连接端子A1。第一二极管D1的阴极端设有连接端子A2，第二二极管D2的阴极端设有连接端子A3。第一排插P1的1引脚分别与第五电容C5的一端和第二保险丝FUSE2的一端耦合。第五电容C5的另一端接地，第二保险丝FUSE2的另一端与第二电感L2的一端耦合。第二电感L2的另一端分别与第六电容C6的一端、第七电容C7的一端和第八电容C8的一端耦合，第六电容C6的另一端、第七电容C7的另一端和第八电容C8的另一端均接地。第一电阻R1的一端与第八电容C8的另一端耦合，并设有连接端子A4，第一电阻R1的另一端与第一发光二极管D3的阴极端耦合，第一发光二极管D3的阳极端接地。

通过上述耦合关系，第一排插P1的4引脚获取并输出5V的电压信号。第一电感L1、第二电容C2、第三电容C3和第四电容C4构成第一π型滤波电路，以将该5V的电压信号去耦，减小该5V的电压信号中的纹波噪声。通过连接端子A1，以将去耦后的该5V电压信号输出至共模参考电压模块140和每路信号采集模块120。此外，通过第一二极管D1和第二二极管D2的额定导通电压，实现将该5V电压信号降压至4.3V，并过连接端子A2和过连接端子A3均输出至降压单元112。其中，连接端子A2所输出的4.3V电压信号单独为采样控制装置200中的微处理器220供电。第一排插P1的1引脚获取并输出-5V的电压信号。第二电感L1、第六电容C6、第七电容C7和第八电容C8构成第二π型滤波电路，以将该-5V的电压信号去耦，减小该-5V的电压信号中的纹波噪声。通过连接端子A4，以将去耦后的该-5V电压信号也输出至共模参考电压模块140和每路信号采集模块120。

降压单元112用于将由滤波单元111获取的电压信号进行多次降压，以输出不同电压值的电压信号分别至钳位保护模块130、共模参考电压模块140和转换模块150。作为一种方式，降压单元112可以为多个降压稳压芯片，例如：7805型。每个降压稳压芯片的输出端VOUT可与相邻降压稳压芯片的输入端VIN耦合。降压单元112通过多个降压稳压芯片，将获取的4.3V电压信号进行多阶降压。作为另一种方式，降压单元112将4.3V电压信号依次降压至3.3V、2.5V和1.8V。降压单元112单独将一路3.3V电压信号输出至采样控制装置200中的微处理器220，以为微处理器220供电。降压单元112单独将另一路3.3V电压信号输出至采样控制装置200中的可编程逻辑门阵列210，以为可编程逻辑门阵列210供电。此外，降压单元112还将1.8V电压信号输出至钳位保护模块130和转换模块150，以保证钳位保护模块130和转换模块150的正常工作。

请参阅图2和图4，至少两路信号采集模块120为两路，其分别为第一信号采集模块121和第二信号采集模块122。其中，第一信号采集模块121的电源端和第二信号采集模块122的电源端均与电源模块110耦合，第一信号采集模块121的输出端和第二信号采集模块122的输出端均与转换模块150耦合。

本发明实施例中，第一信号采集模块121用于采集数据信号，并将采集的数据信号放大输出至转换模块150。

具体的，在第一信号采集模块121中：

第一采集信号接口SMA1的1引脚和2引脚均耦合等电势点，第一采集信号接口SMA1的3引脚和3引脚也均耦合等电势点。第二电阻R2的一端与第一采集信号接口SMA1的5引脚耦合，第二电阻R2的另一端分别与第三电阻R3的一端和第九电容C9的一端耦合。第三电阻R3的另一端耦合等电势点，第九电容C9的另一端与第四电阻R4的一端耦合。第四电阻R4的另一端分别与第五电阻R5的一端和第一差分放大器U1的+IN引脚耦合，其中，第一差分放大器U1为ADA4938-1型。第五电阻R5的另一端和第一差分放大器U1的-FB引脚耦合。此外，第六电阻R6的一端耦合等电势点，第六电阻R6的另一端分别与第七电阻R7的一端和第十电容C10的一端耦合。第七电阻R7的另一端耦合等电势点，第十电容C10的另一端与第八电阻R8的一端耦合。第八电阻R8的另一端分别与第九电阻R9的一端和第一差分放大器U1的+FB引脚耦合。第九电阻R9的另一端和第一差分放大器U1的-IN引脚耦合。

第一差分放大器U1的EPAD引脚耦合等电势点，第一差分放大器U1的VS1-引脚、VS2-引脚、VS3-引脚和VS4-引脚均耦合连接端子B1。第一差分放大器U1的+VS1引脚、+VS2引脚、+VS3引脚、+VS4引脚和PD引脚均耦合连接端子B2。第一差分放大器U1的参考电压端VCOM耦合连接端子B3。第一差分放大器U1的正向输出端OUT+与第十电阻R10的一端耦合，第十电阻R10的另一端分别与第十一电阻R11的一端和第十一电容C11的一端耦合。第十一电容C11的另一端接地，第十一电阻R11的另一端则耦合连接端子B4。第一差分放大器U1的反向输出端OUT-与第十二电阻R12的一端耦合，第十二电阻R12的另一端分别与第十三电阻R13的一端和第十二电容C12的一端耦合。第十二电容C12的另一端接地，第十三电阻R13的另一端则耦合连接端子B5。

通过上述耦合关系，第一信号采集模块121通过第一采集信号接口SMA1采集数据信号，将该数据信号通过第一采集信号接口SMA1的5引脚输出，并通过输入至第一差分放大器U1的+IN引脚和-FB引脚。第一差分放大器U1通过连接端子B1获取-5V的电压信号，通过连接端子B2获取5V的电压信号，以及通过连接端子B3获取预设参考电压，以进行正常工作。第一差分放大器U1将获取的数据信号进行差分放大。第一差分放大器U1将差分放大后的一路数据信号通过正向输出端OUT+输出至连接端子B4，以通过连接端子B4将该数据信号输出至转换模块150。第一差分放大器U1还将差分放大后的另一路数据信号通过反向输出端OUT-输出至连接端子B5，以通过连接端子B5将该数据信号也输出至转换模块150。

本发明实施例中，第二信号采集模块122用于采集数据信号，并也将采集的数据信号放大输出至转换模块150。

具体的，在第二信号采集模块122中：

第二采集信号接口SMA2的1引脚和2引脚均耦合等电势点，第二采集信号接口SMA1的3引脚和3引脚也均耦合等电势点。第十四电阻R14的一端与第二采集信号接口SMA1的5引脚耦合，第十四电阻R14的另一端分别与第十五电阻R15的一端和第十三电容C13的一端耦合。第十五电阻R15的另一端耦合等电势点，第十三电容C13的另一端与第十六电阻R16的一端耦合。第十六电阻R16的另一端分别与第十七电阻R17的一端和第二差分放大器U2的+IN引脚耦合，其中，第二差分放大器U2也为ADA4938-1型。第十七电阻R17的另一端和第二差分放大器U2的-FB引脚耦合。此外，第十八电阻R18的一端耦合等电势点，第十八电阻R18的另一端分别与第十九电阻R19的一端和第十四电容C14的一端耦合。第十九电阻R19的另一端耦合等电势点，第十四电容C14的另一端与第二十电阻R20的一端耦合。第二十电阻R20的另一端分别与第二十一电阻R21的一端和第二差分放大器U2的+FB引脚耦合。第二十一电阻R21的另一端和第二差分放大器U2的-IN引脚耦合。

第二差分放大器U2的EPAD引脚耦合等电势点，第二差分放大器U2的VS1-引脚、VS2-引脚、VS3-引脚和VS4-引脚均耦合连接端子C1。第二差分放大器U2的+VS1引脚、+VS2引脚、+VS3引脚、+VS4引脚和PD引脚均耦合连接端子C2。第二差分放大器U2的参考电压端VCOM耦合连接端子C3。第二差分放大器U2的正向输出端OUT+与第二十二电阻R22的一端耦合，第二十二电阻R22的另一端分别与第二十三电阻R23的一端和第十五电容C15的一端耦合。第十五电容C15的另一端接地，第二十三电阻R23的另一端则耦合连接端子C4。第二差分放大器U2的反向输出端OUT-与第二十四电阻R24的一端耦合，第二十四电阻R24的另一端分别与第二十五电阻R25的一端和第十六电容C16的一端耦合。第十六电容C16的另一端接地，第二十五电阻R25的另一端则耦合连接端子C5。

通过上述耦合关系，第二信号采集模块122通过第二采集信号接口SMA2采集数据信号，将该数据信号通过第二采集信号接口SMA1的5引脚输出，并输入至第二差分放大器U2的+IN引脚和-FB引脚。第二差分放大器U2通过连接端子C1获取-5V的电压信号，通过连接端子C2获取5V的电压信号，以及通过连接端子C3获取预设参考电压，以进行正常工作。第二差分放大器U2将获取的数据信号进行差分放大。第二差分放大器U2将差分放大后的一路数据信号通过正向输出端OUT+输出至连接端子C4，以通过连接端子C4将该数据信号输出至转换模块150。第二差分放大器U2还将差分放大后的另一路数据信号通过反向输出端OUT-输出至连接端子C5，以通过连接端子C5将该数据信号也输出至转换模块150。

请参阅图2和图4，钳位保护模块130包括：第一钳位供电电路131、第二钳位供电电路132和钳位保护电路133。其中，钳位保护模块130的输入端与电源模块110耦合，即第一钳位供电电路131的输入端和第二钳位供电电路132的输入端均与电源模块110耦合。第一钳位供电电路131的输出端和第二钳位供电电路132的输出端均与钳位保护电路133耦合。钳位保护模块130的输出端分别与第一信号采集模块121的输出端和第二信号采集模块122的输出端耦合，即钳位保护电路133分别与第一信号采集模块121的输出端和第二信号采集模块122的输出端耦合。

如图2、图4和图5所示，本发明实施例中，第一钳位供电电路131用于将由电源模块110获取的电压信号降压为第一预设电压信号，并将第一预设电压信号加载到钳位保护电路133。

具体的，在第一钳位供电电路131中：

第十七电容C17的一端、第十八电容C18的一端和第一电感L1的一端均与连接端子D1耦合。第十七电容C17的另一端和第十八电容C18的另一端均耦合等电势点。第一低压差线性稳压器U3(Low Dropout regulator、LDO)的IN1引脚、IN2引脚和SHDN引脚均与第一电感L1的一端耦合，第一电感L1的另一端与第一低压差线性稳压器U3的SW引脚耦合。第一低压差线性稳压器U3的GND1引脚和GND2引脚也均耦合等电势点。第一低压差线性稳压器U3的BST引脚与第十九电容C19的一端耦合。第一低压差线性稳压器U3的PG引脚与第二十六电阻R26的一端耦合，第二十六电阻R26的另一端分别与第一低压差线性稳压器U3的OUT1引脚和OUT2引脚耦合。第二十七电阻R27的一端分别与第一低压差线性稳压器U3的OUT1引脚和OUT2引脚耦合并设有连接端子D2。第二十八电阻R28的一端分别与第一低压差线性稳压器U3的ADJ引脚和第二十七电阻R27的另一端耦合。第二十电容C20的一端和第二十一电容C21的一端均和连接端子D2耦合，第十九电容C19的另一端、第二十电容C20的另一端和第二十一电容C21的另一端均耦合等电势点。

通过上述耦合关系，连接端子D1获取电源模块110输出的1.8V电压信号，并将该1.8V电压信号输入至第一低压差线性稳压器U3的IN1引脚和IN2引脚。第一低压差线性稳压器U3将1.8V电压信号进行稳压输出，通过第二十七电阻R27和第二十八电阻R28的分压，并通过电容的滤波后，以通过连接端子D2将分压所形成的第一预设电压信号的电压信号输出至钳位保护电路133。其中，第一预设电压信号为0.7V。此外，由于第一低压差线性稳压器U3温漂系数小且工作稳定性高，输出的第一预设电压信号的电压纹波小。

如图2、图4和图6所示，本发明实施例中，第二钳位供电电路132用于将由电源模块110获取的电压信号降压为第二预设电压信号，并将第二预设电压信号加载到钳位保护电路133。

具体的，在第二钳位供电电路132中：

第二十二电容C22的一端、第二十三电容C23的一端和第二电感L2的一端均与连接端子E1耦合。第二十二电容C22的另一端和第二十三电容C23的另一端均耦合等电势点。第二低压差线性稳压器U4的IN1引脚、IN2引脚和SHDN引脚均与第二电感L2的一端耦合，第二电感L2的另一端与第二低压差线性稳压器U4的SW引脚耦合。第二低压差线性稳压器U4的GND1引脚和GND2引脚也均耦合等电势点。第二低压差线性稳压器U4的BST引脚与第二十四电容C24的一端耦合。第二低压差线性稳压器U4的PG引脚与第二十九电阻R29的一端耦合，第二十九电阻R29的另一端分别与第二低压差线性稳压器U4的OUT1引脚和OUT2引脚耦合。第三十电阻R30的一端分别与第二低压差线性稳压器U4的OUT1引脚和OUT2引脚耦合并设有连接端子E2。第三十一电阻R31的一端分别与第二低压差线性稳压器U4的ADJ引脚和第三十电阻R30的另一端耦合。第二十五电容C25的一端和第二十六电容C26的一端均和连接端子E2耦合，第二十四电容C24的另一端、第二十五电容C25的另一端和第二十六电容C26的另一端均耦合等电势点。

通过上述耦合关系，连接端子E1获取电源模块110输出的1.8V电压信号，并将该1.8V电压信号输入至第二低压差线性稳压器U4的IN1引脚和IN2引脚。第二低压差线性稳压器U4将1.8V电压信号进行稳压输出，通过第三十电阻R30和第三十一电阻R31的分压，并通过电容的滤波后，以通过连接端子E2将分压所形成的第二预设电压信号的电压信号输出至钳位保护电路133。其中，第二预设电压信号为1V。此外，也由于第二低压差线性稳压器U4温漂系数小且工作稳定性高，输出的第二预设电压信号的电压纹波小。

如图2和图4所示，本发明实施例中，钳位保护电路133用于根据第一预设电压信号和第二预设电压信号，将第一信号采集模块121输出数据信号的电压和第二信号采集模块122输出数据信号的电压均钳位到预设电压范围内。

具体的，在钳位保护电路133中：

第一钳位二极管D4的阳极端与第三十二电阻R32的一端，第三十二电阻R32的另一端耦合连接端子F1。第二钳位二极管D5的阳极端与第三十三电阻R33的一端，第三十三电阻R33的另一端耦合连接端子F2。第三钳位二极管D6的阳极端与第三十四电阻R34的一端，第三十四电阻R34的另一端耦合连接端子F2。第四钳位二极管D7的阳极端与第三十五电阻R35的一端，第三十五电阻R35的另一端耦合连接端子F3。连接端子F1、连接端子F2和连接端子F3均耦合第一钳位供电电路131的输出端。第五钳位二极管D8的阴极端与第三十六电阻R36的一端，第三十六电阻R36的另一端耦合连接端子F4。第六钳位二极管D9的阴极端与第三十七电阻R37的一端，第三十七电阻R37的另一端耦合连接端子F5。第七钳位二极管D10的阴极端与第三十八电阻R38的一端，第三十八电阻R38的另一端耦合连接端子F5。第八钳位二极管D11的阴极端与第三十九电阻R39的一端，第三十九电阻R39的另一端耦合连接端子F6。连接端子F4、连接端子F5和连接端子F6均耦合第二钳位供电电路132的输出端。

此外，第一钳位二极管D4的阴极端和第五钳位二极管D8的阳极端均第一信号采集模块121中第一差分放大器U1的正向输出端OUT+耦合，且第一钳位二极管D4的阴极端和第五钳位二极管D8的阳极端还均耦合第二十七电容C27的一端。第二钳位二极管D5的阴极端和第六钳位二极管D9的阳极端均第一信号采集模块121中第一差分放大器U1的反向输出端OUT-耦合，且第二钳位二极管D5的阴极端和第六钳位二极管D9的阳极端还均耦合第二十七电容C27的另一端。第三钳位二极管D6的阴极端和第七钳位二极管D10的阳极端均第二信号采集模块122中第二差分放大器U2的正向输出端OUT+耦合，且第三钳位二极管D6的阴极端和第七钳位二极管D10的阳极端还均耦合第二十八电容C28的一端。第四钳位二极管D7的阴极端和第八钳位二极管D11的阳极端均第二信号采集模块122中第二差分放大器U2的反向输出端OUT-耦合，且第四钳位二极管D7的阴极端和第八钳位二极管D11的阳极端还均耦合第二十八电容C28的另一端。

通过上述耦合关系，第一钳位二极管D4和第五钳位二极管D8为第一组，以配合形成钳位作用，以控制第一差分放大器U1的正向输出端OUT+输出的数据信号的电压。第二钳位二极管D5和第六钳位二极管D9为第二组，以配合形成钳位作用，以控制第一差分放大器U1的反向输出端OUT-输出的数据信号的电压。第三钳位二极管D6和第七钳位二极管D10为第三组，以配合形成钳位作用，以控制第二差分放大器U2的正向输出端OUT+输出的数据信号的电压。第四钳位二极管D7和第八钳位二极管D11为第四组，以配合形成钳位作用，以控制第二差分放大器U2的反向输出端OUT-输出的数据信号的电压。

上述四组中，每组的工作原理相同，以第一钳位二极管D4和第五钳位二极管D8所形成的第一组为例进行说明。第一差分放大器U1所输出的数据信号的预设电压范围为0.4V-1.3V，该预设电压范围能够保证转换模块150的正常工作。当数据信号位于预设电压范围内时，通过连接端子F1获取的0.7V电压和连接端子F4获取的1.0V电压使得第一钳位二极管D4和第五钳位二极管D8均处于截止状态。当数据信号的电压产生波动而小于预设电压范围内时，第一钳位二极管D4导通，第五钳位二极管D8仍然截止。第一钳位二极管D4导通使得数据信号的电压被拉高，以将数据信号的电压钳位到预设电压范围内。当数据信号的电压产生波动而大于预设电压范围内时，第一钳位二极管D4保持截止，第五钳位二极管D8导通。第五钳位二极管D8导通使得数据信号的电压被拉低，以将数据信号的电压钳位到预设电压范围内。

请参阅图2、图4和图7，共模参考电压模块140与电源模块110耦合，共模参考电压模块140的输入端与转换模块150耦合，共模参考电压模块140的输出端分别与第一信号采集模块121的参考电压端和信号采集模块120的参考电压端耦合。

具体的，在共模参考电压模块140中：

第四十电阻R40的一端和第二十九电容C29的一端均与连接端子H1耦合。第二十九电容C29的另一端耦合等电势点，第四十电阻R40的另一端和共模参考电压芯片U5的正向输入端+INB耦合，其中，共模参考电压芯片U5可为LTC1051型。共模参考电压芯片U5的V+引脚耦合连接端子H2，第三十电容C30的一端和第三十一电容C31的一端均与连接端子H2耦合，第三十电容C30的另一端和第三十一电容C31的另一端均耦合等电势点。共模参考电压芯片U5的V-引脚耦合连接端子H3，第三十二电容C32的一端和第三十三电容C33的一端均与连接端子H3耦合，第三十二电容C32的另一端和第三十三电容C33的另一端均耦合等电势点。共模参考电压芯片U5的反向输入端-INB与第四十一电阻R41的一端耦合，第四十一电阻R41的另一端共模参考电压芯片U5的输出端OUTB耦合。共模参考电压芯片U5的输出端OUTB还与第三电感L3的一端耦合，第三电感L3的另一端分别与第三十四电容C34的一端、第三十五电容C35的一端、第三十六电容C36的一端和连接端子H4耦合。第三十四电容C34的另一端、第三十五电容C35的另一端和第三十六电容C36的另一端均耦合等电势点。

通过上述耦合关系，通过连接端子H2获取电源模块110输出的5V电压信号，以及通过连接端子H3获取电源模块110输出的-5V电压信号，以保证共模参考电压芯片U5的正常工作。通过连接端子H1获取转换模块150输出的参考电信号。共模参考电压芯片U5将该参考电信号进行放大为预设参考电压信号，并将其通过连接端子H4分别输出加载到第一信号采集模块121的参考电压端和第二信号采集模块122的参考电压端。

请参阅图2、图4，转换模块150包括：射频变压单元151和转换单元152。其中，射频变压单元151和转换单元152耦合，每路信号采集模块120均与转换单元152耦合，转换单元152和射频变压单元151均与采样控制装置200耦合。

如图2、图4、图7和图8所示，本实施例中，射频变压单元151用于获取采样控制装置200的时钟信号，并将该时钟信号通过电磁耦合输出至转换单元152，以保证转换单元152的正常工作。

具体的，在射频变压单元151中：

第三十七电容C37的一端和第四十二电阻R42的一端均与连接端子G1耦合。第四十二电阻R42的另一端接地，第三十七电容C37的另一端和第四十三电阻R43的一端耦合。第四十三电阻R43的另一端与射频变压器U6的PRI-DOT引脚耦合，其中，射频变压器U6的型号为ADT1-1WT。射频变压器U6的PRI引脚接地，射频变压器U6的SEC-CT引脚与第三十八电容C38的一端耦合，第三十八电容C38的另一端也接地。射频变压器U6的SEC-DOT引脚与第三十九电容C39的一端耦合。第三十九电容C39的另一端分别与第九钳位二极管D12的阳极端和第十钳位二极管D13的阴极端耦合。射频变压器U6的SEC引脚与第四十电容C40的一端耦合。第九钳位二极管D12的阴极端和第十钳位二极管D13的阳极端均与第四十电容C40的另一端耦合。此外，第三十九电容C39的另一端和第四十电容C40的另一端还均与转换模块150耦合。

通过上述耦合关系，通过连接端子G1与采样控制装置200的耦合，获取采样控制装置200输出的时钟信号，其中，该时钟信号为差分时钟信号。时钟信号首先通过RC滤波，滤除其信号中的直流分量，再输入到射频变压器U6的初级绕组。射频变压器U6通过初级绕组和次级绕组的电磁耦合关系，将时钟信号输出的同时，还保证电气隔离。通过两个钳位二极管所构成的钳位电路，以将射频变压器U6输出的时钟信号钳位在0.7V以内，以保证时钟信号稳定的输出至转换模块150。

本实施例中，转换单元152用于根据时钟信号和采样控制装置200的控制，将获取的每路数据信号均模数转换后，再通过数据总线输出至采样控制装置200。

具体的，在转换单元152中：

模数转换芯片U7的CLK-引脚与第四十电容C40的另一端耦合，CLK+引脚与第三十九电容C39的另一端耦合，其中，模数转换芯片U7的型号为AD9268型。模数转换芯片U7的VINB+引脚设有耦合连接端子B4的连接端子G2、VINB-设有耦合连接端子B5的连接端子G3、VINA+引脚设有耦合连接端子C5的连接端子G4、以及VINA-设有耦合连接端子C4的连接端子G5。模数转换芯片U7的VCM设有耦合连接端子H1的连接端子G6。模数转换芯片U7的RBIAS引脚与第四十四电阻R44的一端耦合，模数转换芯片U7的SENSE引脚与第四十五电阻R45的一端耦合，模数转换芯片U7的VREF引脚分别与第四十一电容C41的一端和第四十二电容C42的一端耦合。第四十四电阻R44的另一端、第四十五电阻R45的另一端、第四十一电容C41的另一端和第四十二电容C42的另一端均耦合等电势点。模数转换芯片U7的ACDD1引脚、ACDD2引脚、ACDD3引脚、ACDD4引脚、ACDD5引脚、ACDD6引脚、ACDD7引脚和ACDD8引脚均耦合连接端子G7。模数转换芯片U7的PDWN引脚设有连接端子G8，并与第四十六电阻R46的一端耦合。模数转换芯片U7的OEB引脚设有连接端子G9，并与第四十七电阻R47的一端耦合。模数转换芯片U7的CSB引脚设有连接端子G10，并与第四十八电阻R48的一端耦合，第四十八电阻R48的另一端与模数转换芯片U7的ACDD8引脚耦合。模数转换芯片U7的SCLK/DFS引脚设有连接端子G11，并与第四十九电阻R49的一端耦合。模数转换芯片U7的SDIO/DCS引脚设有连接端子G12，并与第五十电阻R50的一端耦合，第五十电阻R50的另一端与模数转换芯片U7的ACDD7引脚耦合。模数转换芯片U7的ORA引脚设有连接端子G13，并与第五十一电阻R51的一端耦合。第四十六电阻R46的另一端、第四十七电阻R47的另一端和第四十九电阻R49的另一端均接地。模数转换芯片U7的SYNC引脚设有连接端子G14，模数转换芯片U7的DRVDD1引脚、DRVDD2引脚、DRVDD3引脚和DRVDD4引脚均耦合连接端子G15。

此外，模数转换芯片U7的DB0引脚与第一排针接排线RM0的8.1引脚耦合。模数转换芯片U7的DB1引脚与第一排针接排线RM0的7.1引脚耦合。模数转换芯片U7的DB2引脚与第一排针接排线RM0的6.1引脚耦合。模数转换芯片U7的DB3引脚与第一排针接排线RM0的5.1引脚耦合。模数转换芯片U7的DB4引脚与第一排针接排线RM0的4.1引脚耦合。模数转换芯片U7的DB5引脚与第一排针接排线RM0的3.1引脚耦合。模数转换芯片U7的DB6引脚与第一排针接排线RM0的2.1引脚耦合。模数转换芯片U7的DB7引脚与第一排针接排线RM0的1.1引脚耦合。

模数转换芯片U7的DB8引脚与第二排针接排线RM1的8.1引脚耦合。模数转换芯片U7的DB9引脚与第二排针接排线RM1的7.1引脚耦合。模数转换芯片U7的DB10引脚与第二排针接排线RM1的6.1引脚耦合。模数转换芯片U7的DB11引脚与第二排针接排线RM1的5.1引脚耦合。模数转换芯片U7的DB12引脚与第二排针接排线RM1的4.1引脚耦合。模数转换芯片U7的DB13引脚与第二排针接排线RM1的3.1引脚耦合。模数转换芯片U7的DB14引脚与第二排针接排线RM1的2.1引脚耦合。模数转换芯片U7的DB15引脚与第二排针接排线RM1的1.1引脚耦合。

模数转换芯片U7的DA0引脚与第三排针接排线RM2的8.1引脚耦合。模数转换芯片U7的DA1引脚与第三排针接排线RM2的7.1引脚耦合。模数转换芯片U7的DA2引脚与第三排针接排线RM2的6.1引脚耦合。模数转换芯片U7的DA3引脚与第三排针接排线RM2的5.1引脚耦合。模数转换芯片U7的DA4引脚与第三排针接排线RM2的4.1引脚耦合。模数转换芯片U7的DA5引脚与第三排针接排线RM2的3.1引脚耦合。模数转换芯片U7的DA6引脚与第三排针接排线RM2的2.1引脚耦合。模数转换芯片U7的DA7引脚与第三排针接排线RM2的1.1引脚耦合。

模数转换芯片U7的DA8引脚与第四排针接排线RM3的8.1引脚耦合。模数转换芯片U7的DA9引脚与第四排针接排线RM3的7.1引脚耦合。模数转换芯片U7的DA10引脚与第四排针接排线RM3的6.1引脚耦合。模数转换芯片U7的DA11引脚与第四排针接排线RM3的5.1引脚耦合。模数转换芯片U7的DA12引脚与第四排针接排线RM3的4.1引脚耦合。模数转换芯片U7的DA13引脚与第四排针接排线RM3的3.1引脚耦合。模数转换芯片U7的DA14引脚与第四排针接排线RM3的2.1引脚耦合。模数转换芯片U7的DA15引脚与第四排针接排线RM3的1.1引脚耦合。

另外，第一排针接排线RM0的8.2至1.2引脚、第二排针接排线RM1的8.2至1.2引脚、第三排针接排线RM2的8.2至1.2引脚和第四排针接排线RM3的8.2至1.2引脚均耦合数据总线，其中，该数据总线可以为SPI数据总线。

通过上述耦合关系，通过连接端子G7和连接端子G15均耦合电源模块110获取1.8V电压信号，以保证模数转换芯片U7的工作供电。模数转换芯片U7通过CLK+引脚和CLK-引脚获取时钟信号，以保证自身的正常工作。模数转换芯片U7通过连接端子G6以将参考电信号输出至共模参考电压模块140。模数转换芯片U7通过连接端子G8、连接端子G9、连接端子G10、连接端子G11、连接端子G12、连接端子G13和连接端子G14均与可编程控制模块160的I/O端口耦合，以实现与可编程控制模块160通信，获取可编程控制模块160发送的控制指令。模数转换芯片U7根据控制自身的采样速率、输入时钟的占空比、采样方式、总线输出方式获取内部寄存器的配置，继而将由连接端子G2、连接端子G3、连接端子G/4和连接端子G5采集的数据信号进行模数转换。此外，模数转换芯片U7的连接端子G8、连接端子G9、连接端子G10、连接端子G11、连接端子G12均设有上拉或者下拉默认电平配置，以使模数转换芯片U7默认为全速工作模式，且并行总线输出。通过模数转换芯片U7分别与第一排针接排线RM0、第二排针接排线RM1、第三排针接排线RM2和第四排针接排线RM3的耦合，以及第一排针接排线RM0、第二排针接排线RM1、第三排针接排线RM2和第四排针接排线RM3与SPI数据总线耦合。以通过第一排针接排线RM0、第二排针接排线RM1、第三排针接排线RM2和第四排针接排线RM3均将获取的每路数据信号均按预设速率输出至SPI数据总线，以通过SPI数据总线将每路数据信号均输出至可编程控制模块160，其中，预设速率为100MSPS。

请参阅图9，本发明实施还提供一种信号采集方法，应用于信号采集装置。信号采集方法包括：步骤S110和步骤S120。

步骤S110：信号采集模块采集数据信号，并将所述数据信号放大输出至转换模块。

步骤S120：转换模块根据采样控制装置的控制，将获取的每路所述数据信号均转换后输出至所述采样控制装置。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的方法的具体工作过程，可以参考前述装置中的对应过程，在此不再赘述。

综上所述，本发明实施例提供了一种信号采集系统及方法，信号采集装置应用于信号采集系统，信号采集系统包括：采样控制装置，信号采集装置包括：电源模块、转换模块和至少两路信号采集模块。电源模块分别与转换模块和每路信号采集模块耦合，每路信号采集模块均与转换模块耦合，转换模块用于与采样控制装置耦合。

通过每路信号采集模块高效的对数据信号进行采集，并将采集的数据信号输出至转换模块。通过至少两路信号采集模块的采集，转换模块能够高效的获取数据信号，并在采样控制装置的控制下，将获取的数据信号模数转换后输出至采样控制装置，以使采样控制装置将数据信号进行处理。因此，通过至少两路信号采集模块来进行数据信号采集，以及通过至少两路信号采集模块和转换模块的配合工作，有效提高了数据采集处理的采样速率。

对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种信号采集系统，其特征在于，所述信号采集系统包括：采样控制装置和信号采集装置，所述采样控制装置包括：可编程逻辑门阵列和微处理器，所述信号采集装置包括：电源模块、转换模块和至少两路信号采集模块，所述电源模块分别与所述转换模块和每路所述信号采集模块耦合，每路所述信号采集模块均与所述转换模块耦合，所述转换模块用于与所述采样控制装置耦合；

所述信号采集模块，用于采集数据信号，并将所述数据信号放大输出至所述转换模块；

所述转换模块，用于根据所述采样控制装置的控制，将获取的每路所述数据信号均转换后输出至所述采样控制装置；

所述可编程逻辑门阵列，用于根据采集数据信号的时长已满足预设的时长要求，发送中断信号至所述微处理器；

所述微处理器，用于根据获取的所述中断信号，将获取的全部数据信号读取到所述微处理器的内存中进行分析、处理；

其中，至少两路所述信号采集模块为：第一信号采集模块和第二信号采集模块，所述信号采集装置还包括：钳位保护模块，所述钳位保护模块的输入端与所述电源模块耦合，所述钳位保护模块的输出端分别与所述第一信号采集模块的输出端和所述第二信号采集模块的输出端耦合；

所述钳位保护模块，用于将所述第一信号采集模块输出所述数据信号的电压和所述第二信号采集模块输出所述数据信号的电压均钳位到预设电压范围内，其中，所述预设电压范围为所述转换模块的工作电压范围。

2.根据权利要求1所述的信号采集系统，其特征在于，所述转换模块包括：射频变压单元和转换单元，所述射频变压单元和所述转换单元耦合，每路所述信号采集模块均与所述转换单元耦合，所述转换单元和所述射频变压单元均用于与所述采样控制装置耦合；

所述射频变压单元，用于获取所述采样控制装置的时钟信号，将所述时钟信号通过电磁耦合输出至所述转换单元；

所述转换单元，用于根据所述时钟信号和所述采样控制装置的控制，将获取的每路所述数据信号均转换后输出至所述采样控制装置。

3.根据权利要求1所述的信号采集系统，其特征在于，所述第一信号采集模块的电源端和所述第二信号采集模块的电源端均与所述电源模块耦合，所述第一信号采集模块的输出端和所述第二信号采集模块的输出端均与所述转换模块耦合；

所述第一信号采集模块，用于采集数据信号，并将所述数据信号放大输出至所述转换模块；

所述第二信号采集模块，用于采集所述数据信号，并将所述数据信号放大输出至所述转换模块。

4.根据权利要求1所述的信号采集系统，其特征在于，所述钳位保护模块包括：第一钳位供电电路、第二钳位供电电路和钳位保护电路，所述第一钳位供电电路的输入端和所述第二钳位供电电路的输入端均与所述电源模块耦合，所述第一钳位供电电路的输出端和所述第二钳位供电电路的输出端均与所述钳位保护电路耦合，所述钳位保护电路分别与所述第一信号采集模块的输出端和第二信号采集模块的输出端耦合；

所述第一钳位供电电路，用于将由所述电源模块获取的电压信号降压为第一预设电压信号，并将所述第一预设电压信号加载到所述钳位保护电路；

所述第二钳位供电电路，用于将由所述电源模块获取的所述电压信号降压为第二预设电压信号，并将所述第二预设电压信号加载到所述钳位保护电路；

所述钳位保护电路，用于根据所述第一预设电压信号和所述第二预设电压信号，将所述第一信号采集模块输出所述数据信号的电压和所述第二信号采集模块输出所述数据信号的电压均钳位到所述预设电压范围内。

5.根据权利要求4所述的信号采集系统，其特征在于，所述钳位保护电路包括：第一钳位二极管、第二钳位二极管、第三钳位二极管、第四钳位二极管、第五钳位二极管、第六钳位二极管、第七钳位二极管和第八钳位二极管；所述第一钳位二极管的阳极端、所述第二钳位二极管的阳极端、所述第三钳位二极管的阳极端和所述第四钳位二极管的阳极端均与所述第一钳位供电电路的输出端耦合，所述第五钳位二极管的阴极端、所述第六钳位二极管的阴极端、所述第七钳位二极管的阴极端和所述第八钳位二极管的阴极端均与所述第二钳位供电电路的输出端耦合，所述第一钳位二极管的阴极端和所述第五钳位二极管的阳极端均所述第一信号采集模块的正向输出端耦合，所述第二钳位二极管的阴极端和所述第六钳位二极管的阳极端均所述第一信号采集模块的反向输出端耦合，所述第三钳位二极管的阴极端和所述第七钳位二极管的阳极端均所述第二信号采集模块的正向输出端耦合，所述第四钳位二极管的阴极端和所述第八钳位二极管的阳极端均所述第二信号采集模块的反向输出端耦合。

6.根据权利要求3所述的信号采集系统，其特征在于，所述信号采集装置还包括：共模参考电压模块，所述共模参考电压模块与所述电源模块耦合，所述共模参考电压模块的输入端与所述转换模块耦合，所述共模参考电压模块的输出端分别与所述第一信号采集模块的参考电压端和第二信号采集模块的参考电压端耦合；

所述共模参考电压模块，用于将由所述转换模块获取的参考电信号放大为预设参考电压信号，并将所述预设参考电压信号分别加载到所述第一信号采集模块的参考电压端和所述第二信号采集模块的参考电压端。

7.根据权利要求1所述的信号采集系统，其特征在于，所述转换模块用于通过数据总线与所述采样控制装置耦合。

8.一种信号采集方法，其特征在于，应用于如权利要求1-7任意一项所述的信号采集系统，所述方法包括：

信号采集模块采集数据信号，并将所述数据信号放大输出至转换模块；

所述转换模块根据采样控制装置的控制，将获取的每路所述数据信号均转换后输出至所述采样控制装置

可编程逻辑门阵列于根据采集数据信号的时长已满足预设的时长要求，发送中断信号至微处理器；

所述微处理器根据获取的所述中断信号，将获取的全部数据信号读取到所述微处理器的内存中进行分析、处理；

其中，至少两路所述信号采集模块为：第一信号采集模块和第二信号采集模块，所述信号采集装置还包括：钳位保护模块，所述钳位保护模块的输入端与所述电源模块耦合，所述钳位保护模块的输出端分别与所述第一信号采集模块的输出端和所述第二信号采集模块的输出端耦合，所述方法还包括：

所述钳位保护模块将所述第一信号采集模块输出所述数据信号的电压和所述第二信号采集模块输出所述数据信号的电压均钳位到预设电压范围内，其中，所述预设电压范围为所述转换模块的工作电压范围。