[go: up one dir, main page]

CN107230716A - 氮化镓晶体管的制备方法 - Google Patents

氮化镓晶体管的制备方法 Download PDF

Info

Publication number
CN107230716A
CN107230716A CN201610178252.2A CN201610178252A CN107230716A CN 107230716 A CN107230716 A CN 107230716A CN 201610178252 A CN201610178252 A CN 201610178252A CN 107230716 A CN107230716 A CN 107230716A
Authority
CN
China
Prior art keywords
layer
oxide layer
contact hole
ohmic contact
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610178252.2A
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610178252.2A priority Critical patent/CN107230716A/zh
Publication of CN107230716A publication Critical patent/CN107230716A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/112Field plates comprising multiple field plate segments
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/117Recessed field plates, e.g. trench field plates or buried field plates

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种氮化镓晶体管的制备方法,该方法包括:在硅衬底上依次生长氮化镓缓冲层及铝镓氮势垒层;在铝镓氮势垒层上依次沉积氮化硅钝化层和第一PETEOS氧化层;在沉积第一PETEOS氧化层后形成的图案上制备欧姆接触电极;在制备欧姆接触电极后形成的图案上制备栅极和栅场板;在制备栅极和栅场板后形成的图案上沉积第二PETEOS氧化层;在沉积第二PETEOS氧化层后形成的图案上制备源场板。该方法在器件上制备栅场板的同时制备源场板,能够调整电场分布,降低栅极边缘电场密度,提高器件的耐压性。

Description

氮化镓晶体管的制备方法
技术领域
本发明实施例涉及半导体器件制备技术领域,尤其涉及一种氮化镓晶体管的制备方法。
背景技术
随着高效完备的功率转换电路及系统需求的日益增加,具有低功耗和高速特性的功率器件吸引了越来越多的关注。由于氮化镓具有较宽的禁带宽度,高电子饱和漂移速率,较高的击穿场强,良好的热稳定性,耐腐蚀和抗辐射性能,所以氮化镓在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势。是国际上广泛关注的新型宽禁带化合物半导体材料。而氮化镓晶体管由于铝镓氮/氮化镓异质结处形成高浓度、高迁移率的二维电子气,同时异质结对二维电子气具有良好的调节作用,使其在大功率和高速电子设备等方面有广泛的应用。
虽然氮化镓晶体管中铝镓氮/氮化镓异质结对二维电子气具有良好的调节作用,但由于铝镓氮/氮化镓异质结的二维电子气中电子浓度很高,在氮化镓外延基底上只有未掺杂的铝镓氮/氮化镓,使器件的栅极边缘电场密度会很大,容易发生氧化层提前击穿的现象,使器件的耐压性较差。
发明内容
本发明实施例提供一种氮化镓晶体管的制备方法,该方法在器件上制备栅场板的同时制备源场板,能够调整电场分布,降低栅极边缘电场密度,提高器件的耐压性。
本发明实施例提供一种氮化镓晶体管的制备方法,包括:
在硅衬底上依次生长氮化镓缓冲层及铝镓氮势垒层;
在所述铝镓氮势垒层上依次沉积氮化硅钝化层和第一PETEOS氧化层;
在沉积所述第一PETEOS氧化层后形成的图案上制备欧姆接触电极;
在制备欧姆接触电极后形成的图案上制备栅极和栅场板;
在制备栅极和栅场板后形成的图案上沉积第二PETEOS氧化层;
在沉积第二PETEOS氧化层后形成的图案上制备源场板。
进一步地,如上所述的方法,所述在沉积所述第一PETEOS氧化层后形成的图案上制备欧姆接触电极,具体包括:
刻蚀左右两侧部分区域的第一PETEOS氧化层,分别形成第一氧化层开孔和第二氧化层开孔,在所述第一氧化层开孔内和所述第二氧化层开孔内分别刻蚀所述氮化硅钝化层,形成第一欧姆接触孔和第二欧姆接触孔;
依次采用DHF溶液,SC1溶液和SC2溶液对所述第一欧姆接触孔和所述第二欧姆接触孔下方的铝镓氮势垒层表面进行清洗处理;
在所述第一欧姆接触孔内、所述第二欧姆接触孔内、所述第一欧姆接触孔上方、所述第二欧姆接触孔上方及所述第一PETEOS氧化层上方沉积欧姆电极金属层;
对所述第一PETEOS氧化层上方的欧姆电极金属层进行光刻,刻蚀,形成第一欧姆接触电极和第二欧姆接触电极。
进一步地,如上所述的方法,所述对所述第一PETEOS氧化层上方的欧姆电极金属层进行光刻,刻蚀,形成第一欧姆接触电极和第二欧姆接触电极之前,还包括:
对沉积欧姆电极金属层后的所述氮化镓晶体管进行退火处理。
进一步地,如上所述的方法,所述退火处理的温度为840摄氏度,所述退火处理的时间为20分钟,所述退火处理在氮气氛围中。
进一步地,如上所述的方法,所述在所述第一欧姆接触孔内、所述第二欧姆接触孔内、所述第一欧姆接触孔上方、所述第二欧姆接触孔上方及所述第一PETEOS氧化层上方沉积欧姆电极金属层具体包括:
在所述第一欧姆接触孔内、所述第二欧姆接触孔内、所述第一欧姆接触孔上方、所述第二欧姆接触孔上方及所述第一PETEOS氧化层上方采用磁控溅射镀膜工艺依次沉积钛层,铝层,钛层及氮化钛层,以形成欧姆电极金属层。
进一步地,如上所述的方法,所述钛层的厚度为200埃,所述铝层的厚度为1200埃,所述氮化钛层的厚度为200埃。
进一步地,如上所述的方法,所述在制备欧姆接触电极后形成的图案上制备栅极和栅场板,具体包括:
刻蚀中间部分区域的第一PETEOS氧化层,形成第三氧化层开孔,在所述第三氧化层开孔内刻蚀氮化硅钝化层和部分铝镓氮势垒层,形成栅极接触孔;
在所述栅极接触孔内、所述栅极接触孔上方及所述第一PETEOS氧化层上方沉积栅极金属层;
对所述第一PETEOS氧化层上方的栅极金属层进行光刻,刻蚀,保留栅极接触孔内,所述栅极接触孔上方预设区域和预设区域右侧部分区域的栅极金属层,所述栅极接触孔内,所述栅极接触孔上方预设区域的栅极金属层为栅极,所述预设区域右侧部分区域的栅极金属层为栅场板。
进一步地,如上所述的方法,所述在所述栅极接触孔内、所述栅极接触孔上方及所述第一PETEOS氧化层上方沉积栅极金属层具体包括:
在所述栅极接触孔内、所述栅极接触孔上方及所述欧姆接触电极之间的第一PETEOS氧化层上方采用磁控溅射镀膜工艺依次沉积镍层和金层,以形成栅极金属层。
进一步地,如上所述的方法,所述在制备栅极和栅场板后形成的图案上沉积第二PETEOS氧化层具体为:
在制备所述栅极和栅场板过程后形成的图案上采用化学气相沉积的工艺沉积第二PETEOS氧化层。
进一步地,如上所述的方法,在沉积第二PETEOS氧化层过程后形成的图案上制备源场板具体包括:
刻蚀所述源极上方的第二PETEOS氧化层,形成第四氧化层开孔;
在所述第四氧化层开孔内、所述第四氧化层开孔上方和所述第二PETEOS氧化层上方沉积铝硅铜合金层;
对第二PETEOS氧化层上方右侧区域的铝硅铜合金层进行光刻,刻蚀,形成所述源场板。
本发明实施例提供一种氮化镓晶体管的制备方法,通过在硅衬底上依次生长氮化镓缓冲层及铝镓氮势垒层;在铝镓氮势垒层上依次沉积氮化硅钝化层和第一PETEOS氧化层;在沉积第一PETEOS氧化层后形成的图案上制备欧姆接触电极;在制备欧姆接触电极后形成的图案上制备栅极和栅场板;在制备栅极和栅场板后形成的图案上沉积第二PETEOS氧化层;在沉积第二PETEOS氧化层后形成的图案上制备源场板。该方法在器件上制备栅场板的同时制备源场板,能够调整电场分布,降低栅极边缘电场密度,提高器件的耐压性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明氮化镓晶体管的制备方法实施例一的流程图;
图2为本发明执行实施例一的步骤101后的器件剖面结构示意图;
图3为本发明执行实施例一的步骤102后的器件剖面结构示意图;
图4为本发明执行实施例一的步骤103后的器件剖面结构示意图;
图5为本发明执行实施例一的步骤104后的器件剖面结构示意图;
图6为本发明执行实施例一的步骤105后的器件剖面结构示意图;
图7为本发明执行实施例一的步骤106后的器件剖面结构示意图;
图8为本发明实施例一中步骤103的流程图;
图9为本发明执行实施例一的步骤103a后的器件剖面结构示意图;
图10为本发明执行实施例一的步骤103c后的器件剖面结构示意图;
图11为本发明实施例一中步骤104的流程图;
图12为本发明执行实施例一的步骤104a后的器件剖面结构示意图;
图13为本发明实施例一中步骤106的流程图。
附图标记:
1-硅衬底 2-氮化镓缓冲层 3-铝镓氮势垒层
4-氮化硅钝化层 5-第一PETEOS氧化层 6-第一欧姆接触电极
7-第二欧姆接触电极 8-栅极 9-栅场板
10-第二PETEOS氧化层 11-源场板 12-第一欧姆接触孔
13-第二欧姆接触孔 14-欧姆电极金属层 15-栅极接触孔
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明氮化镓晶体管的制备方法实施例一的流程图,如图1所示,本实施例提供的氮化镓晶体管的制备方法包括以下步骤。
步骤101,在硅衬底1上依次生长氮化镓缓冲层2及铝镓氮势垒层3。
具体地,图2为本发明执行实施例一的步骤101后的器件剖面结构示意图,如图2所示,本实施例中,首先采用外延生长的工艺在硅衬底1上生长氮化镓缓冲层2,然后采用外延生长的工艺在氮化镓缓冲层2上生长铝镓氮势垒层3。
步骤102,在铝镓氮势垒层3上依次沉积氮化硅钝化层和第一PETEOS氧化层。
具体地,图3为本发明执行实施例一的步骤102后的器件剖面结构示意图,如图3所示,本实施例中,首先采用化学气相沉积的工艺在铝镓氮势垒层3上沉积氮化硅钝化层4,然后采用化学气相沉积的工艺在氮化硅钝化层4上沉积第一PETEOS氧化层5。
步骤103,在沉积第一PETEOS氧化层5后形成的图案上制备欧姆接触电极。
具体地,图4为本发明执行实施例一的步骤103后的器件剖面结构示意图,如图4所示,本实施例中,欧姆接触电极包括:第一欧姆接触电极6和第二欧姆接触电极7。第一欧姆接触电极6和第二欧姆接触电极7的尺寸可以相等,第一欧姆接触电极6位于左侧部分区域,第二欧姆接触电极7位于右侧部分区域,第一欧姆接触电极6和第二欧姆接触电极7相对设置。第一欧姆接触电极6可以源极,第二欧姆接触电极7可以为漏极。
本实施例中,制备氮化镓晶体管的欧姆接触电极时,包括对第一PETEOS氧化层5和氮化硅钝化层4进行刻蚀形成欧姆接触孔,沉积欧姆电极金属层,对欧姆电极金属层进行光刻、刻蚀等操作。
步骤104,在制备欧姆接触电极后形成的图案上制备栅极8和栅场板9。
具体地,图5为本发明执行实施例一的步骤104后的器件剖面结构示意图,如图5所示,本实施例中,栅极8和栅场板9位于第一欧姆接触电极6和第二欧姆接触电极7的中间区域,栅场板9位于栅极8的右侧,栅场板9与栅极8为一体成型结构。制备氮化镓晶体管的栅极8和栅场板9时,包括对第一PETEOS氧化层和氮化硅钝化层、部分铝镓氮势垫层进行刻蚀形成栅极接触孔,沉积栅极金属层,对栅极金属层进行光刻、刻蚀,形成栅极和栅场板等操作。
步骤105,在制备栅极8和栅场板9后形成的图案上沉积第二PETEOS氧化层10。
具体地,图6为本发明执行实施例一的步骤105后的器件剖面结构示意图,如图6所示,本实施例中,第二PETEOS氧化层10形成在栅极8和第一欧姆接触电极6之间的区域,栅场板9和第二欧姆接触电极7之间的区域,栅极8和第一欧姆接触电极6之间的区域的上方,栅场板9和第二欧姆接触电极7之间的区域的上方,欧姆接触电极、栅极8、栅场板9的上方,使沉积第二PETEOS氧化层10后的器件的上表面为同一水平面。
步骤106,在沉积第二PETEOS氧化层10后形成的图案上制备源场板11。
具体地,本实施例中,图7为本发明执行实施例一的步骤106后的器件剖面结构示意图,如图7所示,在沉积第二PETEOS氧化层后形成的图案上制备源场板时,包括对第一欧姆接触电极即源极的上方的第二PETEOS氧化层进行刻蚀,形成第四氧化层开孔,还包括在第四氧化层开孔内,第四氧化层开孔上方及第二PETEOS氧化层上方沉积合金层,及对合金层进行光刻,刻蚀等操作。
本实施例中,在制备氮化镓晶体管的栅场板和源场板后,还包括对氮化镓晶体管后续其他操作,这些操作与现有技术相同,在此不再一一赘述。
本实施例提供的氮化镓晶体管的制备方法,通过在硅衬底上依次生长氮化镓缓冲层及铝镓氮势垒层;在铝镓氮势垒层上依次沉积氮化硅钝化层和第一PETEOS氧化层;在沉积第一PETEOS氧化层后形成的图案上制备欧姆接触电极;在制备欧姆接触电极后形成的图案上制备栅极和栅场板;在制备栅极和栅场板后形成的图案上沉积第二PETEOS氧化层;在沉积第二PETEOS氧化层后形成的图案上制备源场板。由于在氮化镓晶体管中同时制备了栅场板和源场板,所以能够调整电场分布,降低栅极边缘电场密度,提高器件的耐压性。
进一步地,图8为本发明实施例一中步骤103的流程图,如图8所示,本实施例提供的氮化镓晶体管的制备方法中,步骤103中在沉积第一PETEOS氧化层后形成的图案上制备欧姆接触电极具体包括如下几个步骤。
步骤103a,刻蚀左右两侧部分区域的第一PETEOS氧化层,分别形成第一氧化层开孔和第二氧化层开孔,在第一氧化层开孔内和第二氧化层开孔内分别刻蚀氮化硅钝化层,形成第一欧姆接触孔12和第二欧姆接触孔13。
具体地,图9为本发明执行实施例一的步骤103a后的器件剖面结构示意图,如图9所示,本实施例中,将氮化镓晶体管分为三个区域,分别为左侧区域,右侧区域和中间区域。可采用干法刻蚀工艺刻蚀掉左右两侧部分区域的第一PETEOS氧化层,在左侧部分区域形成第一氧化层开孔,在右侧部分区域形成第二氧化层开孔,在第一氧化层开孔和第二氧化层开孔内分别刻蚀氮化硅钝化层,第一氧化层开孔的尺寸可以与第二氧化层开孔的尺寸相等,刻蚀掉的氮化硅钝化层位于第一氧化层开孔和第二氧化层开孔的正下方,第一氧化层开孔及第二氧化层开孔的周围尺寸与刻蚀掉的氮化硅钝化层的周围尺寸相等,即第一欧姆接触孔12和第二欧姆接触孔13的截面形状为矩形。在第一氧化层开孔内和第二氧化层开孔内分别刻蚀氮化硅钝化层直到铝镓氮势垫层3的上表面。
步骤103b,依次采用DHF溶液,SC1溶液和SC2溶液对第一欧姆接触孔12和第二欧姆接触孔13下方的铝镓氮势垒层表面进行清洗处理。
本实施例中,DHF溶液为稀释的氢氟酸溶液。首先采用DHF溶液对第一欧姆接触孔12和第二欧姆接触孔13下方的铝镓氮势垒层表面进行清洗处理,DHF溶液与铝镓氮势垒层3表面的自然氧化膜反应,以腐蚀掉铝镓氮势垒层表面的自然氧化膜。
其中,铝镓氮势垒层表面的自然氧化膜可以为氧化铝,氧化镓等氧化膜。
然后,采用SC1溶液对第一欧姆接触孔和第二欧姆接触孔下方的铝镓氮势垒层表面进行清洗处理。
本实施例中,SC1溶液为由氢氧化氨、过氧化氢和水混合而成的溶液。SC1溶液与铝镓氮势垒层表面的颗粒、有机物和金属杂质反应,以去除掉铝镓氮势垒层表面的颗粒、有机物和金属杂质。
最后,采用SC2溶液对第一欧姆接触孔12和第二欧姆接触孔13下方的铝镓氮势垒层表面进行清洗处理。
本实施例中,SC2溶液为由氯化氢、过氧化氢和水混合而成的溶液。SC2溶液与铝镓氮势垒层表面的原子和离子杂质反应,以去除掉铝镓氮势垒层表面的原子和离子杂质。
步骤103c,在第一欧姆接触孔12内、第二欧姆接触孔13内、第一欧姆接触孔12上方、第二欧姆接触孔13上方及第一PETEOS氧化层上方沉积欧姆电极金属层14。
进一步地,图10为本发明执行实施例一的步骤103c后的器件剖面结构示意图,如图10所示,本实施例中,在第一欧姆接触孔12内、第二欧姆接触孔13内、第一欧姆接触孔12上方、第二欧姆接触孔13上方及第一PETEOS氧化层5上方沉积欧姆电极金属层14具体包括:
在第一欧姆接触孔12内、第二欧姆接触孔13内、第一欧姆接触孔12上方、第二欧姆接触孔13上方及第一PETEOS氧化层5上方采用磁控溅射镀膜工艺依次沉积钛层,铝层,钛层及氮化钛层,以形成欧姆电极金属层14。
其中,钛层的厚度为200埃,铝层的厚度为1200埃,氮化钛层的厚度为200埃。
步骤103d,对沉积欧姆电极金属层14后的氮化镓晶体管进行退火处理。
本实施例中,制造欧姆接触电极时,形成欧姆电极金属层14。对制造欧姆接触电极后的氮化镓晶体管进行退火处理时,欧姆电极金属层14中的金属向铝镓氮势垒层3扩散,与铝镓氮发生反应,铝镓氮势垒层3中的氮向欧姆电极金属层14扩散,形成大量N空位,在退火温度和退火时间达到形成欧姆接触要求时,在铝镓氮势垒层3和欧姆电极金属层14之间形成欧姆接触。
优选地,本实施例中,退火处理的温度为840摄氏度,退火处理的时间为20分钟,退火处理在氮气氛围中。
步骤103e,对第一PETEOS氧化层5上方的欧姆电极金属层14进行光刻,刻蚀,形成第一欧姆接触电极6和第二欧姆接触电极7。
本实施例中,图4为本发明执行实施例一的步骤103后的器件剖面结构示意图,如图4所示,本实施例中,对第一PETEOS氧化层上方的中间区域的欧姆电极金属层进行光刻,刻蚀后,在第一PETEOS氧化层上方左侧保留的欧姆电极金属层、第一欧姆接触孔中的欧姆电极金属层形成第一欧姆接触电极,在第一PETEOS氧化层上方右侧保留的欧姆电极金属层、第二欧姆接触孔中的欧姆电极金属层形成第二欧姆接触电极,其中,第一欧姆接触电极为源极,第二欧姆接触电极为漏极。
本实施例中,在沉积第一PETEOS氧化层后形成的图案上制备欧姆接触电极时,采用DHF溶液,SC1溶液和SC2溶液对第一欧姆接触孔和第二欧姆接触孔下方的铝镓氮势垒层表面进行清洗处理,能够有效去除铝镓氮势垒层表面的杂质,并且对沉积欧姆电极金属层后的氮化镓晶体管进行退火处理,使铝镓氮势垒层和欧姆电极金属层之间形成更好的欧姆接触。
进一步地,图11为本发明实施例一中步骤104的流程图,如图11所示,本实施例中,步骤104中在制备欧姆接触电极后形成的图案上制备栅极和栅场板可分为以下几个步骤。
步骤104a,刻蚀中间部分区域的第一PETEOS氧化层,形成第三氧化层开孔,在第三氧化层开孔内刻蚀氮化硅钝化层和部分铝镓氮势垒层,形成栅极接触孔15。
具体地,图12为本发明执行实施例一的步骤104a后的器件剖面结构示意图,如图12所示,本实施例中,采用干法刻蚀工艺刻蚀中间部分区域的第一PETEOS氧化层,形成第三氧化层开孔,第三氧化层开孔的尺寸可以小于第一氧化层开孔或第二氧化层开孔的尺寸。在第三氧化层开孔内采用干法刻蚀工艺刻蚀氮化硅钝化层和部分铝镓氮势垒层,形成栅极接触孔15。其中,刻蚀的氮化硅钝化层和部分铝镓氮势垒层的周围尺寸与第三氧化层开孔的周围尺寸相等,即栅极接触孔15的截面形状为矩形。
步骤104b,在栅极接触孔15内、栅极接触孔15上方及第一PETEOS氧化层上方沉积栅极金属层。
进一步地,本实施例中,在栅极接触孔15内、栅极接触孔15上方及第一PETEOS氧化层上方沉积栅极金属层具体包括:
在栅极接触孔15内、栅极接触孔15上方及欧姆接触电极之间的第一PETEOS氧化层上方采用磁控溅射镀膜工艺依次沉积镍层和金层,以形成栅极金属层15。
步骤104c,对第一PETEOS氧化层上方的栅极金属层15进行光刻,刻蚀,保留栅极接触孔15内,栅极接触孔15上方预设区域和预设区域右侧部分区域的栅极金属层,栅极接触孔15内,栅极接触孔15上方预设区域的栅极金属层为栅极8,预设区域右侧部分区域的栅极金属层为栅场板9。
如图5所示,本实施例中,对第一PETEOS氧化层上方的栅极金属层进行光刻,刻蚀后,保留预设区域和预设区域右侧部分区域的栅极金属层。栅极接触孔内,栅极接触孔上方预设区域的栅极金属层为栅极,预设区域为以栅极接触孔为中心的区域,预设区域右侧部分区域小于预设区域。
本实施例中,栅场板9所包括的金属层与栅极8包括的金属层相同,从下至上依次为镍层和金层。
本实施例中,对第一PETEOS氧化层上方的栅极金属层进行光刻的过程包括:涂胶、曝光、显影的操作。
进一步地,本实施例提供的氮化镓晶体管的制备方法中,在制备栅极8和栅场板9后形成的图案上沉积第二PETEOS氧化层10具体为:
在制备栅极8和栅场板9过程后形成的图案上采用化学气相沉积的工艺沉积第二PETEOS氧化层10。
优选地,图13为本发明实施例一中步骤106的流程图,如图13所示,本实施例提供的氮化镓晶体管的制备方法中,步骤106在沉积第二PETEOS氧化层10后形成的图案上制备源场板11可分为以三个步骤执行。
步骤106a,刻蚀第一欧姆接触电极6上方的第二PETEOS氧化层,形成第四氧化层开孔。
本实施例中,可采用干法刻蚀工艺刻蚀掉第一欧姆接触电极6上方的第二PETEOS氧化层,形成第四氧化层开孔,其中,第四氧化层开孔的周围尺寸小于第一欧姆接触电极6的第一PETEOS氧化层上方的欧姆电极金属层的尺寸,第四氧化层开孔的位置可位于第一欧姆接触电极的第一PETEOS氧化层上方的欧姆电极金属层的中心位置。
步骤106b,在第四氧化层开孔内、第四氧化层开孔上方和第二PETEOS氧化层10上方沉积铝硅铜合金层。
本实施例中,可采用化学气相沉积的工艺在第四氧化层开孔内、第四氧化层开孔上方和第二PETEOS氧化层10上方沉积铝硅铜合金层。
步骤106c,对第二PETEOS氧化层上方右侧区域的铝硅铜合金层进行光刻,刻蚀,形成源场板11。
本实施例中,对第二PETEOS氧化层上方右侧区域的铝硅铜合金层进行光刻,刻蚀后,保留左侧区域的铝硅铜合金层和第四氧化层开孔中的铝硅铜合金层,形成源场板11。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种氮化镓晶体管的制备方法,其特征在于,包括:
在硅衬底上依次生长氮化镓缓冲层及铝镓氮势垒层;
在所述铝镓氮势垒层上依次沉积氮化硅钝化层和第一PETEOS氧化层;
在沉积所述第一PETEOS氧化层后形成的图案上制备欧姆接触电极;
在制备欧姆接触电极后形成的图案上制备栅极和栅场板;
在制备栅极和栅场板后形成的图案上沉积第二PETEOS氧化层;
在沉积第二PETEOS氧化层后形成的图案上制备源场板。
2.根据权利要求1所述的方法,其特征在于,所述在沉积所述第一PETEOS氧化层后形成的图案上制备欧姆接触电极,具体包括:
刻蚀左右两侧部分区域的第一PETEOS氧化层,分别形成第一氧化层开孔和第二氧化层开孔,在所述第一氧化层开孔内和所述第二氧化层开孔内分别刻蚀所述氮化硅钝化层,形成第一欧姆接触孔和第二欧姆接触孔;
依次采用DHF溶液,SC1溶液和SC2溶液对所述第一欧姆接触孔和所述第二欧姆接触孔下方的铝镓氮势垒层表面进行清洗处理;
在所述第一欧姆接触孔内、所述第二欧姆接触孔内、所述第一欧姆接触孔上方、所述第二欧姆接触孔上方及所述第一PETEOS氧化层上方沉积欧姆电极金属层;
对所述第一PETEOS氧化层上方的欧姆电极金属层进行光刻,刻蚀,形成第一欧姆接触电极和第二欧姆接触电极。
3.根据权利要求2所述的方法,其特征在于,所述对所述第一PETEOS氧化层上方的欧姆电极金属层进行光刻,刻蚀,形成第一欧姆接触电极和第二欧姆接触电极之前,还包括:
对沉积欧姆电极金属层后的所述氮化镓晶体管进行退火处理。
4.根据权利要求3所述的方法,其特征在于,所述退火处理的温度为840摄氏度,所述退火处理的时间为20分钟,所述退火处理在氮气氛围中。
5.根据权利要求2所述的方法,其特征在于,所述在所述第一欧姆接触孔内、所述第二欧姆接触孔内、所述第一欧姆接触孔上方、所述第二欧姆接触孔上方及所述第一PETEOS氧化层上方沉积欧姆电极金属层具体包括:
在所述第一欧姆接触孔内、所述第二欧姆接触孔内、所述第一欧姆接触孔上方、所述第二欧姆接触孔上方及所述第一PETEOS氧化层上方采用磁控溅射镀膜工艺依次沉积钛层,铝层,钛层及氮化钛层,以形成欧姆电极金属层。
6.根据权利要求5所述的方法,其特征在于,所述钛层的厚度为200埃,所述铝层的厚度为1200埃,所述氮化钛层的厚度为200埃。
7.根据权利要求1-6任一项所述的方法,其特征在于,所述在制备欧姆接触电极后形成的图案上制备栅极和栅场板,具体包括:
刻蚀中间部分区域的第一PETEOS氧化层,形成第三氧化层开孔,在所述第三氧化层开孔内刻蚀氮化硅钝化层和部分铝镓氮势垒层,形成栅极接触孔;
在所述栅极接触孔内、所述栅极接触孔上方及所述第一PETEOS氧化层上方沉积栅极金属层;
对所述第一PETEOS氧化层上方的栅极金属层进行光刻,刻蚀,保留栅极接触孔内,所述栅极接触孔上方预设区域和预设区域右侧部分区域的栅极金属层,所述栅极接触孔内,所述栅极接触孔上方预设区域的栅极金属层为栅极,所述预设区域右侧部分区域的栅极金属层为栅场板。
8.根据权利要求7所述的方法,其特征在于,所述在所述栅极接触孔内、所述栅极接触孔上方及所述第一PETEOS氧化层上方沉积栅极金属层具体包括:
在所述栅极接触孔内、所述栅极接触孔上方及所述欧姆接触电极之间的第一PETEOS氧化层上方采用磁控溅射镀膜工艺依次沉积镍层和金层,以形成栅极金属层。
9.根据权利要求8所述的方法,其特征在于,所述在制备栅极和栅场板后形成的图案上沉积第二PETEOS氧化层具体为:
在制备所述栅极和栅场板后形成的图案上采用化学气相沉积的工艺沉积第二PETEOS氧化层。
10.根据权利要求2或5所述的方法,其特征在于,在沉积第二PETEOS氧化层过程后形成的图案上制备源场板具体包括:
刻蚀所述第一欧姆接触电极上方的第二PETEOS氧化层,形成第四氧化层开孔;
在所述第四氧化层开孔内、所述第四氧化层开孔上方和所述第二PETEOS氧化层上方沉积铝硅铜合金层;
对第二PETEOS氧化层上方右侧区域的铝硅铜合金层进行光刻,刻蚀,形成所述源场板。
CN201610178252.2A 2016-03-25 2016-03-25 氮化镓晶体管的制备方法 Pending CN107230716A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610178252.2A CN107230716A (zh) 2016-03-25 2016-03-25 氮化镓晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610178252.2A CN107230716A (zh) 2016-03-25 2016-03-25 氮化镓晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN107230716A true CN107230716A (zh) 2017-10-03

Family

ID=59932806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610178252.2A Pending CN107230716A (zh) 2016-03-25 2016-03-25 氮化镓晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN107230716A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119153334A (zh) * 2024-11-18 2024-12-17 珠海镓未来科技有限公司 具有欧姆金属隔离层的半导体器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112772A (zh) * 2013-04-18 2014-10-22 富士通株式会社 化合物半导体器件及其制造方法
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法
CN105322005A (zh) * 2015-04-17 2016-02-10 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
CN105428409A (zh) * 2014-09-16 2016-03-23 株式会社东芝 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112772A (zh) * 2013-04-18 2014-10-22 富士通株式会社 化合物半导体器件及其制造方法
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法
CN105428409A (zh) * 2014-09-16 2016-03-23 株式会社东芝 半导体装置及其制造方法
CN105322005A (zh) * 2015-04-17 2016-02-10 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119153334A (zh) * 2024-11-18 2024-12-17 珠海镓未来科技有限公司 具有欧姆金属隔离层的半导体器件及其制作方法
CN119153334B (zh) * 2024-11-18 2025-03-07 珠海镓未来科技有限公司 具有欧姆金属隔离层的半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN104638010B (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
CN106158950A (zh) 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN105810728A (zh) 增强型鳍式绝缘栅高电子迁移率晶体管
CN105428314A (zh) GaN基HEMT器件制备方法
CN106373874A (zh) 基于AlGaN/GaN HEMT的欧姆接触电极的制造方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN104051514A (zh) 半导体装置与其制造方法
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
CN106601806A (zh) 一种半导体器件及其制作方法
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法
CN109285880A (zh) 增强型鳍式绝缘栅高电子迁移率晶体管
CN107230716A (zh) 氮化镓晶体管的制备方法
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN107104047A (zh) 氮化镓肖特基二极管的制造方法
CN114843341A (zh) 一种增强型GaN功率器件及其制备方法
CN208368511U (zh) 半导体器件
CN107230726A (zh) 增强型氮化镓晶体管的制造方法
CN106531788B (zh) GaN增强型遂穿HEMT及通过自对准实现GaN增强型遂穿HEMT的方法
CN113451128B (zh) 一种高电子迁移率晶体管及制备方法
CN209104156U (zh) 集成增强型与耗尽型场效应管的结构
CN107230624A (zh) 氮化镓晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171003