[go: up one dir, main page]

CN107180753B - 元件芯片的制造方法 - Google Patents

元件芯片的制造方法 Download PDF

Info

Publication number
CN107180753B
CN107180753B CN201710088563.4A CN201710088563A CN107180753B CN 107180753 B CN107180753 B CN 107180753B CN 201710088563 A CN201710088563 A CN 201710088563A CN 107180753 B CN107180753 B CN 107180753B
Authority
CN
China
Prior art keywords
plasma
substrate
holding sheet
mounting table
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710088563.4A
Other languages
English (en)
Other versions
CN107180753A (zh
Inventor
置田尚吾
针贝笃史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN107180753A publication Critical patent/CN107180753A/zh
Application granted granted Critical
Publication of CN107180753B publication Critical patent/CN107180753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

一种元件芯片的制造方法，在对保持在保持片的基板进行等离子体切割时提高产品的成品率。元件芯片的制造方法包括：准备工序，准备将基板的第1主面粘接到保持片而保持在保持片的基板；载置工序，将保持了基板的保持片载置到设置在等离子体处理装置内的载置台；和等离子体切割工序，将基板的分割区域等离子体蚀刻到第1主面，将基板单片化为多个元件芯片。等离子体切割工序包括：第1等离子体蚀刻工序，在载置台与保持片之间供给冷却用气体，同时等离子体蚀刻分割区域的厚度的一部分；和第2等离子体蚀刻工序，在第1等离子体蚀刻工序之后，停止冷却用气体的供给，等离子体蚀刻分割区域的剩余部分。

Description

元件芯片的制造方法
技术领域
本公开涉及由保持在保持片的基板制造元件芯片的方法。
背景技术
作为切割具备由分割区域划定的多个元件区域的基板的方法，已知对该分割区域进行等离子体蚀刻，从而将基板分割为多个元件芯片的等离子体切割。近年来，电子设备变得小型化以及薄型化，电子设备中搭载的IC芯片等的厚度变小。与此同时，成为等离子体切割的对象的用于形成IC芯片等的基板的厚度也变小，基板变得容易挠曲。
专利文献1教导了下述内容：为了提高运输、拾取等中的基板或者元件芯片的操作性，在使基板保持在具备框架和覆盖其开口部的保持片的运输载体的状态下，载置到等离子体处理装置具备的载置台，进行等离子体切割。在使用保持片的情况下，若保持片变得高温，则会伸长或损伤等，从而单片化了的元件芯片脱落，或者从保持片拾取元件芯片变得困难。因此，载置台具备用于粘着保持片的静电吸附机构并且被冷却。通过使保持片静电吸附到被冷却了的载置台，从而等离子体处理中的保持片也被冷却。
在先技术文献
专利文献
专利文献1：国际公开第2012/164857号小册子
将具备包含绝缘膜的电路层的基板保持在保持片的状态下进行等离子体切割的情况下，对埋设在载置台的高频电极施加较大的高频电力，施加较高的偏置电压的同时进行等离子体处理。据此，蚀刻速度变快，能够提高吞吐量。另一方面，若施加较高的偏置电压，则保持片容易变得高温。因此，根据提高吞吐量的观点，也需要在等离子体处理中使保持片高效地冷却。
然而，在处理对象不是保持于保持片的基板，而是具有足够的厚度的基板单体的情况下，为了提高基板的冷却效率，有时使基板静电吸附于载置台，同时从设置在载置台表面的气孔向基板与载置台之间供给氦气(He)等导热气体作为冷却用气体。此时，通过提高供给到基板与载置台之间的导热气体的压力，从而进一步提高基板的冷却效率。
但是，在使用保持片的情况下，有时难以提高供给到载置台与保持片之间的导热气体的压力。因为保持片对载置台的静电吸附力，比基板单体对载置台的静电吸附力弱。而且，若伴随等离子体蚀刻的进展而基板的分割区域的厚度变小，则基板难以保持平坦的形状。因此，通过经由保持片的来自载置台侧的导热气体的压力，基板变得容易以分割区域为起点而与保持片一起从载置台浮起。若基板从载置台浮起，则容易产生加工形状的异常、异常放电等问题。而且，因为保持片与载置台的粘着性降低，所以不能充分地冷却保持片。
此外，进行等离子体切割的情况下，存在静电吸附力容易变得不稳定的课题。一般静电吸附所使用的静电吸附用电极(以下称为ESC电极)，存在利用约翰逊-拉贝克(Johnsen-Rahbek)力的ESC电极和利用库仑(Coulomb)力的ESC电极。在等离子体切割中，基板需要经由保持片而吸附到载置台。如保持片为绝缘性的情况那样，在约翰逊-拉贝克力难以发挥作用的情况下，优选使用利用库仑力的ESC电极。
在利用库仑力的ESC电极的情况下，在基板以及保持片的表面所带电的电荷与设置在载置台内部的ESC电极之间产生静电吸附力。在等离子体切割中，基板在保持片上被单片化为元件芯片。此时，由于基板的膜厚分布、等离子体的分布等的影响，对于被单片化的时机，在基板面内产生偏差。因此，若在等离子体切割的过程开始基板的单片化，则基板表面所带电的电荷的面内分布变得不均匀，静电吸附力容易变得不稳定。
另一方面，在利用约翰逊-拉贝克力的ESC电极的情况下，通过在保持片以及基板流过微小电流而进行静电吸附。该情况下，也在等离子体切割中基板被单片化为元件芯片时，经由保持片向基板的背面流过的微小电流的路径发生变化。因此，在基板被单片化的前后，静电吸附力容易变得不稳定。
如上所述，在通过等离子体处理而将基板进行单片化的等离子体切割中，存在单片化的前后静电吸附力容易变得不稳定这样的课题。因此，难以在载置台与保持片之间导入导热气体。
发明内容
本公开的一方面涉及一种元件芯片的制造方法，将具备第1主面以及与第1主面相反的一侧的第2主面且具备由分割区域划定的多个元件区域的基板在分割区域进行分割从而形成多个元件芯片，包括准备工序、载置工序和等离子体切割工序。准备工序，准备将第1主面粘接于保持片从而被保持片保持的基板。载置工序，将保持了基板的保持片载置到等离子体处理装置内所设置的载置台。等离子体切割工序，将基板的分割区域从第2主面等离子体蚀刻到第1主面，从而将基板单片化为多个元件芯片。而且，等离子体切割工序包括第1等离子体蚀刻工序和作为第1等离子体蚀刻工序之后的工序的第2等离子体蚀刻工序。第1等离子体蚀刻工序，在载置台与保持片之间供给冷却用气体，并且等离子体蚀刻分割区域的厚度的一部分。第2等离子体蚀刻工序，在第1等离子体蚀刻工序之后，停止所述冷却用气体的供给，等离子体蚀刻分割区域的剩余部分。
发明效果
根据本公开所涉及的发明，在对保持在保持片的基板进行等离子体处理时，能够抑制基板从载置台浮起，并且使用冷却用气体来有效地冷却保持片，因此吞吐量以及产品的成品率提高。
附图说明
图1A是概略表示本公开的实施方式所涉及的保持了基板的运输载体的俯视图。
图1B是图1A的B-B线处的剖视图。
图2是用剖面表示本公开的实施方式所涉及的等离子体处理装置的概略构造的概念图。
图3A是表示本公开的第1实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图3B是表示该第1实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图3C是表示该第1实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图4是表示等离子体处理装置的载置台以及冷却用气孔的配置的俯视图。
图5A是表示本公开的第2实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图5B是表示本公开的第2实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图5C是表示本公开的第2实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图6A是表示本公开的第3实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图6B是表示本公开的第3实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图6C是表示本公开的第3实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图7A是表示本公开的第4实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图7B是表示本公开的第4实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图7C是表示本公开的第4实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图8A是表示本公开的第5实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图8B是表示本公开的第5实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
图8C是表示本公开的第5实施方式所涉及的等离子体处理方法的工序的一部分的剖视图。
符号说明
10：基板
11：本体层
12：电路层
121：多层布线层
122：电极焊盘
123：抗蚀剂层
13：背金属层
110：元件芯片
20：运输载体
21：框架
21a：凹口
21b：切角
22：保持片
22a：粘合层
22b：树脂膜
200：等离子体处理装置
203：真空腔
203a：气体导入口
103b：排气口
208：电介质构件
209：天线
210A：第1高频电源
210B：第2高频电源
211：载置台
211a：第1区域
211b：第2区域
211c：第3区域
212：工艺气体源
213：灰化气体源
214：减压机构
215：电极层
216：金属层
217：基台
218：外周部
219：ESC电极
220：高频电极部
221：升降杆
222：支承部
223A、223B：升降机构
224：盖
224W：窗部
225：冷媒循环装置
226：直流电源
227：冷媒流路
228：控制装置
229：外周环
230：冷却用气孔
231：气体导入路径
232：冷却用气体源
具体实施方式
在本实施方式中，考虑基板的分割区域的厚度，同时在载置台与保持片之间供给冷却用气体。也就是说，从等离子体切割工序的初期到变得容易产生保持片的浮起为止的期间，通过冷却用气体有效地冷却保持片，同时进行等离子体蚀刻。另一方面，在等离子体切割工序的后期的变得容易产生保持片的浮起的状态下，停止冷却用气体的供给，进行等离子体蚀刻。据此，能够通过冷却用气体来抑制保持片浮起现象，并且不使保持片损伤地高效地进行等离子体切割。
即，本实施方式所涉及的元件芯片的制造方法，是将具备第1主面以及与第1主面相反的一侧的第2主面且具备由分割区域划定的多个元件区域的基板在分割区域进行分割来形成多个元件芯片的方法。该元件芯片的制造方法包括准备工序、载置工序和等离子体切割工序。准备工序，准备将第1主面粘接于保持片从而被保持片保持的基板。载置工序，将保持了基板的保持片载置到等离子体处理装置内所设置的载置台。等离子体切割工序，将基板的分割区域从第2主面等离子体蚀刻到第1主面，从而将基板单片化为多个元件芯片。而且，等离子体切割工序包括第1等离子体蚀刻工序和作为第1等离子体蚀刻工序之后的工序的第2等离子体蚀刻工序。第1等离子体蚀刻工序，在载置台与保持片之间供给冷却用气体，并且等离子体蚀刻分割区域的厚度的一部分。第2等离子体蚀刻工序，停止冷却用气体的供给，来等离子体蚀刻分割区域的剩余部分。
等离子体切割工序，也可以在对载置台施加了高频电力(偏置电压)的状态下进行。此时，在供给冷却用气体的同时进行等离子体蚀刻的第1等离子体蚀刻工序中，能够施加比第2等离子体蚀刻工序高的偏置电压。因此，第1等离子体蚀刻工序中的蚀刻速度变快，吞吐量提高。该方法尤其在基板具备绝缘膜、金属材料的情况下有用。因为在基板具备绝缘膜、金属材料的情况下，根据处理的高速化观点，通常会施加较高的偏置电压来进行等离子体处理。
首先，参照图1A以及图1B来说明本公开所涉及的发明所使用的运输载体的一实施方式。图1A是概略表示基板10和保持基板10的运输载体20的俯视图，图1B是基板10以及运输载体20的图1A中所示的IB-IB线处的剖视图。另外，在图1A以及图1B中，对于框架21以及基板10均为大致圆形的情况进行了图示，但并不限定于此。
(基板)
基板10是等离子体处理的对象物，被区划为分割区域R1和由分割区域R1划定的多个元件区域R2(参照图3A)。基板10具备本体层11和电路层12，电路层12例如具备半导体电路、电子部件元件、MEMS等。通过蚀刻基板10的分割区域R1，从而得到具有上述电路层12的元件芯片110(参照图3A～图3C)。
本体层11例如是由硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等构成的半导体层。电路层12至少包含绝缘膜，此外还可以包含金属材料、树脂保护层(例如，聚酰亚胺)、抗蚀剂层、电极焊盘、凸起(bump)等。还可以作为与布线用的金属材料的层叠体(多层布线层)来包含绝缘膜。绝缘膜例如包含聚酰亚胺等的树脂膜、二氧化硅(SiO2)、氮化硅(Si3N4)、低介电常数膜(Low-k膜)、钽酸锂(LiTaO3)、铌酸锂(LiNbO3)等。
本体层11的厚度没有特别限定，例如是20～1000μm，也可以是100～300μm。绝缘膜的厚度也没有特别限定，例如是2～10μm。多层布线层的厚度也没有特别限定，例如是2～10μm。抗蚀剂层的厚度也没有特别限定，例如是5～20μm。基板10的大小也没有特别限定，例如，最大直径是50mm～300mm左右。基板10的形状也没有特别限定，例如呈圆形、方型。此外，还可以在基板10设置定向平面(orientation flat)、凹口等缺口(均未图示)。
而且，在本体层11的与电路层12相反的一侧，可以配置背金属层13(参照图7A)。在得到的元件芯片110是功率器件的情况下等，配置背金属层13。背金属层13例如包括金(Au)、镍(Ni)、钛(Ti)、铝(Al)、锡(Sn)、银(Ag)、铂(Pt)、钯(Pd)等。这些可以单独使用，也可以组合两种以上进行使用。背金属层13例如可以是单独包含上述金属的单层，也可以是单独包含上述金属的层的层叠体。背金属层13的厚度没有特别限定，例如是0.5～1.5μm。
(保持片)
保持片22的材质没有特别限定。其中，根据容易粘接基板10的观点，保持片22优选包含粘合层22a和具有柔韧性的树脂膜22b。在该情况下，根据操作性的观点，保持片22固定于框架21。以下，将框架21和固定于框架21的保持片22一起称为运输载体20。
树脂膜22b的材质没有特别限定，例如可以列举，聚乙烯以及聚丙烯等聚烯烃、聚对苯二甲酸乙二醇酯等聚酯等的热可塑性树脂。在树脂膜中，可以混合用于附加伸缩性的橡胶成分(例如，乙烯-丙烯橡胶(EPM)、乙烯-丙烯-二烯橡胶(EPDM)等)、增塑剂、软化剂、抗氧化剂、导电性材料等的各种添加剂。此外，上述热可塑性树脂也可以具有丙烯酸基等表现光聚合反应的官能基。树脂膜22b的厚度没有特别限定，例如是50～300μm，优选50～150μm。
粘合层22a的外周缘粘接到框架21的一个面上，覆盖框架21的开口。在粘合层22a的从框架21的开口露出的部分粘接基板10的一个主面(第1主面10X)来进行支承。在等离子体处理时，保持片22被载置到载置台，使得等离子体处理装置内所设置的载置台与树脂膜22b相接。即，从与第1主面10X相反的主面(第2主面10Y)侧进行等离子体蚀刻。
粘合层22a优选由通过紫外线(UV)的照射而粘合力减小的粘合成分构成。据此，在等离子体切割后拾取元件芯片110时，通过进行UV照射，从而元件芯片110容易从粘合层22a剥离，变得易于拾取。例如，粘合层22a通过在树脂膜22b的单面涂敷5～100μm(优选5～15μm)厚度的UV固化型丙烯酸粘合剂来得到。
(框架)
框架21是具有与基板10的整体相同或其以上的面积的开口的框体，具有规定宽度以及基本恒定的较薄的厚度。框架21具有在保持了保持片22以及基板10的状态下能够运输的程度的刚性。框架21的开口的形状没有特别限定，例如可以是圆形、矩形、六边形等多边形。在框架21上可以设置用于定位的凹口21a、切角21b。作为框架21的材质，例如可以列举铝、不锈钢等金属、树脂等。
(等离子体处理装置)
接下来，参照图2来说明本发明的实施方式所涉及的等离子体处理装置200的构造。图2概略地示出等离子体处理装置200的构造的剖面。
等离子体处理装置200具备载置台211。运输载体20搭载在载置台211上，使得保持片22的保持了基板10的面朝向上方。载置台211具有能够载置整个运输载体20左右的大小。在载置台211的上方，配置了覆盖框架21以及保持片22的至少一部分并且具有用于使基板10的至少一部分露出的窗部224W的盖224。
载置台211以及盖224配置在处理室(真空腔203)内。真空腔203呈上部开口了的大概圆筒状，上部开口由作为盖体的电介质构件208封闭。作为构成真空腔203的材料，可以例示铝、不锈钢(SUS)、对表面进行了防蚀铝加工的铝等。作为构成电介质构件208的材料，可以例示氧化钇(Y2O3)、氮化铝(A1N)、氧化铝(Al2O3)、石英(SiO2)等电介质材料。在电介质构件208的上方，配置了作为上部电极的天线209。天线209与第1高频电源210A电连接。载置台211配置在真空腔203内的底部侧。
在真空腔203连接了气体导入口203a。在气体导入口203a分别通过配管连接了作为等离子体产生用气体的供给源的工艺气体源212以及灰化气体源213。此外，在真空腔203设置了排气口203b，在排气口203b连接了包含用于排放真空腔203内的气体从而减压的真空泵的减压机构214。
载置台211具备分别呈大致圆形的电极层215、金属层216、支承电极层215以及金属层216的基台217和包围电极层215、金属层216以及基台217的外周部218。外周部218由具有导电性以及耐蚀刻性的金属构成，从等离子体保护电极层215、金属层216以及基台217。在外周部218的上表面配置了圆环状的外周环229。外周环229具有从等离子体保护外周部218的上表面的作用。电极层215以及外周环229例如由上述电介质材料构成。
在电极层215的内部配置了构成静电吸附机构的ESC电极219和电连接于第2高频电源210B的高频电极部220。在ESC电极219电连接了直流电源226。静电吸附机构由ESC电极219以及直流电源226构成。通过静电吸附机构，保持片22被吸附于载置台211。
金属层216例如由在表面形成了防蚀铝被覆的铝等构成。在金属层216内形成了冷媒流路227。冷媒流路227对载置台211进行冷却。通过冷却载置台211，从而冷却搭载在载置台211上的保持片22，并且还冷却其一部分与载置台211接触的盖224。冷媒流路227内的冷媒通过冷媒循环装置225而循环。
在载置台211的外周附近配置了贯通载置台211的多个支承部222。支承部222由升降机构223A进行升降驱动。若运输载体20被运输到真空腔203内，则交接给上升到规定位置的支承部222。支承部222支承运输载体20的框架21。通过支承部222的上端面下降到与载置台211相同的水平以下，从而运输载体20搭载到载置台211的规定位置。
在盖224的端部联结了多个升降杆221，使盖224能够升降。升降杆221通过升降机构223B进行升降驱动。基于升降机构223B的盖224的升降动作，能够与升降机构223A独立地进行。
控制装置228控制构成包括第1高频电源210A、第2高频电源210B、工艺气体源212、灰化气体源213、减压机构214、冷媒循环装置225、升降机构223A、升降机构223B以及静电吸附机构的等离子体处理装置200的要素的动作。
(第1实施方式)
以下，参照图3A～图3C来说明第1实施方式。图3A～C是表示本实施方式中的等离子体处理方法的一部分的剖视图。如图3A所示，基板10具备作为半导体层的本体层11和电路层12，电路层12具备多层布线层121、电极焊盘122以及部分地被覆多层布线层121的抗蚀剂层123。抗蚀剂层123被覆元件区域R2，从等离子体保护元件区域R2。换言之，元件区域R2是具备抗蚀剂层123的区域，其他区域是分割区域R1。另外，电极焊盘122的一部分也可以从抗蚀剂层123露出。
(1)准备工序
首先，准备运输载体20。运输载体20通过将保持片22粘接并固定到框架21的一个面而得到。此时，如图1B所示，使保持片22的粘合层22a与框架对置。接下来，通过在保持片22的粘合层22a粘接基板10的本体层11，从而使基板10保持于运输载体20(图3A)。即，在本实施方式中，基板10的粘接于保持片22的面(第1主面10X)是本体层11。
(2)搬入工序
接下来，将保持了基板10的运输载体20搬入真空腔203内。
在真空腔203内，通过升降杆221的驱动，盖224上升到规定位置。打开未图示的闸阀搬入运输载体20。多个支承部222在上升了的状态下待机。若运输载体20到达载置台211上方的规定位置，则运输载体20被交接给支承部222。运输载体20被交接给支承部222的上端面，使得保持片22的粘合层22a朝向上方。
(3)载置工序
若运输载体20被交接给支承部222，则闸阀关闭，反应室103处于密闭状态。接下来，支承部222开始下降。通过支承部222的上端面下降到与载置台211相同的水平以下，从而运输载体20载置到载置台211。接下来，升降杆221进行驱动。升降杆221使盖224下降到规定位置。此时，调节盖224与载置台211的距离，使得盖224能够不与运输载体20接触地覆盖框架21。据此，框架21以及保持片22的未保持基板10的部分，不与盖224接触地被盖224覆盖，基板10从盖224的窗部224W露出。
盖224例如是具有大致圆形的外形轮廓的环形，具有恒定的宽度以及薄的厚度。盖224的内径(窗部224W的直径)比框架21的内径小，盖224的外径比框架21的外径大。因此，若将运输载体20搭载到载置台的规定位置，使盖224下降，则盖224能够覆盖框架21和保持片22的至少一部分。基板10的至少一部分从窗部224W露出。此时，盖224与框架21、保持片22以及基板10都不接触。盖224例如由陶瓷(例如，氧化铝、氮化铝等)、石英等电介质、铝或表面进行了防蚀铝处理的铝等金属构成。
在运输载体20被交接给支承部222后，从直流电源226对ESC电极219施加电压。据此，保持片22与载置台211接触的同时被载置台211静电吸附。另外，向ESC电极219的电压的施加，可以在将保持片22载置到载置台211后(接触之后)开始。
(4)等离子体切割工序
(4-1)第1等离子体蚀刻工序
在第1等离子体蚀刻工序中，从基板10的第2主面10Y侧进行蚀刻，通过与产生的等离子体P1的物理化学反应，仅除去分割区域R1的厚度的一部分(在本实施方式中，电路层12(多层布线层121))(图3B)。此时，在载置台211与保持片22之间供给冷却用气体G。据此，抑制第1等离子体蚀刻工序中的保持片22的温度上升。作为冷却用气体G，没有特别限定，例如可以列举He等导热气体。
在第1等离子体蚀刻工序中仅除去分割区域R1的厚度的一部分。也就是说，第1等离子体蚀刻工序中，基板10在分割区域R1中具备用于维持其平坦的形状而足够的厚度。因此，即使在载置台211与保持片22之间供给冷却用气体G，也可以抑制基板10从载置台211的浮起。因此，跨基板10的整个面，在ESC电极219(载置台211)与保持片22之间产生库仑力，从而基板10以及保持片22被载置台211较强地静电吸附。据此，加工形状稳定，并且抑制异常放电等问题。
在冷却了载置台211的情况下，还抑制被载置台211较强地静电吸附的基板10以及保持片22的热损伤。因此，能够对埋设于载置台211的高频电极部220投入100kHz以上(例如，400～500kHz、或者13.56MHz)的高频电力，从而施加较高的偏置电压的同时进行等离子体蚀刻。据此，能够高速加工，提高吞吐量。载置台211的冷却，通过冷媒循环装置225在载置台211内循环例如温度-20℃～20℃的冷媒来进行。冷却用气体G的供给进而通过载置台211的冷却，等离子体处理中的保持片22的温度被抑制在例如70℃以下。
另外，在本实施方式中，在第1等离子体蚀刻工序中除去了电路层12，但不限定于此。例如，在第1等离子体蚀刻工序中，可以仅除去电路层12的一部分，也可以将本体层11的一部分与电路层12一起除去。在任一种情况下，为了抑制在载置台211与保持片22之间供给冷却用气体G引起的基板10从载置台211的浮起，都优选在分割区域R1的剩余厚度大于20μm的时刻、优选大于50μm的时刻结束第1等离子体蚀刻工序。
冷却用气体G从配置在载置台211的表面的冷却用气孔230(参照图2)供给到载置台211与保持片22之间。冷却用气孔230的位置没有特别限定，优选配置在载置台211(具体而言，电极层215)的表面的与框架21对置的位置。在该情况下，优选使载置台211的表面(载置运输载体20的面)中包含冷却用气孔230的环状区域的表面粗糙度变粗(也就是说，使粗糙度变大)。具体而言，如图4所示，载置台211优选具备：包含冷却用气孔230的环状的第1区域211a；具有比第1区域211a小的粗糙度，并且形成在第1区域211a的周围的第2区域211b；和具有比第1区域211a小的粗糙度，并且形成在第1区域211a的内部的第3区域211c。第1区域211a的形状没有特别限定，但是根据能够均匀地高效冷却保持片22的观点，优选是与框架21的形状对应的形状。第2区域211b的至少一部分，优选形成在与框架21对置的位置。即，优选跨第1区域211a以及第2区域211b来载置框架21。
从冷却用气孔230供给的冷却用气体G，首先，滞留在第1区域211a与保持片22之间。因为第1区域211a的粗糙度较大，所以在第1区域211a与保持片22之间形成了比较大的间隙。因此，能够使较多的冷却用气体G滞留在第1区域211a与保持片22之间。而且，因为形成在第1区域211a的周围的第2区域211b的粗糙度比较小，所以第2区域211b与保持片22的粘着性高。因此，冷却用气体G不易从第1区域211a向外侧泄漏。也就是说，冷却用气体向第1区域211a的内部的第3区域211c流动，所以可以高效地冷却保持片22。因为第3区域211c的粗糙度更小，所以保持片22与第3区域211c的粘着性也较高。因此，进一步提高冷却效果。
各区域211a～211c的粗糙度，可以通过对载置台211的表面进行研磨或者喷沙加工来调节。例如，在载置台211的表面整体加工为光滑之后，通过对与第1区域211a相当的区域进行研磨或者喷沙加工，从而能够使该区域的粗糙度变大。各区域211a～211c的粗糙度没有特别限定，例如第1区域211a的算术平均粗糙度Ral优选为1.6～2μm，第2区域211b的算术平均粗糙度Ra2优选为0.1～1.2μm，第3区域211c的算术平均粗糙度Ra3优选为0.1～1.2μm。
冷却用气孔230的数量没有特别限定，但是根据均匀且高效地冷却保持片22的观点，优选为多个。在该情况下，冷却用气孔230优选等间隔(例如，5～100mm间隔、优选30～70mm间隔)地配置在第1区域。此外，冷却用气孔230的数量，可以根据框架21的直径来设定。例如，在框架21的直径为300mm的情况下，冷却用气孔230的数量优选为13～29个，在框架21的直径为400mm的情况下，冷却用气孔230的数量优选为17～41个。冷却用气孔230的形状没有特别限制，可以是圆状、椭圆状、多边形状(四边形、六边形等)等。
根据高效地冷却保持片22的观点，冷却用气孔230的尺寸优选较大。另一方面，若冷却用气孔230过大，则在等离子体处理中在冷却用气孔230容易产生异常放电。因此，冷却用气孔230的尺寸，优选具有相同面积的等效圆的直径例如为0.3～1.0mm，也可以是0.5～0.8mm。尤其，根据抑制异常放电的观点，可以使冷却用气孔230的尺寸进一步小口径化(例如，0.05～0.3mm)。在该情况下，为了弥补伴随小口径化的冷却用气体的供给量的降低，冷却用气孔230的数量优选比上述数量多。
冷却用气孔230与气体导入路径231连接。在有多个冷却用气孔230的情况下，可以使气体导入路径231分支，使全部冷却用气孔230与气体导入路径231连接。在气体导入路径231中，从冷却用气体源232供给冷却用气体G。在气体导入路径231，还可以连接未图示的压力计、控制冷却用气体G的流量的流量控制器等。从气体导入路径231例如供给压力30～2000Pa、流量1～100sccm的冷却用气体G，优选供给压力30～400Pa、流量1～20sccm的冷却用气体G。另外，sccm是流量的单位，1sccm是指一分钟流过1cm3的标准状态(0℃、一个大气压)的气体的量。
如以下那样产生等离子体P1。首先，从工艺气体源212经由气体导入口203a向真空腔203内部导入工艺气体。另一方面，减压机构214将真空腔203内的气体从排气口203b排出，将真空腔203内维持在规定压力。接下来，从第1高频电源210A对天线209投入高频电力，使真空腔203内产生等离子体P1。所产生的等离子体P1由离子、电子、自由基等构成。
等离子体P1的产生条件，根据被蚀刻的层(在该情况下，电路层12)的材质等来设定。例如，在蚀刻包含金属材料的多层布线层121的情况下，等离子体P1优选以包含氩气(Ar)的工艺气体为原料来产生。在该情况下，进行基于等离子体P1的物理作用的离子性蚀刻。此时，如上所述，优选从第1高频电源210A对天线209供给1000～5000W的频率13.56MHz的高频电力，并且从第2高频电源210B对高频电极部220投入100kHz以上(例如，400～500kHz、或者13.56MHz)的高频电力。通过对高频电极部220投入高频电力，从而在载置台211的表面产生偏置电压，通过该偏置电压，入射到基板10的离子被加速，增加蚀刻速度。
在第1等离子体蚀刻工序中，因为在载置台211与保持片22之间供给冷却用气体G同时进行蚀刻，所以在第2等离子体蚀刻工序中能够施加比施加给高频电极部220的情况的高频电力大的高频电力。例如，在作为原料气体而以150～250sccm供给CF4和Ar的混合气体(CF4∶Ar＝50∶50)的情况下，能够根据如下条件来产生等离子体P1，即：将处理室内的压力调整为0.2～1.5Pa，将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为500～1800W。
此外，如上所述，在第1等离子体蚀刻工序中，在将本体层11的一部分与电路层12一起除去的情况下，可以切换条件来进行蚀刻。例如，可以通过以包含Ar的工艺气体为原料的等离子体除去了电路层12之后，切换为产生后述的等离子体P2的条件(或者通过波希(Bosch)法)，从而除去本体层11的一部分。
(4-2)第2等离子体蚀刻工序
在第1等离子体工序之后，停止冷却用气体G的供给，从而通过等离子体P2对分割区域R1的剩余部分进行等离子体蚀刻(图3C)。据此，基板10被单片化，在保持片22保持多个元件芯片110。
此外，等离子体P2的产生条件也根据被蚀刻的层(在该情况下，本体层11)的材质等来设定。例如，在蚀刻包含Si的本体层11的情况下，等离子体P2优选以包含六氟化硫(SF6)的工艺气体为原料来产生。在该情况下，例如，从工艺气体源212以100～800sccm供给SF6气体，同时由减压机构214将反应室103的压力控制在10～50Pa。
在本体层11是由Si构成的半导体层的情况下，为了在深度方向上垂直地蚀刻本体层11，能够使用所谓的波希法。在波希法中，通过依次重复保护膜沉积步骤、保护膜蚀刻步骤和Si蚀刻步骤，从而对本体层11在深度方向上挖入。
保护膜沉积步骤例如可以以如下条件进行，即：作为原料气体以150～250sccm供给C4F8，并且将处理室内的压力调整为15～25Pa，将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为0～50W，处理2～15秒钟。
保护膜蚀刻步骤例如可以以如下条件进行，即：作为原料气体以200～400sccm供给SF6，并且将处理室内的压力调整为5～15Pa，将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为300～1000W，处理2～10秒钟。
Si蚀刻步骤例如可以以如下条件进行，即：作为原料气体以200～400sccm供给SF6，并且将处理室内的压力调整为5～15Pa，将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为50～5000W，处理10～20秒钟。
根据上述那样的条件，通过重复保护膜沉积步骤、保护膜蚀刻步骤、以及Si蚀刻步骤，从而能够对包含Si的本体层11以10μm/分钟的速度在深度方向上垂直地进行蚀刻。
在第2等离子体蚀刻工序中，能够在施加比第1等离子体蚀刻工序低的偏置电压的状态下对例如本体层11进行高速加工。换言之，在第2等离子体蚀刻工序中，对高频电极部220的投入功率，能够设定得比第1等离子体蚀刻工序中的对高频电极部220的投入功率小。因此，不需要冷却用气体G的冷却。也就是说，在第2等离子体蚀刻工序中，也能够以不产生基板10从载置台211的浮起的条件高效地蚀刻本体层11。根据在第2等离子体蚀刻工序中能够高速加工的观点，优选在第1等离子体蚀刻工序中进行蚀刻使得仅残留本体层11。另外，如上所述，在第1等离子体蚀刻工序中，也可以将本体层11的一部分与电路层12一起除去。
优选在停止了冷却用气体G的供给之后，也继续直流电源226对ESC电极219的电压施加。据此，维持保持片22被载置台211静电吸附的状态。因此，在停止了冷却用气体G的供给之后，保持片22也可以通过与载置台211的接触而被冷却。若紧接停止了冷却用气体G的供给之后就停止直流电源226对ESC电极219的电压施加，则由于保持片22与载置台211之间残留的冷却用气体G的残压，有可能保持片22从载置台211浮起。根据该观点，也优选在停止了冷却用气体G的供给之后，继续直流电源226对ESC电极219的电压施加。
(4-3)灰化工序
在通过等离子体切割工序将基板10单片化之后，执行灰化。将灰化用的工艺气体(例如，氧气(O2)、O2与包含氟的气体的混合气体等)从灰化气体源213导入真空腔203内。另一方面，进行基于减压机构214的排气，将真空腔203内维持在规定压力。通过自第1高频电源210A的高频电力的投入，从而在真空腔203内产生氧等离子体，除去从盖224的窗部224W露出的单片化了的基板10(元件芯片110)的表面的抗蚀剂层123。
灰化例如可以以如下条件进行，即：作为原料气体以150～300sccm供给CF4和O2的混合气体(CF4∶O2＝50∶50)，并且将处理室内的压力调整为5～15Pa，将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为0～300W。另外，灰化工序中的对高频电极部220的投入功率，期望设定得比第1等离子体蚀刻工序中的对高频电极部220的投入功率小。据此，在施加了比第1等离子体蚀刻工序低的偏置电压的状态下进行灰化。因此，不需要冷却用气体G的冷却。
(5)搬出工序
灰化结束后，排出真空腔203内的气体，打开闸阀。保持多个元件芯片110的运输载体20，通过从闸阀进入的运输机构从等离子体处理装置200搬出。运输载体20被搬出后，闸阀迅速关闭。运输载体20的搬出工艺，可以以与上述那样的将运输载体20搭载到载置台211的过程相反的过程进行。即，使盖224上升到规定位置之后，将对ESC电极219的施加电压设为零，解除运输载体20向载置台211的吸附，使支承部222上升。支承部222上升到规定位置之后，搬出运输载体20。
(第2实施方式)
如图5A所示，本实施方式中，提供给第1等离子体蚀刻工序的基板10的分割区域R1中的多层布线层121的至少一部分已经被除去，除此以外与第1实施方式相同。对于多层布线层121，例如，在第1等离子体蚀刻工序之前，通过激光划刻加工或者等离子体蚀刻加工，除去其至少一部分。在该情况下，在第1等离子体蚀刻工序(图5B)中，也可以仅除去多层布线层121的剩余部分，或者将本体层11的一部分与多层布线层121的剩余部分一起除去。
另外，在本实施方式中，在提供给第1等离子体蚀刻工序的基板10的分割区域R1中，残留了多层布线层121的一部分，但是也可以在第1等离子体蚀刻工序之前将分割区域R1中的多层布线层121全部除去。在该情况下，第1等离子体蚀刻工序，优选在分割区域R1(即，本体层11)的剩余厚度大于20μm的时刻、优选大于50μm的时刻结束。为了抑制冷却用气体G引起的基板10从载置台211的浮起。在第1等离子体蚀刻工序之后，与第1实施方式同样地进行第2等离子体蚀刻工序(图5C)。
(第3实施方式)
如图6A所示，本实施方式中，在提供给第1等离子体蚀刻工序的基板10不包含抗蚀剂层123，除此以外与第1实施方式相同。对于抗蚀剂层123，例如，存在在第1等离子体蚀刻工序之前除去的情况，也存在根本不形成抗蚀剂层123的情况(无掩模加工)。在该情况下，也是在第1等离子体蚀刻工序(图6B)中，既可以仅除去多层布线层121，也可以将本体层11的一部分与多层布线层121一起除去。另外，在该情况下，也可以如第2实施方式那样，在第1等离子体蚀刻工序之前除去多层布线层121的至少一部分。在第1等离子体蚀刻工序之后，与第1实施方式同样地进行第2等离子体蚀刻工序(图6C)。
在本实施方式中，在未由抗蚀剂层123保护元件区域R2的状态下，进行第1等离子体蚀刻工序以及第2等离子体蚀刻工序。因此，在各蚀刻工序中，元件区域R2也可能被蚀刻。因此，可以以元件区域R2的表面不易被蚀刻的条件，进行第1等离子体蚀刻工序以及第2等离子体蚀刻工序。据此，抑制元件区域R2的蚀刻。或者，例如也可以预先掌握上述条件下的第1等离子体蚀刻工序以及第2等离子体蚀刻工序对元件区域R2的蚀刻程度，将元件区域R2设计得足够厚。
(第4实施方式)
如图7A所示，本实施方式中，提供给第1等离子体蚀刻工序的基板10在本体层11的与多层布线层121相反的一侧具备背金属层13，并且基板10的粘接到保持片22的面(第1主面10X)是具备多层布线层121的电极焊盘122的面，除此以外与第1实施方式相同。另外，在本实施方式中，抗蚀剂层123配置在背金属层13的与本体层11相反的一侧的表面。
在第1等离子体蚀刻工序中，至少蚀刻背金属层13(图7B)。为了不使吞吐量降低地对背金属层13进行等离子体蚀刻，期望施加较高的偏置电压。这里，在第1等离子体蚀刻工序中，在基板10的分割区域R1配置了本体层11以及电路层12，所以基板10保持其平坦的形状。因此，能够抑制基板10从载置台211的浮起，同时在载置台211与保持片22之间供给冷却用气体G。据此，抑制保持片22以及基板10的温度上升。即，在本实施方式中，也可以施加较高的偏置电压同时进行第1等离子体蚀刻工序，所以吞吐量提高。
在第1等离子体蚀刻工序中，优选将分割区域R1中的背金属层13全部除去(图7B)。这是为了进一步提高吞吐量。另外，在第1等离子体蚀刻工序中，也可以将本体层11的至少一部分与背金属层13一起除去。在该情况下，为了抑制基板10从载置台211的浮起，也优选在分割区域R1的剩余厚度大于20μm的时刻、优选大于50μm的时刻结束第1等离子体蚀刻工序。
第1等离子体蚀刻工序，例如使用以包含Ar的工艺气体为原料而产生的等离子体P1来进行。此时，如上所述，从第2高频电源210B对高频电极部220投入100kHz以上(例如，400～500kHz、或者13.56MHz)的高频电力，施加较高的偏置电压。具体而言，能够根据如下条件来产生等离子体P1，即：作为原料气体以150～250sccm供给CF4和Ar的混合气体(CF4∶Ar＝50∶50)，并且将处理室内的压力调整为0.2～1.5Pa，将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为500～1800W。
在第2等离子体蚀刻工序中，蚀刻分割区域R1的剩余部分(在图7C中，本体层11以及多层布线层121)。据此，基板10被单片化，在保持片22保持多个元件芯片110。本体层11以及多层布线层121的蚀刻条件可以分别不同。例如，如上所述，可以在通过波希法加工除去了本体层11之后，通过以包含Ar的工艺气体作为原料的等离子体来除去多层布线层121。
多层布线层121的蚀刻，例如可以以如下条件来进行，即：作为原料气体以150～250sccm供给CF4和Ar的混合气体(CF4∶Ar＝50∶50)，并且将处理室内的压力调整为0.2～1.5Pa，将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为500～1000W。但是，因为在第2等离子体蚀刻工序(尤其，多层布线层121的除去)中，停止冷却用气体G的供给，所以优选不施加会导致温度上升的较高的偏置电压。
(第5实施方式)
如图8A所示，本实施方式中，在提供给第1等离子体蚀刻工序的基板10的分割区域R1不包含多层布线层121，除此以外与第4实施方式相同。对于多层布线层121，存在在第1等离子体蚀刻工序之前通过激光划刻加工或者等离子体蚀刻加工来除去的情况，也存在通过设法布局，从而在分割区域R1根本不形成的情况。另外，如图8B所示，在使保持片22保持了基板10的状态下，优选在相邻的元件区域R2的多层布线层121彼此之间夹着保持片22的粘合层22a。这是为了进一步提高基板10对载置台211的吸附力。
根据吞吐量提高的观点，在第1等离子体蚀刻工序中，优选将分割区域R1中的背金属层13全部除去(图8C)。在该情况下，在第2等离子体蚀刻工序中，仅除去本体层11即可(图8C)。因此，即使不能施加较高的偏置电压，也能够高速地进行波希法。也就是说，不需要冷却用气体G的冷却。即，在第2等离子体蚀刻工序中，也能够以不产生基板10从载置台211的浮起的条件，高效地蚀刻本体层11。
(产业上的可利用性)
本公开的发明所涉及的制造方法，作为由保持在保持片且具备电路层的基板制造元件芯片的方法是有用的。

Claims (2)

1.一种元件芯片的制造方法，将具备第1主面以及与第1主面相反的一侧的第2主面且具备由分割区域划定的多个元件区域的基板，在所述分割区域进行分割来形成多个元件芯片，
所述元件芯片的制造方法包括：
准备工序，准备将所述第1主面粘接到保持片而保持在所述保持片的基板；
载置工序，将保持了所述基板的所述保持片载置到设置在等离子体处理装置内的载置台；和
等离子体切割工序，将所述基板的所述分割区域从所述第2主面等离子体蚀刻到所述第1主面，将所述基板单片化为多个元件芯片，
所述等离子体切割工序包括：
第1等离子体蚀刻工序，在所述载置台与所述保持片之间供给冷却用气体，同时等离子体蚀刻所述分割区域的厚度的一部分；和
第2等离子体蚀刻工序，在所述第1等离子体蚀刻工序之后，停止所述冷却用气体的供给，等离子体蚀刻所述分割区域的剩余部分，
所述等离子体切割工序在对所述载置台施加了高频电力的状态下进行，
所述第1等离子体蚀刻工序中施加给所述载置台的所述高频电力，大于所述第2等离子体蚀刻工序中施加给所述载置台的所述高频电力。
2.根据权利要求1所述的元件芯片的制造方法，其中，
在所述分割区域的剩余厚度大于20μm的时刻，结束所述第1等离子体蚀刻工序，开始所述第2等离子体蚀刻工序。
CN201710088563.4A 2016-03-09 2017-02-17 元件芯片的制造方法 Active CN107180753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-046339 2016-03-09
JP2016046339A JP6524534B2 (ja) 2016-03-09 2016-03-09 素子チップの製造方法

Publications (2)

Publication Number Publication Date
CN107180753A CN107180753A (zh) 2017-09-19
CN107180753B true CN107180753B (zh) 2023-05-23

Family

ID=59788485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710088563.4A Active CN107180753B (zh) 2016-03-09 2017-02-17 元件芯片的制造方法

Country Status (3)

Country Link
US (1) US10037891B2 (zh)
JP (1) JP6524534B2 (zh)
CN (1) CN107180753B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6631782B2 (ja) * 2015-11-16 2020-01-15 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6519802B2 (ja) * 2016-03-18 2019-05-29 パナソニックＩｐマネジメント株式会社 プラズマ処理方法およびプラズマ処理装置
US10535505B2 (en) * 2016-11-11 2020-01-14 Lam Research Corporation Plasma light up suppression
US11075117B2 (en) * 2018-02-26 2021-07-27 Xilinx, Inc. Die singulation and stacked device structures
KR102133279B1 (ko) * 2018-06-20 2020-07-13 주식회사 엘지화학 회절 격자 도광판용 몰드의 제조방법 및 회절 격자 도광판의 제조방법
DE102020115687B4 (de) * 2020-06-15 2024-05-16 Infineon Technologies Ag Herstellung von halbleitervorrichtungen durch dünnen und zerteilen
JP7539045B2 (ja) * 2020-12-03 2024-08-23 パナソニックＩｐマネジメント株式会社 プラズマ処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274141A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
CN104616958A (zh) * 2013-11-01 2015-05-13 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法
JP2016506087A (ja) * 2013-01-25 2016-02-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009107718A1 (ja) * 2008-02-27 2009-09-03 東京エレクトロン株式会社 プラズマエッチング処理装置およびプラズマエッチング処理方法
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5528394B2 (ja) 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
JP6024921B2 (ja) * 2013-11-01 2016-11-16 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP6101227B2 (ja) * 2014-03-17 2017-03-22 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274141A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP2016506087A (ja) * 2013-01-25 2016-02-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
CN104616958A (zh) * 2013-11-01 2015-05-13 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法

Also Published As

Publication number Publication date
US20170263462A1 (en) 2017-09-14
US10037891B2 (en) 2018-07-31
JP6524534B2 (ja) 2019-06-05
JP2017162998A (ja) 2017-09-14
CN107180753A (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
CN107180753B (zh) 元件芯片的制造方法
JP6524562B2 (ja) 素子チップおよびその製造方法
JP6575874B2 (ja) 素子チップの製造方法
CN107452596B (zh) 元件芯片的制造方法
CN106024566B (zh) 等离子处理装置以及等离子处理方法
CN107452597B (zh) 元件芯片的制造方法
JP2018133540A (ja) プラズマ処理装置およびプラズマ処理方法
CN107180754B (zh) 等离子体处理方法
CN106024682A (zh) 等离子处理装置以及等离子处理方法
JP6555656B2 (ja) プラズマ処理装置および電子部品の製造方法
JP6604476B2 (ja) 素子チップの製造方法
CN106024565B (zh) 等离子处理装置以及等离子处理方法
JP6485702B2 (ja) プラズマ処理方法および電子部品の製造方法
CN107154369A (zh) 等离子体处理方法
JP7170261B2 (ja) 素子チップの製造方法
JP7209247B2 (ja) 素子チップの製造方法
JP2017163071A (ja) 素子チップおよびその製造方法
JP2016195155A (ja) プラズマ処理装置およびプラズマ処理方法
US9779986B2 (en) Plasma treatment method and method of manufacturing electronic component
JP2016195151A (ja) プラズマ処理装置およびプラズマ処理方法
JP7209246B2 (ja) 素子チップの製造方法
JP6440120B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP7390615B2 (ja) 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
CN107180745A (zh) 元件芯片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant