[go: up one dir, main page]

CN107124837B - 电子模块及制造其的方法 - Google Patents

电子模块及制造其的方法 Download PDF

Info

Publication number
CN107124837B
CN107124837B CN201710346715.6A CN201710346715A CN107124837B CN 107124837 B CN107124837 B CN 107124837B CN 201710346715 A CN201710346715 A CN 201710346715A CN 107124837 B CN107124837 B CN 107124837B
Authority
CN
China
Prior art keywords
electronic
electronic module
spacer element
thermally conductive
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710346715.6A
Other languages
English (en)
Other versions
CN107124837A (zh
Inventor
F·温特
O·盖特纳
I·尼基廷
J·赫格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107124837A publication Critical patent/CN107124837A/zh
Application granted granted Critical
Publication of CN107124837B publication Critical patent/CN107124837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

根据一个示例性方面，提供了一种电子模块，其中电子模块包括含有至少一个电子部件的电子芯片，含有布置在电子芯片上的主表面并与至少一个电子部件导热连接的间隔元件，以及至少部分地围绕电子芯片和间隔元件的模塑材料，其中间隔元件包括侧表面，其与模塑材料接触并包括表面结构。

Description

电子模块及制造其的方法
分案说明
本申请是于2014年8月11日提交的申请号为201410392670.2、名称为“电子模块及制造其的方法”的中国发明专利申请的分案申请。
技术领域
本发明涉及电子模块。而且，本发明涉及制造电子模块的方法。
背景技术
在本领域中，多个电子模块是已知的，其包括提供一些电子功能的电子或半导体芯片。电子芯片可以布置或放置在衬底上，并且可以通过围绕该电子芯片的模塑材料被容纳或封装。
特别是，由于通过模塑材料的容纳，由电子芯片产生的热量的耗散可以是目的。这对于以下情况尤其如此：电子模块形成功率模块或是功率模块的一部分，即被适配并意为处理相当高的功率的模块，例如功率大小比在信息技术领域中使用的电子模块高几个数量级。
这样的功率模块被使用在电池或电动机中，例如在电动汽车领域中的电池或电动机。这些电池和电动机在充放电过程期间的操作中通常严重受力或受压，导致高及快速的热量生成，其对于电池和电动机的功能可以是破坏性的。因而，所产生的热量的驱散是构建或设计这样的功率模块时需要考虑的一个重要问题。例如，可以使用高导热性的材料用于芯片的衬底安装或当制造引线框架时。此外，热传导材料可以用作电子模块的顶层或外层，以便于提供到环境的较大的接触面积或界面，其可以用作对于模块或封装件的热沉。
为了提高热耗散，热沉可以被设置在功率模块的两个主表面上。该热沉被热耦合到半导体芯片，其中一个热沉可被用于冷却芯片的一侧，而另一热沉与另一侧处于热接触。热沉继而可以通过空气对流或液体冷却而与外侧或环境热耦合。
具体地，半导体芯片的前侧或前表面必须被冷却。通常对于常规的电子模块或封装件，半导体芯片的前侧除了连接到模塑材料还通过键合线或接线柱(clip)被热接触，由于模塑材料的热传导率和键合或接线柱的材料热传导率的巨大差异导致热量的局部释放。
图3示出了常规的功率模块300的截面图，包括具有半导体芯片(未示出)布置在其上的印刷电路板(PCB)或直接铜键合衬底(DCB)301。在PCB 301和/或芯片上，间隔元件或间隔件302经由焊料层303被焊接。间隔元件302的另一侧被连接到DCB 305(例如通过另外的焊料层304被焊接)，即陶瓷板被在陶瓷板的每一个主表面上的相应的铜层所覆盖。然后，功率模块被模塑材料306容纳，该模塑材料306至少在间隔元件302的侧面部分接触间隔元件302并可以进一步覆盖DCB和/或衬底的至少部分。模塑材料或部件使得半导体芯片被保护以免于外界影响并且另一方面可有助于均匀化模块或封装件的机械应力。
除了经由间隔元件和DCB的在电子芯片的前侧的热耗散，为了增加电子模块的热耗散，电子芯片的背侧也可以被连接到热沉，该热沉形成在衬底的背侧。
虽然所描述的电子模块可以表现出良好的热耗散，可能仍有潜在的空间来提供改进的电子模块。
发明内容
因此，可能有必要提供电子模块及制造其的方法，其中电子模块提供长时间的良好的热耗散，例如许多的温度循环，并且实现了电子模块的低故障率。
根据一个示例性方面，提供了一种电子模块，其中，电子模块包括电子芯片、间隔元件和模塑材料，该电子芯片包括至少一个电子部件，该间隔元件包括布置在电子芯片上并与至少一个电子部件导热连接的主表面，该模塑材料至少部分地围绕电子芯片和间隔元件，其中该间隔元件包括侧表面，该侧表面与模塑材料接触并且包括表面结构。
根据一个示例性方面，提供了一种制造电子模块的方法，其中该方法包括：形成包括传导材料且包括主表面和侧表面的间隔元件，该侧表面包括至少一个表面结构，将间隔元件的主表面以导热方式接触电子芯片，至少部分地围绕间隔元件和电子芯片成型模塑材料，使得模塑材料与间隔元件中的至少一个表面的结构接触。
根据一个示例性方面，提供了一种电子模块，其中模块包括电子装置，和至少部分地围绕电子装置的模塑材料，其中电子装置包括衬底，布置在衬底上的电子芯片，以及布置在电子芯片上的间隔元件，其中电子装置包括含有被适配为增加电子装置的表面面积的表面结构的侧表面，其中模塑材料直接接触到表面结构。
通过提供具有包括表面结构的侧表面的间隔元件，也可能增加介于间隔元件与模塑材料之间的接触表面或界面。通过增加介于间隔元件与模塑材料之间的接触表面或界，也可能减少脱层的可能性。
特别是，模塑材料和/或电子芯片与间隔元件之间和/或模塑材料的脱层可以被降低。由于模塑材料的以及电子芯片和/或间隔元件的材料电子芯片的不同热膨胀，这种脱层尤其可以发生并可导致该电子模块的故障，例如由于从电子部件和向电子部件的电路径的断裂。然而，由于表面结构可以增加可用于使得模塑材料与间隔元件之间直接接触的总表面，电子模块的失效风险可以减少。尤其是，可以提供可针对更多的温度循环实现其功能的改进的电子模块，该温度循环即升温和再次降温，而不会例如由于脱层作用而破坏电子模块中的电子或电路径。
附图说明
附图被包括进来以提供对本发明示例性实施例的进一步理解并构成说明书的一部分，附图示出本发明的示例性实施例。
在附图中：
图1A至1C示出了根据示例性实施例的电子模块的横截面图；
图2A至2C概略地示出了用于形成间隔元件上的表面结构的过程；
图3示出了共同的功率模块的横截面图。
具体实施方式
在下文中，将对电子模块及制造其的方法的进一步示例性实施例进行说明。应当注意的是，在电子模块的上下文中所描述的实施例也可以与制造电子模块的方法的实施例结合并且反之亦然。
特别地，间隔元件包括传导材料。例如，传导材料可以是导热和/或导电的。间隔元件也可以实现平衡电子模块的部件或层的高度差的拉平效应。具体地，电子芯片可以包括或者可以由功率晶体管形成，即适用于切换几十或几百瓦数量的电功率的开关元件。这种功率晶体管必须被从用于切换信息信号的晶体管(例如在处理器或存储器的集成电路中)区分开。可替代地，电子模块可包括密集阵列的电子电路也导致必须被耗散的高发热。
术语“表面结构”可特别表示不具有光滑表面的任何结构或功能，即，其具有相比光滑表面而言增加的表面。换言之，包括表面结构的表面可以具有在截面图中的不是直线或不形成直线的边界线。因而，表面结构可以提供真正的三维形式或表面的形状，而不是准二维形式。这样的准二维形式可以是除了轻微非有意或不可避免的突起和/或凹进的平坦或光滑的形式，而真正的三维形式提供了非平坦表面。
特别地，该电子模块可以是功率模块，例如适用于承受高电压的功率晶体管或类似的电子模块。术语“高电压”可具体表示比用于信息信号的典型电压更高的电压。例如，功率晶体管可以承受上百伏甚至几百伏的电压。
特别地，表面结构是三维结构。这种表面结构可以提供在其上或在其处形成有表面结构的侧表面具有比起光滑或平坦或准二维表面而言增加的表面。即，侧表面可以被表面结构所增加。特别地，侧表面可以是垂直与或至少基本上垂直于间隔元件的主表面的表面。应当指出的是，间隔元件可以是准二维的，例如其厚度为0.1mm与10mm之间，特别是在0.5mm与5mm之间，更特别在1.0mm与3.5mm之间，例如约2.5mm，同时具有在0.25mm2与200mm2之间的面积，特别是在0.25mm2与200mm2之间的面积，特别是在40mm2与60mm2的范围内。然而，间隔元件还可具有块的形式，即真正的三维元件，其中在所有三个空间方向上的延伸可以是在相同的数量级，而准二维元件可以具有一个空间方向，在该方向上的扩展比在其它两个空间方向上要小得多。例如，电子芯片可以被布置、安装或固定在衬底上，例如通过由焊接、夹紧或任何其它合适技术的表面安装技术。具体地，电子模块可被电连接到衬底，例如通过引线键合、焊接或表面安装技术。
应当指出的是，电子模块可以包括可相对于彼此被侧布置和/或可以相对于彼此垂直布置的附加间隔元件，即可以形成叠层结构。几个或所有的附加间隔元件可以包括含有表面结构的侧或侧表面。此外，数个电子芯片可以在电子模块中或处于电子模块处相对于彼此被水平和/或垂直布置。模塑材料可以包括热塑性塑料材料、热固性材料、塑性体(plastomere)材料或环氧树脂材料。应当指出的是，间隔元件的侧表面优选地不具有焊料在其上或者是无焊料的，使得在侧表面上的模塑材料的粘合或抓牢可以增加。
在制造电子模块的方法中，形成间隔元件可以包括在设计侧表面，该侧表面具有比起基本上垂直于间隔元件的主表面的平坦的侧表面而言增加的表面面积。
根据电子模块的一个示例性实施例，该至少一个表面结构包括由以下数项构成的组中选出的至少一个结构：凹进、突出、凹入结构，凸起结构、以及倒钩(barb)。
所有描述的表面结构或表面特征可以是增加接触模塑材料的表面面积并因而可适于提供某种榫齿以便于减少脱层的可能性的合适的结构。特别地，上述结构可以具有在横截面中所描述的形式或形状。换言之，例如突出或凹进的结构可以在基本上垂直于侧表面的区域或平面的方向上的间隔元件的侧表面中形成。
根据电子模块的一个示例性实施例，间隔元件包括导热材料。
例如，导热材料可以是金属或热传导性塑料材料。金属材料的示例可以是铜、钼、镍、铝等。特定的导热率可以高于预定的热阈值，特别是它可以高于10W/(m·K)，或者甚至高于100W/(m·K)。优选地，间隔元件，特别是间隔元件的材料，可以选择为可结构化的，即可以被形成结构或图案，从而例如形成在间隔元件中或上的传导图案或路径。所有描述的材料可以是用于间隔元件的合适材料，因为在一方面这些材料可以易于被结构化而另一方面提供了良好的导热率，允许良好的热传导或耗散。
根据电子模块的一个示例性的实施例，间隔元件包括导电材料。
例如，传导材料的特定导电率可高于给定的阈值，特别是其可以高于1·105S/m或甚至高于1·106S/m。
根据一个示例性实施例，电子模块进一步包括与间隔元件热连接的至少一个外部热传导层。
特别地，至少一个外部热传导层可以是金属层或金属块，如铜、铝或钼块或层。外部热传导层或结构可以形成用于电子模块的热沉并可以被布置在电子模块的最外表面，使得其可以用作电子模块的散热面。该至少一个外部热传导层可以被布置在电子模块的上侧或电子模块的下侧。例如，至少一个热传导层可以以间隔元件被布置在电子芯片与至少一个外部热传导层之间的方式被布置在电子模块的主表面上。可替代地，至少一个外部热传导表面以电子芯片被布置在间隔元件与至少一个热传导表面之间的方式被布置在电子模块的另一主表面上。例如外部热传导层可形成盖或盖结构。
根据一个示例性实施例，电子模块还包括另外的外部热传导层，其中另外的外部热传导层被布置在电子模块的主表面上，该表面与在其上布置有至少一个热传导表面的电子模块的另一个主表面相对。
在第一外部热传导层的相反侧设置第二外部热传导层可以改进电子模块的热耗散。
根据电子模块的一个示例性实施例，其中间隔元件通过由以下数项所构成的组中选出的一个工艺被固定到电子芯片：焊接、烧结、以及胶合。
特别地，当焊接可以是焊料层的焊料结构时可以使用焊料结构。例如通过焊料球、焊料膏、焊料凸块等而形成的焊料结构可以提供一种有效的方式将间隔元件和电子芯片电彼此热连接，并在同一时间在其之间提供足够强的连接。
根据电子模块的一个示例性实施例，间隔元件由冲压、冲孔、研磨、烧结、车削、轧制(rolling)、喷丸(例如喷丸加工)，例如通过使用预元件的刚玉。特别是，冲压可以以脊部被形成在间隔元件的侧表面的中间的方式进行，该脊部可以形成间隔元件的表面结构。这样的脊部可通过使用用于冲压的两个板来实现，其中一个从上侧按压，一个从下侧按压到预元件上。
根据电子模块的示例性实施例，与垂直于主表面延伸的平坦的侧壁相比，至少一个表面结构被配置用于增加侧表面的面积。
根据电子模块的一个示例性实施例，至少一个表面结构构成弯曲的侧表面。
根据一个示例性实施例，制造电子模块的方法进一步包括通过由以下数项所构成的组中选出的至少一个工艺在预元件上形成至少一个表面结构：冲压、压制、模塑、溅射、铣削、烧结、喷丸和轧制。
结构化预元件的所有描述的方法可以提供一种有效的方式来通过提供突起和/或凹部或凹进而形成在预元件中的表面结构。例如，冲压工艺可以由两个冲压板或工具作用在预元件的两侧而进行，使得脊部可形成于预模的侧表面的中间，该预模可在之后形成间隔元件的表面结构。
根据制造的方法的一个示范性实施例，间隔元件的主表面与电子芯片的接触通过选自以下组中的一个工艺而进行：焊接、烧结和胶合。
原则上，可以选择任何允许足够强或稳定的固定的固定方法或固定工艺，而在同一时间提供足够的热接触。例如，焊接可以允许简单和有效的方式来将间隔元件和电子芯片固定到彼此并且提供在两个部件之间的充分的热接触。
根据制造的方法的一个示例性实施例，表面结构形成在间隔元件中。
可替代地或另外地，衬底还可以包括在至少一个侧表面上的表面结构。
根据一个示例性实施例，电子装置进一步包括多个间隔元件。
特别地，间隔元件可以垂直地被布置在彼此的顶部和/或相对于彼此侧地布置。通过提供叠层封装件或模块，提高电子模块的功率能力而不增加所需的面积是可能的。由于该间隔元件的良好的导热率以及提供增加的侧表面面积(导致脱层的可能性降低)，即使当其以叠层的方式被形成时充分地冷却电子模块也是可能的。
总结一个示例性实施例的要旨可以在于提供封装的或容纳的电子模块，其包括介于电子芯片与例如直接铜板的外部热传导层之间的间隔元件，其中间隔元件的侧表面包括表面结构。这些表面结构增加了介于间隔元件与电子模块的模塑材料之间的接触表面或接触区域，并可因而导致脱层的可能性降低，且因此电子模块故障的概率降低。
这种脱层可能通过在电子模块的不同材料之间的热膨胀系数的差异而导致，该差异取决于实际温度导致电子模块中的机械应力，其中该机械应力可能在间隔元件的侧表面达到峰值。因而，提供增加表面并且可能提供某种类型的倒钩或钩住效果的表面结构可以是一种高效的方法以减小脱层的可能性，该脱层之后在使用该电子模块时将可能导致电气故障。若没有表面结构，脱层可能特别发生在模塑材料与上衬底(例如DCB)之间。
另外，应该指出的是，在侧表面处的表面结构还可以降低或避免初始脱层，该初始脱层即为可能由模塑材料的低粘合导致的甚至在第一温度循环之前发生的脱层，由于表面结构的倒钩功能该粘合可以被增加。
本发明的上述和其他目的、特征和优点将会从下面的描述和所附的权利要求并结合附图变得显而易见，其中相同的部件或元件用相同的标号表示。
附图中的图示是示意性的，不一定按比例绘制。
图1示出了根据示例性实施例的电子模块的横截面图。
特别地，图1A示出了根据第一示例性实施例的电子模块100的细节的横截面图，并包括衬底101，例如，直接铜键合衬底(DCB)，包括铜子层和陶瓷子层，在其上布置有电子芯片或元件(未示出)，如功率晶体管，例如IGBT(绝缘栅双极型晶体管)。在衬底101和电子芯片上布置有焊料层102以将间隔元件103固定到衬底上。该间隔元件可以具有约2.5mm的厚度，并由导热材料形成，该导热材料例如铜、钼、镍等。在间隔元件103上，包括铜子层和陶瓷子层的DCB 104被附加的焊料层105放置。如可以由图1A所见，间隔元件103的侧表面106不是平坦的但包括表面结构107，在图1A的实施例中其是基本上凹入的凹槽。此外，该电子模块包括由模塑材料108形成的壳体或封装。模塑材料108与表面结构107接合，即形成在所述间隔元件的凹进，从而导致间隔元件103与模塑材料108之间改进的接触。该改进的接触可导致脱层的可能性降低，从而有可能提高电子模块100的质量。
特别地，图1B示出了根据第二示例性实施例的电子模块110的细节的横截面图，其类似于在图1A中所描述的。然而，图1B的实施例包括突起111，其基本上形成了三角形，如间隔元件103的表面结构。这样的突起可以通过由两个冲压板从相反的两侧冲压预元件而形成。
特别地，图1C示出了根据第三示例性实施例的电子模块120的细节的横截面图，其类似于在图1B中所描绘的。然而，突起111形成了在图1C所示的第三示例性实施例的倒钩或薄片。
图2概略地示出了用于形成在间隔元件200上或中的表面结构的三个示例性过程。间隔元件200可以从确实模塑材料粘合不足的材料制成或可以具有模塑材料粘合不足的附加的表面(例如，Au)。在第一步骤中，例如通过蚀刻、抛光、或使用例如沙的喷丸，被布置或形成在预元件201上的例如接触层或杂质的一些表面元件可以被移除，特别是从预元件201的侧表面移除。
在下一步骤中，表面结构202被形成在预元件201的侧表面203中。根据图2A，表面结构202由如在图2A中概略地描绘的铣削工具204所形成。铣削工具生成在预元件201中的凹槽，由此形成间隔元件200。
图2B示出了另一种可能性以提供在预元件211的侧表面中的表面结构212从而形成间隔元件210。特别地，表面结构212通过在溅射或喷丸工艺中使用磨料颗粒213导致在预元件211的侧表面214中的凹痕212而形成。在溅射工艺期间，数个预元件211可以被一起处理并且可以被布置在两个印模或冲头213之间，该两个印模或冲头213被布置在预元件之上及之下并被用来固定或保持预元件211。再次，图2B的下部示出了在喷丸步骤之后的最终间隔元件210。
图2C示出了形成间隔元件220的另一种可能的方式。根据图2C的实施例，烧结工艺被用来制造间隔元件220。在烧结工艺中，填充有导热材料的工具221被用于形成间隔元件，该导热材料例如铜、钼、镍或塑料导热材料。该材料可以由工具填充在腔222中作为粉末或颗粒223。此外，在腔221的表面处工具220包括突起224。为了制造间隔元件200，冲头225被用来压缩材料颗粒，并在同一时间该工具通过加热填充有导电材料的工具进行烧结工艺。再次，图2C的下部示出了构建后的间隔元件220，其看起来类似于图2A的下部中的间隔元件，并且包括间隔元件220的侧表面227中的表面结构226。
所有在图2中所示的工艺提供了在侧表面处具有表面结构的间隔元件200、210、220，该表面结构可以改进介于以后的模塑材料与间隔元件之间的粘合，使得可以减小后来脱层的可能性。
应当指出的是，术语“包括”不排除其他元件或特征，并且“一”(a)或“一个”(an)不排除多个。此外，结合不同实施例描述的元件可以被组合。还应当注意的是，附图标记不应当被解释为限制权利要求的范围。此外，本申请的范围并不旨在限于在说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。因此，所附权利要求旨在在其范围内包括这样的过程、机器、制造、物质组成、手段、方法或步骤。

Claims (16)

1.一种电子模块，包括：
电子芯片，所述电子芯片包括至少一个电子部件，
至少一个外导热层，在所述电子模块的主表面上；
导热间隔元件，所述导热间隔元件被布置在所述电子芯片和所述至少一个外导热层之间，
其中所述间隔元件与所述至少一个电子部件和所述至少一个外导热层导热连接；以及
模塑材料，所述模塑材料至少部分地围绕所述电子芯片和所述间隔元件；
其中所述间隔元件包括侧表面，所述侧表面与所述模塑材料接触并且包括至少一个三维表面结构；以及
其中所述间隔元件实现拉平效应。
2.根据权利要求1所述的电子模块，其中所述至少一个表面结构包括由以下数项所构成的组中选出的至少一个结构：
凹进，以及
突起。
3.根据权利要求1所述的电子模块，其中所述至少一个表面结构包括由以下数项所构成的组中选出的至少一个结构：
凹入结构，以及
凸出结构。
4.根据权利要求1所述的电子模块，其中所述至少一个表面结构包括倒钩。
5.根据权利要求1或2所述的电子模块，其中所述间隔元件包括导电材料。
6.根据权利要求1或2所述的电子模块，进一步包括另外的外部热传导层，其中所述另外的外部热传导层被布置在所述电子模块的另一主表面上，所述电子模块的所述另一主表面与所述电子模块的所述主表面相对，在所述电子模块的所述主表面上布置有至少一个外导热层。
7.根据权利要求1或2所述的电子模块，其中所述间隔元件通过由以下数项所构成的组中选出的至少一个工艺被固定到所述电子芯片：
焊接；
烧结；以及
胶合。
8.根据权利要求1或2所述的电子模块，其中所述间隔元件通过以下组中的一种工艺形成：
冲压；
压制；
模塑；
溅射；
铣削；
烧结；
喷丸；以及
轧制。
9.根据权利要求1或2所述的电子模块，其中所述至少一个表面结构比起垂直于所述主表面延伸的平坦侧壁而言被配置用于增加所述侧表面的面积。
10.根据权利要求1或2所述的电子模块，其中所述至少一个表面结构构成弯曲的侧表面。
11.一种制造电子模块的方法，所述方法包括：
形成间隔元件，所述间隔元件包括导热材料，其中所述间隔元件包括主表面和侧表面，其中所述侧表面包括至少一个三维表面结构；
在所述间隔元件的所述主表面与所述电子芯片以导热方式产生接触；
在所述电子模块的主表面上产生至少一个外导热层，使得所述间隔元件布置在所述电子芯片和所述至少一个外导热层之间；
在所述至少一个外导热层和所述间隔元件之间产生导热连接；
将模塑材料至少部分地绕所述间隔元件和所述电子芯片成型，使得所述模塑材料与所述间隔元件的至少一个表面结构接触；
其中所述间隔元件实现拉平效应。
12.根据权利要求11所述的方法，进一步包括：
通过由以下数项所构成的组中选出的至少一个工艺将所述至少一个表面结构形成在预元件上：
冲压；
压制；
模塑；
溅射；
铣削；
烧结；
喷丸；以及
轧制。
13.根据权利要求11或12所述的方法，其中在所述间隔元件的所述主表面与所述电子芯片之间产生所述接触通过由以下数项所构成的组中选出的一个工艺进行：
焊接；
烧结；以及
胶合。
14.一种电子模块，所述模块包括：
电子装置；以及
模塑材料，所述模塑材料至少部分地围绕所述电子装置，
其中所述电子装置包括衬底、被布置在所述衬底上的电子芯片、被布置在所述电子模块的主表面上的至少一个外导热层、以及被布置在所述电子芯片和所述至少一个外导热层之间的间隔元件，其中所述间隔元件实现拉平效应，
其中所述电子装置进一步包括侧表面，所述侧表面包括被适配为增加所述电子装置的表面面积的表面结构，
其中所述模塑材料与所述表面结构接触。
15.根据权利要求14所述的电子模块，其中所述表面结构被形成在所述间隔元件上。
16.根据权利要求14或15所述的电子模块，其中所述电子装置进一步包括多个间隔元件。
CN201710346715.6A 2013-08-12 2014-08-11 电子模块及制造其的方法 Active CN107124837B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/964,263 2013-08-12
US13/964,263 US9532459B2 (en) 2013-08-12 2013-08-12 Electronic module and method of manufacturing the same
CN201410392670.2A CN104377174A (zh) 2013-08-12 2014-08-11 电子模块及制造其的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410392670.2A Division CN104377174A (zh) 2013-08-12 2014-08-11 电子模块及制造其的方法

Publications (2)

Publication Number Publication Date
CN107124837A CN107124837A (zh) 2017-09-01
CN107124837B true CN107124837B (zh) 2020-01-17

Family

ID=52389011

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710346715.6A Active CN107124837B (zh) 2013-08-12 2014-08-11 电子模块及制造其的方法
CN201410392670.2A Pending CN104377174A (zh) 2013-08-12 2014-08-11 电子模块及制造其的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410392670.2A Pending CN104377174A (zh) 2013-08-12 2014-08-11 电子模块及制造其的方法

Country Status (3)

Country Link
US (2) US9532459B2 (zh)
CN (2) CN107124837B (zh)
DE (2) DE102014019902B3 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9532459B2 (en) * 2013-08-12 2016-12-27 Infineon Technologies Ag Electronic module and method of manufacturing the same
US20190027379A1 (en) * 2015-11-16 2019-01-24 Intel Corporation Sintered heat spreaders with inserts
CN109079146A (zh) * 2018-08-29 2018-12-25 株洲硬质合金集团有限公司 一种硬质合金长圆柱的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455462A (en) * 1992-01-17 1995-10-03 Amkor Electronics, Inc. Plastic molded package with heat sink for integrated circuit devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
TWI224846B (en) * 2003-08-12 2004-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipating structure
DE10345247B4 (de) * 2003-09-29 2007-10-04 Infineon Technologies Ag Verwendung von Leiterbahnen als Krallkörper
KR100816841B1 (ko) 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US8877524B2 (en) 2008-03-31 2014-11-04 Cree, Inc. Emission tuning methods and devices fabricated utilizing methods
KR20120018811A (ko) * 2009-05-27 2012-03-05 쿠라미크 엘렉트로닉스 게엠베하 냉각 전기 회로
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
EP2784808B8 (en) * 2011-11-21 2016-08-24 Panasonic Intellectual Property Management Co., Ltd. Electrical component resin, semiconductor device, and substrate
TWI429848B (zh) 2011-11-25 2014-03-11 Ind Tech Res Inst 均熱結構與其製法及具有該均熱結構之散熱模組
KR101459857B1 (ko) * 2012-12-27 2014-11-07 현대자동차주식회사 히트싱크 일체형 양면 냉각 파워모듈
US9532459B2 (en) * 2013-08-12 2016-12-27 Infineon Technologies Ag Electronic module and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455462A (en) * 1992-01-17 1995-10-03 Amkor Electronics, Inc. Plastic molded package with heat sink for integrated circuit devices

Also Published As

Publication number Publication date
DE102014111439B4 (de) 2018-07-19
US9847274B2 (en) 2017-12-19
US20170092563A1 (en) 2017-03-30
US20150043169A1 (en) 2015-02-12
US9532459B2 (en) 2016-12-27
DE102014111439A1 (de) 2015-02-12
CN107124837A (zh) 2017-09-01
DE102014019902B3 (de) 2021-01-28
CN104377174A (zh) 2015-02-25

Similar Documents

Publication Publication Date Title
USRE49912E1 (en) Semiconductor device
CN108242401B (zh) 用于制造电子模块组件的方法和电子模块组件
JP6176320B2 (ja) 半導体装置
US7892882B2 (en) Methods and apparatus for a semiconductor device package with improved thermal performance
US20110254177A1 (en) Power electronic package having two substrates with multiple semiconductor chips and electronic components
JP2010129550A (ja) 電力用半導体モジュール
CN106098638A (zh) 包括流体冷却通道的电子模块及其制造方法
CN107851641A (zh) 高功率应用中的三维整体模塑功率电子模块及其方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
CN104272480A (zh) 用于制造器件载体、电子装置和辐射装置的方法以及器件载体、电子装置和辐射装置
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
CN110364497A (zh) 用于功率控制的电子器件模块和其制造的方法
JP6508193B2 (ja) 半導体装置の製造方法および半導体装置
CN104217966A (zh) 包括两个基板的功率模块及其制造方法
CN107124837B (zh) 电子模块及制造其的方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP2012138475A (ja) 半導体モジュールおよび半導体モジュールの製造方法
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JP2004096034A (ja) モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP5884625B2 (ja) 半導体デバイス
JP6593630B2 (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
CN110536562B (zh) 功率构件和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant