[go: up one dir, main page]

CN107123686A - 一种薄膜晶体管及其制作方法、显示面板、显示装置 - Google Patents

一种薄膜晶体管及其制作方法、显示面板、显示装置 Download PDF

Info

Publication number
CN107123686A
CN107123686A CN201710287331.1A CN201710287331A CN107123686A CN 107123686 A CN107123686 A CN 107123686A CN 201710287331 A CN201710287331 A CN 201710287331A CN 107123686 A CN107123686 A CN 107123686A
Authority
CN
China
Prior art keywords
grid
gate
source electrode
source
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710287331.1A
Other languages
English (en)
Other versions
CN107123686B (zh
Inventor
周宏儒
赵永亮
毕鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710287331.1A priority Critical patent/CN107123686B/zh
Publication of CN107123686A publication Critical patent/CN107123686A/zh
Application granted granted Critical
Publication of CN107123686B publication Critical patent/CN107123686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制作方法、显示面板、显示装置，包括：位于基板上处于同层的第一栅极、源极和漏极，所述源极与所述第一栅极之间形成有第一缺口，所述漏极与所述第一栅极之间形成有第二缺口；覆盖在所述第一栅极上的栅极绝缘层；覆盖在所述源极、所述栅极绝缘层、所述漏极上以及填充在所述第一缺口及所述第二缺口的半导体层，从而简化了双栅极薄膜晶体管的工艺流程，进而提高产品的良率。

Description

一种薄膜晶体管及其制作方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及其制作方法、显示面板、显示装置。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display)是目前的主流显示产品，近年来各大面板厂商都在不断扩大生产规模，市场需求越来越大，提高生产效率和生产高质量的液晶显示产品是占领市场的关键。
现有技术中制作薄膜晶体管需要对栅极进行单独的一次图案化工艺处理，然后在对源极和漏极进行一次单独的图案化处理，在进行栅极绝缘层的处理，在上述处理过程中，需要对栅极、源极和漏极分别进行单独处理，制作薄膜晶体管的工艺流程较为复杂，并且栅极与源极和漏极容易产生层间段差，增加了开路风险。
发明内容
本发明提供了一种薄膜晶体管及其制作方法、显示面板、显示装置，以解决如何简化双栅极薄膜晶体管的工艺流程，进而提高产品的良率的问题。
为了解决上述问题，本发明公开了一种薄膜晶体管，包括：
位于基板上处于同层的第一栅极、源极和漏极，所述源极与所述第一栅极之间形成有第一缺口，所述漏极与所述第一栅极之间形成有第二缺口；
覆盖在所述第一栅极上的栅极绝缘层；
覆盖在所述源极、所述栅极绝缘层、所述漏极上以及填充在所述第一缺口及所述第二缺口的半导体层。
可选的，所述源极包括第一源极和第二源极，所述第一源极与所述第一栅极之间，以及第二源极与所述第一栅极之间分别形成有所述第一缺口。
可选的，所述第一缺口或所述第二缺口形状包括下列形状之一：为弧形、方形、W形。
可选的，所述薄膜晶体管还包括：
位于所述半导体层上的钝化层；
位于所述钝化层上的第二栅极，所述第二栅极位于所述第一栅极上方；所述第一栅极和所述第二栅极通过栅极连接线连接，所述第一源极和所述第二源极通过源极连接线连接。
为了解决上述问题，本发明还公开了一种显示面板，包括权利要求1-4中任一项所述的薄膜晶体管。
为了解决上述问题，本发明还公开了一种显示装置，包括权利要求5所述的显示面板。
为了解决上述问题，本发明还公开了一种薄膜晶体管的制作方法，包括：
在基板上通过一次图案化处理形成第一栅极、源极和漏极；所述源极与所述第一栅极之间形成有第一缺口，所述漏极与所述第一栅极之间形成有第二缺口；
在所述第一栅极上形成栅极绝缘层；
形成半导体层，其中，在所述第一栅极、所述源极和所述漏极上形成半导体层，且所述第一缺口和所述第二缺口中填充有半导体材料。
可选的，所述第一缺口或所述第二缺口形状包括下列形状之一：为弧形、方形、W形。
可选的，所述源极包括第一源极和第二源极，所述第一源极与所述第一栅极之间，以及第二源极与所述第一栅极之间分别形成有所述第一缺口。
可选的，所述方法还包括：
在所述半导体层上形成钝化层；
形成栅极过孔和源极过孔；
形成金属导电层；
对所述金属导电层刻蚀形成第二栅极，所述第二栅极位于所述第一栅极的上方，其中，所述第一栅极和所述第二栅极通过所述栅极过孔的栅极连接线连接，所述第一源极和所述第二源极通过所述源极过孔的源极连接线连接。
与现有技术相比，本发明包括以下优点：
首先，本发明通过一次图案化工艺将第一栅极、源极和漏极在同一层形成，简化了工艺流程，同时将第一栅极、源极和漏极在同一层形成还可以避免层间段差，减少开路风险，提高了产品良率。
其次，第一栅极和第二栅极都可以起到开关的作用，该双栅极结构可极大提高响应时间。
当然，实施本发明的任一产品不一定需要同时达到以上所述的所有优点。
附图说明
图1是本发明实施例一所述一种薄膜晶体管的结构示意图；
图2是本发明形成像素电极的俯视示意图；
图3是本发明形成第一栅极、源极和漏极的俯视示意图；
图4是本发明形成半导体层的俯视示意图；
图5是本发明实施例四所述一种薄膜晶体管的制作方法的流程图；
图6是本发明形成栅绝缘层的俯视示意图；
图7是本发明在钝化层上形成栅极过孔和源极过孔的俯视示意图；
图7-1是本发明图7中栅极过孔的剖面示意图；
图8是本发明形成双栅极薄膜晶体管的俯视示意图；
图8-1是本发明形成的薄膜晶体管在B-B方向的剖面图；
图8-2是本发明形成的薄膜晶体管在A-A方向的剖面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
参照图1，其示出了本发明实施例一所述一种薄膜晶体管的结构示意图。
该薄膜晶体管包括：位于基板上处于同层的第一栅极101、源极102和漏极103，所述源极102与所述第一栅极101之间形成有第一缺口，所述漏极与所述第一栅极之间形成有第二缺口。
覆盖在所述第一栅极上的栅极绝缘层104。
覆盖在所述源极102、所述栅极绝缘层104、所述漏极103上以及填充在所述第一缺口及所述第二缺口的半导体层105。
该结构中，基板可以采用主成分为二氧化硅的透明玻璃材料形成，形成基板的材料不限于透明玻璃材料，也可以为透明塑料材料，该基板优选的为玻璃基板。
在基板上处于同层采用一次图案化形成第一栅极101、源极102和漏极103，所述源极102与所述第一栅极101之间形成有第一缺口，所述漏极103与所述第一栅极101之间形成有第二缺口，通过一次图案化形成第一栅极、源极、漏极、第一缺口和第二缺口，简化了工艺流程。
在实际制备过程中，如图2所示，在基板上先形成像素电极106，然后在像素电极上通过一次图案化形成第一栅极101、源极102和漏极103，使漏极103与像素电极106实现连接，如图3所示。
其中，如图3所示的源极102包括第一源极1021和第二源极1022，所述第一源极1021与所述第一栅极101之间，以及第二源极1022与所述第一栅极101之间分别形成有所述第一缺口301，在所述漏极103与所述第一栅极101之间形成有第二缺口302。
该第一缺口301或所述第二缺口302形状包括下列形状之一：为弧形、方形、W形、圆形等，本发明对此不作具体限制，优选的，第一缺口或第二缺口为弧形。
第一栅极电极101、源极102、漏极103均是采用金属材料制备，其可以是钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合，但并不限制于此，也可以为其他金属材料。
需要说明的是，如图1所示，栅极绝缘层104覆盖于第一栅极101上，而源极102及漏极103上不需要覆盖栅极绝缘层104。
在形成第一栅极101、源极102和漏极103，以及第一缺口301和第二缺口302之后，形成半导体层105，如图4所示。
首先沉积半导体层105，然后在半导体层105上进行一次图案化处理，形成位于源极102、栅极绝缘层104、漏极103以及第一缺口301、第二缺口302上的半导体层105。
半导体层材料可以为金属氧化物半导体或非晶硅半导体，但并不限制于此，也可以为其他金属材料。
半导体通常采用湿法进行刻蚀，而源极、漏极也是采用湿法刻蚀，因此源极、漏极上都依然保留半导体层，防止金属层被刻蚀。
其中，第一源极1021与所述漏极103之间形成圆弧形沟道，所述第二源极1022与所述漏极103之间形成复合沟道，本发明通过圆弧形沟道和复合沟道替代了传统的U形沟道，由于圆弧形沟道的长度可以做的较大，宽度可以做的更小，因此可有效提高离子的运行，优化电学特性，提高响应时间。
本发明实施例，首先，通过一次图案化形成第一栅极、源极、漏极、第一缺口和第二缺口，能够减少栅极、源极、漏极MASK工艺次数，简化工艺流程，节约生产成本。进一步的，由于栅极、源极和漏极在同一层形成，可避免层间段差产生，减少开路风险，提高了薄膜晶体管的良率。
其次，位于同层的第一栅极、漏极、双源极(第一源极及第二源极)，以及形成的复合沟道，还可以实现同层驱动功能，提高响应时间。
再次，由于源漏极之间有第一栅极分开，避免了源漏极的短路发生，且第一栅极与源漏极之间有栅极绝缘层，可有效避免了第一栅极与源漏极之间的短路，进而提高了产品良率。
进一步的，所述薄膜晶体管还包括：
在所述半导体层105上的钝化层108。
位于所述钝化层105上的第二栅极107，所述第二栅极107位于所述第一栅极101的上方，其中，所述第一栅极101和所述第二栅极107通过栅极连接线连接，所述第一源极1021和所述第二源极1022通过源极连接线109连接。
其中，钝化层的材料为氧化硅SiOx、氮化硅SiNx、氮氧化硅SiON、氧化铝Al2O3中的一种或多种，但不限制于此。
在所述钝化层108上形成栅极过孔和源极过孔后，沉积金属导电层，金属导电层沉积至栅极过孔和源极过孔中，从而形成栅极连接线和源极连接线。然后再对金属导电层进行刻蚀，即可形成第二栅极107，该第二栅极107位于第一栅极101上方，并与第一栅极101并联，当第一栅极101加入驱动电压时，第一栅极101和第二栅极107均可以起到开关的作用，此双栅结构可提高响应时间，并且当第一栅极或者第二栅极中任意一个栅极失效时，另一个栅极可保证电压信号的正常加入，有效提高了产品的良率。
实施例二
本发明还公开了一种显示面板，包括实施例一中的所述薄膜晶体管。
所述薄膜晶体管具有上述实施例一中薄膜晶体管的所有优点，在此不再赘述。
实施例三
本发明还公开了一种显示装置，包括实施例二中的所述显示面板。
需要说明的是，本实施例中的显示装置可以为：手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
所述显示装置具有上述实施例二中显示基板的所有优点，在此不再赘述。
实施例四
参照图5，其示出了本发明实施例四所述一种薄膜晶体管的制作方法的流程图。
该薄膜晶体管的制作方法可以是在基板上形成像素电极后，然后在像素电极上图案化形成第一栅极、源极和漏极，使漏极与像素电极实现连接，也可以直接在基板上形成第一栅极、源极和漏极，对此本发明不作具体限制，本实施例以在基板上形成像素电极后，在通过一次图案化形成第一栅极、源极和漏极为例，介绍薄膜晶体管的制作方法。
步骤501：提供基板，在该基板上沉积、图案化及刻蚀一层透明像素电极106。如图2所示。
步骤502：在基板上通过一次图案化处理形成第一栅极101、源极102和漏极103。
具体的，在基板上进行沉积、一次图案化处理和刻蚀形成第一栅极101、源极102和漏极103；所述源极102与所述第一栅极101之间形成有第一缺口301，所述漏极103与所述第一栅极101之间形成有第二缺口302。
具体的，所述源极102包括第一源极1021和第二源极1022，所述第一源极1021与所述第一栅极101之间，以及第二源极1022与所述第一栅极101之间分别形成有所述第一缺口301，如图3所示。
具体的，第一栅极101与第二源极1022，以及第一栅极101与第一源极1021形成的第一缺口301为对称设置或非对称设置，所述漏极103与所述第一栅极101之间形成有第二缺口302，该第二缺口302可以位于第一缺口301的上方，也可以为其他位置，对此本发明不作具体限制。
需要说明的是，第一缺口或所述第二缺口形状包括下列形状之一：弧形、方形、W形，U形，但不限制于此。
步骤503：在所述第一栅极101上形成栅极绝缘层104。
具体地，采用常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相沉积或溅射等方法，沉积如氧化硅SiOX、氮化硅SiNX、氮氧化硅SiON、氧化铝Al2O3、氧化铪HfO2、氧化锆ZrO2、氧化钛TiO2,，氧化钇Y2O3、氧化镧La2O3、氧化钽Ta2O5等氧化物形成的单层或多层栅极绝缘层，并采用绝缘层刻蚀掩膜版同时刻蚀，形成栅绝缘层104，如图6所示。
步骤504：形成半导体层105。
其中，在所述第一栅极101、所述源极102和所述漏极103上形成半导体层105，且所述第一缺口301和所述第二缺口302中填充有半导体材料，如图4所示。
步骤505：在所述半导体层105上形成钝化层108。
在所述半导体层105上沉积、图案化以及刻蚀形成钝化层108(在图7中未标出)，并在钝化层108上形成栅极过孔(701,702)和源极过孔(703,704)，如图7所示。
对钝化层进行图案化、刻蚀形成栅极过孔和源极过孔，为了更好的说明在钝化层上形成栅极过孔，参见图7-1其示出了图7中栅极过孔虚线位置的截面示意图。
步骤506：形成金属导电层，对所述金属导电层刻蚀形成第二栅极107，所述第二栅极107位于所述第一栅极101的上方。
其中，所述第一栅极101和所述第二栅极107通过所述栅极过孔的栅极连接线连接，所述第一源极和所述第二源极通过所述源极过孔的源极连接线连接，如图8所示。
参见图8-1其示出了经过上述步骤形成的薄膜晶体管在图8中从B-B方向的剖视图。
参见图8-2其示出了经过上述步骤形成的薄膜晶体管在图8中从A-A方向的剖视图。
本发明实施例，通过一次图案化工艺将第一栅极、源极和漏极在同一层形成，简化了工艺流程，同时将第一栅极、源极和漏极在同一层形成还可以避免层间段差，减少开路风险，提高了产品良率。
需要说明的是，对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明所必需的。
对于上述装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见所示方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域技术人员易于想到的是：上述各个实施例的任意组合应用都是可行的，故上述各个实施例之间的任意组合都是本发明的实施方案，但是由于篇幅限制，本说明书在此就不一一详述了。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”，不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
而且，上文中的“和/或”表示本文既包含了“和”的关系，也包含了“或”的关系，其中：如果方案A与方案B是“和”的关系，则表示某实施例中可以同时包括方案A和方案B；如果方案A与方案B是“或”的关系，则表示某实施例中可以单独包括方案A，或者单独包括方案B。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
以上对本发明所提供的一种薄膜晶体管及其制作方法、显示面板、显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
位于基板上处于同层的第一栅极、源极和漏极，所述源极与所述第一栅极之间形成有第一缺口，所述漏极与所述第一栅极之间形成有第二缺口；
覆盖在所述第一栅极上的栅极绝缘层；
覆盖在所述源极、所述栅极绝缘层、所述漏极上以及填充在所述第一缺口及所述第二缺口的半导体层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极包括第一源极和第二源极，所述第一源极与所述第一栅极之间，以及第二源极与所述第一栅极之间分别形成有所述第一缺口。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一缺口或所述第二缺口形状包括下列形状之一：为弧形、方形、W形。
4.根据权利要求2或3所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
位于所述半导体层上的钝化层；
位于所述钝化层上的第二栅极，所述第二栅极位于所述第一栅极上方；所述第一栅极和所述第二栅极通过栅极连接线连接，所述第一源极和所述第二源极通过源极连接线连接。
5.一种显示面板，其特征在于，包括权利要求1-4中任一项所述的薄膜晶体管。
6.一种显示装置，其特征在于，包括权利要求5所述的显示面板。
7.一种薄膜晶体管的制作方法，其特征在于，包括：
在基板上通过一次图案化处理形成第一栅极、源极和漏极；所述源极与所述第一栅极之间形成有第一缺口，所述漏极与所述第一栅极之间形成有第二缺口；
在所述第一栅极上形成栅极绝缘层；
形成半导体层，其中，在所述第一栅极、所述源极和所述漏极上形成半导体层，且所述第一缺口和所述第二缺口中填充有半导体材料。
8.根据权利要求7所述的方法，其特征在于，所述源极包括第一源极和第二源极，所述第一源极与所述第一栅极之间，以及第二源极与所述第一栅极之间分别形成有所述第一缺口。
9.根据权利要求7所述的方法，其特征在于，所述第一缺口或所述第二缺口形状包括下列形状之一：为弧形、方形、W形。
10.根据权利要求8或9所述的方法，其特征在于，所述方法还包括：
在所述半导体层上形成钝化层；
形成栅极过孔和源极过孔；
形成金属导电层；
对所述金属导电层刻蚀形成第二栅极，所述第二栅极位于所述第一栅极的上方，其中，所述第一栅极和所述第二栅极通过所述栅极过孔的栅极连接线连接，所述第一源极和所述第二源极通过所述源极过孔的源极连接线连接。
CN201710287331.1A 2017-04-27 2017-04-27 一种薄膜晶体管及其制作方法、显示面板、显示装置 Active CN107123686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710287331.1A CN107123686B (zh) 2017-04-27 2017-04-27 一种薄膜晶体管及其制作方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710287331.1A CN107123686B (zh) 2017-04-27 2017-04-27 一种薄膜晶体管及其制作方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN107123686A true CN107123686A (zh) 2017-09-01
CN107123686B CN107123686B (zh) 2020-06-05

Family

ID=59726404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710287331.1A Active CN107123686B (zh) 2017-04-27 2017-04-27 一种薄膜晶体管及其制作方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN107123686B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198825A (zh) * 2018-01-22 2018-06-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
US20220336597A1 (en) * 2019-09-10 2022-10-20 King Abdullah University Of Science And Technology Self-forming nanogap method and device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021048759A1 (en) 2019-09-10 2021-03-18 King Abdullah University Of Science And Technology Methods for producing soft stamp and method for producing mask

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996618A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 薄膜晶体管
CN104752477A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光显示设备及其制造方法
KR20150101408A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996618A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 薄膜晶体管
CN104752477A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光显示设备及其制造方法
KR20150101408A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198825A (zh) * 2018-01-22 2018-06-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108198825B (zh) * 2018-01-22 2021-01-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
US20220336597A1 (en) * 2019-09-10 2022-10-20 King Abdullah University Of Science And Technology Self-forming nanogap method and device

Also Published As

Publication number Publication date
CN107123686B (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
CN103456742B (zh) 一种阵列基板及其制作方法、显示装置
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
CN103943628B (zh) Tft阵列基板、制造方法及其显示面板
US8643006B2 (en) Thin film transistor having a patterned passivation layer
CN103413812B (zh) 阵列基板及其制备方法、显示装置
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
CN110534549A (zh) 阵列基板、显示面板及阵列基板的制作方法
TWI513005B (zh) 薄膜電晶體及其製造方法
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN107507867A (zh) 顶栅自对准薄膜晶体管层叠结构及其制作方法
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
CN103309105A (zh) 阵列基板及其制备方法、显示装置
WO2014131258A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN105932032A (zh) 一种阵列基板及其制备方法
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
CN107123686B (zh) 一种薄膜晶体管及其制作方法、显示面板、显示装置
US11244970B2 (en) Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
CN108886042B (zh) 阵列基板及其制造方法、显示面板和显示设备
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
CN206441728U (zh) 阵列基板和显示装置
WO2018205930A1 (zh) 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
CN105633102B (zh) 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置
WO2022247148A1 (zh) 薄膜晶体管及其制备方法、阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant