[go: up one dir, main page]

CN107112984B - 相位切换pll和校准方法 - Google Patents

相位切换pll和校准方法 Download PDF

Info

Publication number
CN107112984B
CN107112984B CN201580069520.0A CN201580069520A CN107112984B CN 107112984 B CN107112984 B CN 107112984B CN 201580069520 A CN201580069520 A CN 201580069520A CN 107112984 B CN107112984 B CN 107112984B
Authority
CN
China
Prior art keywords
phase
signal
phase shift
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580069520.0A
Other languages
English (en)
Other versions
CN107112984A (zh
Inventor
斯塔凡·艾科
托尼·帕尔森
亨利克·斯约兰达
拉尔斯·桑德斯特罗姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN107112984A publication Critical patent/CN107112984A/zh
Application granted granted Critical
Publication of CN107112984B publication Critical patent/CN107112984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本文中提出的锁相环(PLL)对PLL输出的相位进行控制。为此，PLL包括振荡器，该振荡器响应于输入PLL的参考信号与根据输出信号导出的反馈信号之间的比较，在PLL的输出处生成输出信号。为控制输出信号的相位，将调制信号应用于与参考信号输入分离的振荡器的一个输入，其中调制信号包括具有基于期望相移限定的总面积的一个或多个脉冲。为在PLL的输出处保持期望相移，PLL还基于期望相移设置参考信号与反馈信号之间的时间关系。

Description

相位切换PLL和校准方法
技术领域
本发明一般涉及无线通信系统，更具体地涉及控制波束成形发射机和/或接收机的天线阵列的天线元件处的信号的相位。
背景技术
无线网络中的波束成形系统(例如波束成形发射机、接收机和/或收发机)通过组合从天线阵列的天线元件发送或由天线阵列的天线元件接收的信号来提供定向信号发送或接收，使得特定角度的信号经历建设性干扰而其他角度的信号经历破坏性干扰。这种定向发送/接收提供了无线网络中的改进的覆盖和较少的干扰。
可以通过控制作用于每个天线元件的信号的相位和相对幅度来实现波束成形系统的定向控制。因此，波束成形系统的性能与每个天线元件的相位控制的精度密不可分。一些系统实现本地振荡器波束成形，其包括对每个天线元件的本地振荡器信号进行相移，以实现针对天线元件的期望相移。然而，这种解决方案并不总是足够快地提供期望相移。具体地，如果相位移动所需的时间太久而不允许在不显著影响发送或接收的情况下在两个连续的(发送或接收)数据帧之间改变相位，波束成形系统的性能将劣化。因此，需要针对波束成形系统的更快速、因而改进的相位控制。
发明内容
本文中给出的解决方案针对天线阵列的每个天线元件使用锁相环(PLL)控制作用于每个天线元件的信号的频率和相位，并因此控制天线阵列的方向属性。PLL包括振荡器，该振荡器响应于输入PLL的参考信号与根据输出信号导出的反馈信号之间的比较，在PLL的输出处生成输出信号。为控制输出信号的相位，将调制信号作用于与振荡器的主控制输入分离的辅控制输入，其中调制信号包括具有基于期望相移限定的总面积的一个或多个脉冲。为在PLL的输出处保持期望相移，PLL还基于期望相移设置参考信号与反馈信号之间的时间关系。
在一个示例性实施例中，PLL包括振荡器、检测器和相位控制系统。振荡器被配置为响应于输入PLL的参考信号，在PLL的输出处生成输出信号，其中所述振荡器包括主控制输入和单独的辅控制输入。检测器被配置为将所述参考信号与反馈信号进行比较以生成一个或多个PLL控制信号，其中所述反馈信号通过所述PLL的反馈环路根据所述输出信号导出。相位控制系统被配置为控制所述输出信号的相位以在所述PLL的输出处实现期望相移。为此，相位控制系统包括调制电路和相位偏移电路。调制电路与振荡器操作耦合，并被配置为通过以下操作执行PLL的开环相位控制：生成包括一个或多个具有基于期望相移限定的总面积的脉冲的相位调制信号，以及将相位调制信号作用于辅控制输入以改变PLL的输出的相位，从而实现期望相移。相位偏移电路被配置为通过基于期望相移设置参考信号与反馈信号之间的时间关系来执行PLL的闭环相位控制，以使所述PLL的输出的相位保持期望相移。
另一示例性实施例提供了一种用于控制锁相环(PLL)的输出处的相位以在PLL的输出处实现期望相移的方法。所述PLL包括振荡器，该振荡器被配置为响应于输入PLL的参考信号在PLL的输出处生成输出信号，其中所述振荡器包括主控制输入和单独的辅控制输入。所述PLL还包括检测器，所述检测器被配置为将所述参考信号与反馈信号进行比较以生成一个或多个PLL控制信号，其中所述反馈信号通过所述PLL的反馈环路根据所述输出信号导出。该方法包括通过以下操作执行PLL的开环相位控制：生成包括一个或多个具有基于期望相移限定的总面积的脉冲的相位调制信号，并且将相位调制信号作用于辅控制输入以改变PLL的输出相位，从而实现期望相移。该方法还包括：通过基于期望相移设置参考信号与反馈信号之间的时间关系来执行PLL的闭环相位控制，以使所述PLL的输出的相位保持期望相移。
另一示例性实施例提供了用于校准PLL的开环相位控制以在PLL的输出处实现期望相移的方法。所述PLL包括：振荡器，被配置为响应于输入所述PLL的参考信号在PLL的输出处生成输出信号。所述振荡器包括主控制输入和单独的辅控制输入。所述PLL还包括检测器，所述检测器被配置为将所述参考信号与反馈信号进行比较以生成一个或多个PLL控制信号，其中所述反馈信号通过所述PLL的反馈环路根据所述PLL的输出导出。该方法包括：将包括一个或多个脉冲的相位调制信号作用于辅控制输入，其中所述相位调制信号基于实现期望相移所需的一个或多个脉冲的总面积的估计来限定。该方法还包括：基于期望相移，改变参考信号与反馈信号之间的时间关系，以及在PLL的稳定时段(settling period)内的第一时间处测量PLL的第一频率控制信号。该方法还包括：基于第一频率控制信号来校准所述相位调制信号。
另一示例性实施例提供了一种用于对PLL的开环相位控制进行校准以在PLL的输出处实现期望相移的校准系统。所述PLL包括振荡器，被配置为响应于输入所述PLL的参考信号在所述PLL的输出处生成输出信号，其中所述振荡器包括主控制输入和单独的辅控制输入。所述PLL还包括检测器，被配置为将所述参考信号与反馈信号进行比较以生成一个或多个PLL控制信号，其中所述反馈信号通过所述PLL的反馈环路根据所述PLL的输出导出。校准系统包括调制电路、相位偏移电路、测量电路和控制电路。调制电路被配置为：将包括一个或多个脉冲的相位调制信号作用于辅控制输入，其中所述相位调制信号基于对实现期望相移所需的一个或多个脉冲的总面积的估计来限定。相位偏移电路被配置为基于期望相移改变参考信号与反馈信号之间的时间关系。测量电路被配置为在PLL的稳定时段内的第一时间处测量所述PLL的第一频率控制信号。控制电路被配置为：基于第一频率控制信号来校准所述相位调制信号。
附图说明
图1A示出了波束成形系统的示例性框图。
图1B示出了图1A的波束成形系统的RF前端的示例性框图。
图2示出了根据一个示例性实施例的PLL的框图。
图3示出了当没有添加相移时图2的PLL的示例性瞬态波形。
图4示出了根据一个示例性实施例的相位控制方法。
图5示出了根据另一示例性实施例的PLL的框图。
图6示出了当添加相移时图5的PLL的示例性瞬态波形。
图7示出了当期望相移为180°时以及当仅实现闭环相位控制时图5的PLL的Δφ和vin性能。
图8示出了当期望相移为180°时以及当实现开环相位控制时图5的PLL的Δφ和vin性能。
图9示出了图8结果的更近的视图。
图10示出了根据一个示例性实施例的具有校准系统的PLL的框图。
图11示出了根据一个示例性实施例的校准方法。
图12示出了根据另一示例性实施例的具有校准系统的PLL的框图。
图13-18示出了多个不同校准经过(pass)的相移和vin的瞬态响应。
图19示出了根据另一示例性实施例的具有校准系统的PLL的框图。
图20示出了当以单个脉冲注入电流时在PLL工作期间和/或校准过程中的相位控制的性能。
图21示出了当以斜坡注入电流时在PLL工作期间和/或校准过程中的相位控制的性能。
具体实施方式
图1A示出了波束成形系统10，其包括具有M个天线元件22的天线阵列20，其中每个天线元件22与相应的射频(RF)前端30耦合。如图1B所示，每个RF前端30包括与发送路径和接收路径耦合的锁相环(PLL)100。与PLL 100的输出操作耦合的上变频混频器32响应于PLL100提供的输出信号的频率对输入信号进行上变频。放大器34(例如功率放大器)放大上变频信号以供相应的天线元件22发送。放大器36(例如低噪声放大器)放大对应的天线元件22接收到的信号。下变频混频器38响应于通过PLL 100提供的输出信号的频率对接收到的并经放大的信号进行下变频。为控制针对天线元件22的波束的方向，PLL 100响应于相对于参考时钟输入PLL 100的输入控制信号来控制PLL输出信号的相位。在一些实施例中，PLL控制信号指示PLL输出信号的期望相移，其中期望相移是通过PLL 100外部的控制器(未示出)(例如阵列控制器)基于天线元件22在天线阵列20中的位置、期望波束方向和/或期望波束形状确定的。在其他实施例中，PLL控制信号指示天线元件22在天线阵列20中的位置、期望波束方向和/或期望波束形状，并且PLL 100基于PLL控制信号提供的信息，确定或以其它方式选择期望相移。应当理解，图1A和图1B示出了示例性波束成形系统10和RF前端30的简化框图。因此，为了简单，已经从附图中排除了与讨论无关的其他部件。
图2示出了包括检测器110、电荷泵(CP)112、振荡器120、相位控制系统130、环路滤波器140和分频器150的示例性PLL 100。可以包括压控振荡器(VCO)的振荡器120包括输出122、主控制输入124、以及与主控制输入124分开的辅控制输入126。振荡器120响应于输入检测器110的具有参考频率fR的参考信号sR，在输出122处生成具有输出频率fout的输出信号sout。分频器150根据输出信号sout(例如通过将输出频率fout除以N来生成反馈信号fF，其中N可以包括整数或有理数)生成具有反馈频率fF的反馈信号sF。检测器110将参考频率fR与反馈频率fF进行比较，以生成由检测器110输出的一个或多个PLL控制信号。由检测器110输出的包括上充电(charge up)信号和下充电(charge down)信号的PLL控制信号控制电荷泵112将电流注入到环路滤波器140中，如下面进一步详细描述的，其中电流注入系统112的输出被输入滤波器140。由滤波器140输出的滤波信号vin作用于主振荡器输入124。当被锁定时，输出信号sout的频率fout是输入参考信号sR频率fR的N倍。
如果sR的正沿(positive edge)比sF的正沿更早到达，检测器110输出上充电信号以闭合电荷泵112的上开关114。闭合上开关114使电荷泵112输出Iup，其对环路滤波器140进行充电，并通过将电流注入滤波器140而增加vin，这进而增加了sout的频率fout。如果sR的正沿比sF的正沿晚到达，检测器110输出下充电信号以闭合电荷泵112的下开关116以使电流泄漏出滤波器140。闭合下开关116使电荷泵112输出Idown，其对环路滤波器140放电并减小vin，这进而减小了sout的频率fout。当sR和sF同时到达时，充电泵112空闲(idle)。当PLL 100被锁定时，sout具有等于NfR的频率fout，并且振荡器120相对于NfR保持恒定相位。图3示出了当PLL 100没有添加相移时sF、sR、Iup和Idown的示例性瞬态波形。图2和图5中示出的电荷泵112包括例如模拟电荷泵。
为改变PLL 100的相位以在PLL 100的输出122处实现期望相移Δφ，如图2所示，这里提出的解决方案将相位控制系统130加入PLL 100，以实现图4的方法200。相位控制系统130通过生成相位调制信号Smod来执行开环相位控制(框210)，并将Smod作用于振荡器120的辅助控制输入126(框220)。生成的相位调制信号Smod包括具有基于期望相移Δφ而限定的总面积的一个或多个脉冲。为使振荡器输出122的相位保持期望相移Δφ，相位控制系统130还通过基于期望相移Δφ设置sR和sF之间的时间关系来执行闭环相位控制(框230)。在开环相位控制期间调制振荡器120的脉冲可以持续一个或多个参考频率周期，这通常将会相对于闭环相位控制解决方案将相位切换速度提高至少100的因子。
相位控制系统130包括相位偏移电路132、调制电路134和控制电路136。控制电路136控制调制电路134响应于期望相移Δφ输出Smod，以执行开环相位控制。此外，控制电路136控制相位偏移电路132响应于期望相移Δφ执行闭环相位控制。控制电路136可以例如根据由输入控制信号提供的信息确定期望相移Δφ，并基于确定的相移Δφ控制调制和相位偏移电路。在其他实施例中，控制电路136可以基于由输入控制信号提供的期望相移Δφ来控制调制电路和相位偏移电路。
调制电路134生成相位调制信号Smod，如上所述，相位调制信号Smod包括基于期望相移Δφ限定的总面积的一个或多个脉冲。例如，期望相移Δφ可以根据下式定义：
Δφ＝2π·G·A(t)·Δt， (1)
其中G表示辅输入126的增益(每幅度单位的频率单位，例如，Hz/V)，并且A(t)表示时间t处相位调制信号的幅度。因此，相位调制信号的脉冲的总面积是总幅度(例如G·A(t))与一个或多个脉冲的总时间Δt(或dt)的乘积(或积分)。为实现期望相移Δφ，调制电路134控制一个或多个脉冲的幅度A(t)和/或一个或多个脉冲的总持续时间Δt。例如，调制电路134可以固定(一个或多个)脉冲的幅度并调整所述(一个或多个)脉冲的持续时间Δt以实现期望相移Δφ。备选地，调制电路134可以固定持续时间Δt并调整振幅A(t)以实现期望相移Δφ。在另一备选中，调制电路134可以调整振幅A(t)和持续时间Δt二者，以实现期望相移Δφ。
在一个实施例中，如图5所示，例如当振荡器120包括模拟振荡器时，调制电路134包括数模转换器(DAC)。如图5所示，DAC响应于控制电路136应用相位调制信号。应当理解，可以使用其他电路向振荡器120的辅输入126提供相位调制信号。例如，当振荡器120包括LC压控振荡器时，调制电路134可以包括附加的变容二极管或可开关电容器。在另一示例中，例如当振荡器120包括数字控制振荡器时，控制电路136可以将具有期望总面积的一个或多个脉冲的数字相位调制信号直接提供给振荡器136。
相位偏移电路132通过控制或以其他方式设置sR与sF之间的时间关系来保持期望相移Δφ。相位偏移电路132可以在调制电路134之前或之后、与调制电路134之同时开始其相位控制过程。在这样做时，相位偏移电路132改变注入环路滤波器140、进而通过电流泵112对其进行补偿的电流。在一个实施例中，如图5中所示，相位偏移电路132包括电流注入器的集合，其通过将电流直接注入环路滤波器140或使电流泄露出环路滤波器140来设置sR和sF之间的时间关系。注入/泄漏电流Iinj可以是静态电流或脉冲电流。电荷泵112通过下降脉冲的增加的占空比来补偿注入/泄漏出环路滤波器140的电流，这在振荡器输出122处产生期望相移。注入/泄漏电流Iinj是基于期望相移Δφ定义的。例如，可以根据下式定义注入/泄漏电流Iinj与期望相移Δφ之间的关系：
Figure BDA0001325542800000071
其中Icp表示电荷泵112输出的电流(Icp或Idown)。因此，对于该示例，相位偏移电路132可以通过设置注入/泄漏电流Iinj的大小来实现期望相移。图6示出了当PLL 100向环路滤波器140注入电流以添加相移时sF、sR、Iup和Idown的示例性瞬态波形。
在另一实施例中，相位偏移电路132可以通过基于期望相移Δφ向检测器110应用延迟tD来设置sR与sF之间的时间关系。相位偏移电路132可以通过将延迟tD作用于sR、将延迟tD作用于sF和/或将延迟tD作用于检测器110比较sR和sF之前检测器110的某个位置处来设置该时间关系。应当理解，与检测器110耦合的相位偏差电路132如何使用tD来设置时间延迟并不重要，只要在检测器110比较参考和反馈信号之前应用了延迟即可。如上所述，改变该时间关系例如通过改变是否应用上充电或下充电信号而改变电荷泵112注入环路滤波器140的电流，并因此改变振荡器输出122处的相位。因此，通过基于期望相移Δφ选择延迟tD，将sR和sF之间的时间关系改变延迟tD在振荡器122处实现了在不改变输出频率的情况下的期望相移Δφ。
PLL环路带宽限制了PLL 100仅使用相位偏移电路132来改变相位的速度，并因此限制了PLL 100可以改变波束角和用户的速度。典型地，PLL环路带宽处于1MHz(或更小)的数量级。例如，注入电流的切换可能需要若干微秒，并因此在相位改变时(特别是当用户被时间复用时)需要足够大的保护时间。图7示出了由相位偏移电路132提供的闭环解决方案呈现的延迟。具体地，图7示出了使用156Hz输出PLL执行180°相移时的相位关系。PLL环路具有500kHz带宽和500MHz/V振荡器灵敏度。如图7所示，该环路在4μs内稳定至几度的相位精度。因为振荡器频率直接与vin成比例，可以看出：通过首先减小并然后增大频率来完成相移。如果保护时间相对于要以新波束角接收或发送的最小数据帧的持续时间很大，则链路容量将减小。因为预计几微秒的切换时间与未来基于毫米波频率(mmW)的空中接口中的帧的持续时间处于相同数量级的大小，因而期望相关联的保护时间将会比这种空中接口的正交频分复用(OFDM)传输的循环前缀大得多。
调制电路134施加具有特定总面积的一个或多个脉冲的相位调制信号Smod以更快地改变PLL的输出相位。在这样做时，调制电路134一起旁路PLL环路滤波器140，并由此避免了由环路滤波器140引入的时间约束。图8和图9示出了当利用使用调制电路134的15GHz输出PLL执行180°相移时的相位关系。如图8和图9所示，如果相位调制信号的脉冲远比PLL时间常数短，该环路将对该相位切换机制产生非常小的反应。在该示例中，脉冲长度是两个参考时钟周期，在这种情况下等于4.1ns。图9提供的更近的视图示出相位误差从不超过1°。
由调制电路134提供的开环解决方案的一个可能的挑战涉及围绕辅输入126的增益G的不确定性。如果该增益改变和/或不是期望增益，则在振荡器120的输出122处获得的相移将偏离期望相移Δφ。尽管相位偏移电路132最终应该能够校正该误差，如上所述，校正工作仍然经受由环路的时间常数引起的相同的时间延迟问题。为解决该潜在问题，本文提出的解决方案还提供了可选的校准系统160(图10)，其基于辅输入126的增益G来校准相位调制信号的振幅A(t)。校准过程可以在发射机或接收机的操作开始之前、期间或之后的任何时间执行。通常，校准系统160包括一个或多个电路，用于基于根据一个或多个PLL测量导出的校准控制信号，针对一个或多个期望相移来校准所述相位调制信号。在一个实施例中，校准系统160基于PLL 100的环路电压来校准所述相位调制信号。该校准可能需要执行校准过程一次或多次。校准系统160针对PLL 100设置的至少一个载波频率执行该校准，并可以针对多个载波频率执行校准。校准过程的结果可以存储在存储器中。例如，可以将针对一个或多个期望相移和载波频率中的每一个所确定的校准幅度存储在查找表中。此外，对于没有校准数据的期望相移，相位控制系统130可以根据存储的校准数据推断所需校准信息。
图10示出了包括测量电路162与相位控制系统130的示例性校准系统160。校准系统160执行图11的校准过程300。为此，调制电路134将包括一个或多个脉冲的相位调制信号Sm作用于辅输入124(框310)。基于对被认为是实现期望相移所必需的一个或多个脉冲的总面积的估计来限定所作用的相位调制信号。相位偏移电路132基于期望相移来改变PLL 100的参考信号与反馈信号之间的时间关系(框320)。测量电路162在PLL 100的稳定时段内的第一时间处测量PLL 100的第一频率控制信号(框330)。例如，测量电路162可以测量PLL100的环路电压。基于第一频率控制信号，控制电路136校准相位调制信号(框340)。例如，控制电路136可以确定针对该PLL 100实现期望相移所必需的相位调制信号的幅度。这样做时，校准系统160针对该载波频率和期望相移对辅输入126的增益G进行校准，并由此提高相位控制的精度。尽管校准过程300可能需要多次经过以实现期望结果，其中每个经过建立在从前一次经过获得的知识的基础之上，但是在一些实施例中，可能仅需要一次经过过程300。
在一个实施例中，校准系统160可以基于多次测量执行校准。例如，测量电路162还可以在调制电路应用相位调制信号之前的第二时间处测量第二频率控制信号。在这种情况下，第一时间和第二时间分开基于PLL 100的环路带宽导出的确定的时间差。控制电路136然后基于第一频率控制信号与第二控制信号之间的比较来校准相位调制信号。同样，可以使用通过一次或多次经过校准过程300来实现校准。
图12示出了校准系统160的示例性实施方式，其中测量电路162包括模数转换器(ADC)，并且调制电路134包括DAC，并且其中校准系统160还包括状态机164。控制电路136将状态机164提供的代码作用于调制电路134，以使稳定期间的相位误差最小。测量电路162例如在稳定期间测量主控制输入124处的相位误差，并将测量提供给状态机164。例如，测量电路162可以在将调制信号作用于振荡器120之前、并且同样是在稳定期间的一个或多个时刻处对主控制输入124处的电压进行采样。应当理解，在将调制信号作用于振荡器之前采样的环路电压具有大的DC分量。状态机164然后确定要由控制电路136用于生成实现期望相移所必需的相位调制信号的最佳代码。例如，状态机164可以执行二进制搜索算法以找到最佳代码。状态机164然后将该代码提供给控制电路136。
以下提供由图12的校准系统160实现的用于校准针对180°的期望相移的相位调制信号的示例性过程，其中使用6比特DAC作为调制电路134。测量电路162首先测量主控制输入124处的电压。状态机164将代码100000提供给控制电路136，代码100000是无符号6比特字范围的中点，控制电路136将选择的代码作用于调制电路134。如上所述，调制电路134生成与所提供代码相对应的模拟信号以调制振荡器120。此外，相位偏移电路132应用与期望的180°相移相对应的注入电流。在基于滤波器140的环路带宽确定的时间(例如，0.25μs)之后，测量电路162测量主控制输入124处的第二电压。然后例如通过状态机164将第二电压测量与第一电压测量进行比较。如果第二电压低于第一电压，状态机164确定相位调制信号的(一个或多个)脉冲不够大。如果第二电压大于第一电压，状态机164确定相位调制信号的(一个或多个)脉冲过大。因此，状态机164相应地改变代码。在允许环路稳定之后(例如在5μs之后)，该过程再次重复。例如，当第二电压小于第一电压时，状态机164可以选择代码110000，然后重复该过程直到第一和第二电压之间的差值为零或至少低于某一阈值为止。图13示出了当使用代码100000时的相移和vin的瞬态响应，图14示出了当使用代码110000时的相移和vin的瞬态响应，图15示出了当使用代码111000时的相移和vin的瞬态响应，图16示出了当使用代码110100时的相移和vin的瞬态响应，图17示出了当使用代码110010时的相移和vin的瞬态响应，以及图18示出了当使用代码110001时的相移和vin的瞬态响应。如图13-18所示，代码110001提供了针对期望的180°相移的最佳性能。因此，在PLL 100的操作期间，当期望相移为180°时，控制电路136将会将代码110001作用于DAC 134。在该示例中，相位控制系统130可以通过将代码110001作用于调制电路134来实现期望的180°相移，其中所得到的脉冲长度是两个参考时钟周期。类似地，由于相移和脉冲面积之间存在线性关系，因此相移和参考时钟周期数之间也存在线性关系。因此，由于上述示例以两个参考时钟周期实现了180°的相移或每个参考时钟周期90°，所以通过将代码110001作用于调制电路134可以实现270°的相移，其中所得到的脉冲长度为三个参考时钟周期。此外，可以通过使用二进制加权变容二极管实现更精细的分辨率。例如，在上述示例中可以使用五个二进制加权变容二极管来提供3°相位分辨率。如果变容二极管与振荡器120的总体积(tank)电容相比较小，该关系接近于线性，这允许根据校准的相移进行推断。换言之，如果相移操作是完美的线性，例如存在恒定增益(每个输入量单位的频率单位)，仅需要对一个输入执行校准；所有其他增益可以从该一次校准操作的结果确定。然而，相移操作更可能不是完美的线性。在这种情况下，可以通过几个校准周期来表征变容二极管，这将允许针对不同的相移使用不同的数模转换比特样式。
图19示出了另一示例性校准系统160，其中测量电路162包括误差放大器164和ADC166，并且环路滤波器140包括RC电路，它们如图19所示连接。在该示例中，例如在稳定时段内仅需要一次测量。更具体地，在稳定期间，测量电路162测量环路滤波器零电阻器142两端的电压。该测量提供了环路正拉动振荡器频率的测量。稳定后，该电压为零。但在稳定期间，该电压为非零，这指示环路正在反应以及调制脉冲需要如何调整。因为图19的方法有效地去除了(例如，与图12的非稳定时段校准操作相关联的)大的DC分量，该示例的测量电路162可以使用具有较低动态范围的ADC。
如上所述，相位偏移电路132例如通过将具有基于期望相移导出的幅度的电流注入环路滤波器140来设置参考和反馈信号之间的时间关系，从而控制PLL 100的输出相位。尽管相位偏移电路132可以通过将注入电流的幅度直接设置为期望幅度来注入电流，但是该方式可能导致环路中的扰动。见图20。备选方式是通过提供例如每个参考时钟周期逐渐递增的平滑斜坡(其中斜坡的持续时间等于相位调制信号的(一个或多个)脉冲的持续时间)将注入电流逐渐升至期望幅度。如图21所示，PLL 100的环路不对通过斜坡方式的电流注入进行反应，这使能更快地发生相变并且没有不希望的信号伪像。应当理解，这种斜坡式的注入电流可以用于操作和校准二者。还将理解，当通过在检测器110中应用时间偏移量tD来直接控制参考信号与反馈信号之间的时间关系时，也可以使用该斜坡式方式。
尽管本文中呈现的解决方案是根据与天线阵列20的天线元件22一起使用的PLL100来呈现的，但应当理解，该解决方案不限于此。本文公开的PLL 100可以用于其中控制PLL输出信号的相位是期望或必需的任何系统。此外，本文提出的解决方案不限于具有环路滤波器电流注入闭环相位控制的模拟PLL。本文公开的开环相位控制可以与其他数字和/或模拟闭环相位控制解决方案一起使用。
本文公开的各种元件被描述为某种电路，例如相位偏移电路、调制电路、控制电路、测量选择电路等。这些电路中的每一个可以嵌入在包括专用集成电路(ASIC)的控制器或处理器上执行的硬件和/或软件(包括固件、驻留软件、微代码等)中。
当然，在不脱离本发明的基本特征的情况下，本发明可以以不同于本文具体阐述的那些方式的其它方式来实施。实施例在所有方面都被认为是说明性的而不是限制性的，并且落入所附权利要求的含义和等同范围内的所有改变旨在被包含在其中。

Claims (24)

1.一种锁相环PLL，包括：
振荡器，被配置为响应于输入所述PLL的参考信号，在所述PLL的输出处生成输出信号，所述振荡器包括主控制输入和单独的辅控制输入；
检测器，被配置为将所述参考信号与反馈信号进行比较以生成一个或多个PLL控制信号，所述反馈信号通过所述PLL的反馈环路根据所述输出信号导出；以及
相位控制系统，被配置为控制所述输出信号的相位以在所述PLL的输出处实现期望相移，所述相位控制系统包括：
调制电路，被配置为通过以下操作执行所述PLL的开环相位控制：
生成相位调制信号，所述相位调制信号包括具有基于期望相移而限定的总面积的一个或多个脉冲；以及
将相位调制信号作用于辅控制输入以改变所述PLL的输出的相位，从而实现期望相移；以及
相位偏移电路，被配置为通过基于期望相移设置参考信号与反馈信号之间的时间关系来执行所述PLL的闭环相位控制，以使所述PLL的输出的相位保持期望相移。
2.根据权利要求1所述的PLL，其中所述相位调制信号的一个或多个脉冲的总面积是根据固定脉冲幅度和基于期望相移限定的一个或多个可变脉冲持续时间导出的。
3.根据权利要求1所述的PLL，其中所述PLL包括：
电荷泵，在检测器和振荡器的主控制输入之间操作连接；以及
环路滤波器，在电荷泵和振荡器的主控制输入之间操作连接，
其中所述相位偏移电路被配置为：通过将电流注入所述环路滤波器或通过使所述电流泄漏出所述环路滤波器来设置所述参考信号与所述反馈信号之间的时间关系，以使所述PLL的输出的相位保持期望相移，其中所述相位偏移电路基于期望相移设置注入或泄漏电流的大小。
4.根据权利要求1所述的PLL，其中所述相位偏移电路被配置为：通过将基于期望相移确定的时间延迟作用于参考信号和反馈信号中的至少一个来设置参考信号与反馈信号之间的时间关系，以使所述PLL的输出的相位保持期望相移，使得参考信号与反馈信号之间的时间关系基于期望相移建立。
5.根据权利要求1所述的PLL，其中所述PLL的输出与波束成形发射机和波束成形接收机中的至少一个的天线阵列的天线元件操作耦合，并且所述PLL被用于通过天线元件接收的下变频信号和要通过天线元件发射的上变频信号中的至少一个。
6.根据权利要求5所述的PLL，其中所述相位控制系统和外部阵列控制电路中的一个基于所述天线元件在天线阵列中的位置以及所述波束成形发射机或接收机的期望波束方向和波束形状中的至少一个选择期望相移。
7.根据权利要求1所述的PLL，其中所述相位控制系统还包括控制电路，所述控制电路被配置为基于期望相移生成用于开环相位控制的相位调制信号，并且所述控制电路还被配置为基于期望相移限定用于闭环相位控制的参考信号与反馈信号之间的时间关系。
8.根据权利要求1所述的PLL，还包括校准电路，所述校准电路被配置为：针对通过所述PLL设置的至少一个载波频率，基于根据一个或多个PLL测量导出的校准控制信号，针对一个或多个期望相移校准所述相位调制信号。
9.根据权利要求8所述的PLL，其中所述校准电路通过基于所述校准控制信号针对所述一个或多个期望相移中的每一个校准所述相位调制信号的一个或多个脉冲的幅度，来校准所述相位调制信号。
10.根据权利要求8所述的PLL，其中所述校准控制信号包括所述PLL的环路电压。
11.一种用于控制锁相环PLL的输出处的相位以在PLL的输出处实现期望相移的方法，所述PLL包括：振荡器，被配置为响应于输入所述PLL的参考信号在所述PLL的输出处生成输出信号，所述振荡器包括主控制输入和单独的辅控制输入；以及检测器，被配置为将所述参考信号与反馈信号进行比较以生成一个或多个PLL控制信号，所述反馈信号通过所述PLL的反馈环路根据所述输出信号导出，所述方法包括：
通过以下操作执行PLL的开环相位控制：
生成相位调制信号，所述相位调制信号包括具有基于期望相移而限定的总面积的一个或多个脉冲；以及
将相位调制信号作用于辅控制输入以改变所述PLL的输出的相位，从而实现期望相移；
所述方法还包括：通过基于期望相移设置参考信号与反馈信号之间的时间关系来执行所述PLL的闭环相位控制，以使所述PLL的输出的相位保持期望相移。
12.根据权利要求11所述的方法，还包括：基于固定脉冲幅度和基于期望相移限定的一个或多个可变脉冲持续时间，限定所述相位调制信号的一个或多个脉冲的总面积。
13.根据权利要求11所述的方法，其中所述PLL包括电荷泵和环路滤波器，所述电荷泵在所述检测器和所述振荡器的主控制输入之间操作连接，所述环路滤波器在所述电荷泵和所述振荡器的主控制输入之间操作连接；以及使所述PLL的输出的相位保持期望相移包括：通过将电流注入环路滤波器或使电流泄漏出所述环路滤波器来设置参考信号与反馈信号之间的时间关系，其中相位偏移电路基于期望相移设置注入或泄漏电流的大小。
14.根据权利要求11所述的方法，还包括：基于期望相移确定时间延迟，其中使所述PLL的输出的相位保持期望相移包括：通过将时间延迟作用于参考信号和反馈信号中的至少一个来设置参考信号与反馈信号之间的时间关系，使得参考信号与反馈信号之间的时间关系基于期望相移建立。
15.根据权利要求11所述的方法，其中所述PLL的输出与波束成形发射机和波束成形接收机中的至少一个的天线阵列的天线元件操作耦合，所述方法还包括：将PLL用于通过天线元件接收的下变频信号和要通过天线元件发射的上变频信号中的至少一个。
16.根据权利要求15所述的方法，还包括：基于所述天线元件在所述天线阵列中的位置以及所述波束成形发射机或接收机的期望波束方向和波束形状中的至少一个来选择期望相移。
17.根据权利要求11所述的方法，还包括：针对通过所述PLL设置的至少一个载波频率，基于通过一个或多个PLL测量导出的校准控制信号，针对一个或多个期望相移校准所述相位调制信号。
18.根据权利要求17所述的方法，其中校准所述相位调制信号包括：基于所述校准控制信号，针对所述一个或多个期望相移中的每一个，校准所述相位调制信号的一个或多个脉冲的幅度。
19.根据权利要求17所述的方法，其中所述校准控制信号包括所述PLL的环路电压。
20.一种波束成形无线电通信设备，包括：
天线阵列，包括多个天线元件；
多个射频RF前端电路，与所述天线阵列操作耦合，使得所述多个RF前端电路中的一个与所述多个天线元件中的一个操作连接，所述RF前端电路中的每一个包括锁相环PLL，
所述PLL包括：
振荡器，被配置为响应于输入所述PLL的参考信号，在所述PLL的输出处生成输出信号，所述振荡器包括主控制输入和单独的辅控制输入；
检测器，被配置为将所述参考信号与反馈信号进行比较以生成一个或多个PLL控制信号，所述反馈信号通过所述PLL的反馈环路根据所述输出信号导出；以及
相位控制系统，被配置为控制所述输出信号的相位以在所述PLL的输出处实现期望相移，所述相位控制系统包括：
调制电路，被配置为通过以下操作执行所述PLL的开环相位控制：
生成相位调制信号，所述相位调制信号包括具有基于期望相移而限定的总面积的一个或多个脉冲；以及
将相位调制信号作用于辅控制输入以改变所述PLL的输出的相位，从而实现期望相移；以及
相位偏移电路，被配置为通过基于期望相移设置参考信号与反馈信号之间的时间关系来执行所述PLL的闭环相位控制，以使所述PLL的输出的相位保持期望相移。
21.根据权利要求20所述的波束成形无线电通信设备，其中通过所述调制电路生成的所述相位调制信号包括具有基于期望相移限定的总面积的一个或多个脉冲。
22.根据权利要求20所述的波束成形无线电通信设备，其中所述相位偏移电路通过基于所述期望相移设置所述参考信号与反馈信号之间的时间关系，使所述PLL的输出的相位保持期望相移。
23.根据权利要求20所述的波束成形无线电通信设备，其中所述无线电通信设备包括波束成形发射机。
24.根据权利要求20所述的波束成形无线电通信设备，其中所述无线电通信设备包括波束成形接收机。
CN201580069520.0A 2014-12-19 2015-12-15 相位切换pll和校准方法 Active CN107112984B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/576,691 US9356609B1 (en) 2014-12-19 2014-12-19 Phase switching PLL and calibration method
US14/576,691 2014-12-19
PCT/EP2015/079786 WO2016096853A1 (en) 2014-12-19 2015-12-15 Phase switching pll and calibration method

Publications (2)

Publication Number Publication Date
CN107112984A CN107112984A (zh) 2017-08-29
CN107112984B true CN107112984B (zh) 2020-07-24

Family

ID=54937049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580069520.0A Active CN107112984B (zh) 2014-12-19 2015-12-15 相位切换pll和校准方法

Country Status (4)

Country Link
US (2) US9356609B1 (zh)
EP (1) EP3235134B1 (zh)
CN (1) CN107112984B (zh)
WO (1) WO2016096853A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356609B1 (en) * 2014-12-19 2016-05-31 Telefonaktiebolaget L M Ericsson (Publ) Phase switching PLL and calibration method
TWI539755B (zh) * 2014-12-19 2016-06-21 國立交通大學 讀出系統
US10644708B2 (en) 2016-09-30 2020-05-05 Apple Inc. Method and apparatus for calibration of voltage controlled oscillator
JP7181884B2 (ja) * 2017-10-12 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 位相同期回路
US10218366B1 (en) * 2017-11-27 2019-02-26 Linear Technology Holding Llc Phase locked loop calibration for synchronizing non-constant frequency switching regulators
US20210149018A1 (en) * 2019-11-18 2021-05-20 Semiconductor Components Industries, Llc Minimizing phase noise in fmcw radar and detecting radar housing coating
CN114784510B (zh) * 2022-04-14 2024-05-24 重庆大学 一种基于锁相环的相控阵移相控制方法
CN116405030B (zh) * 2023-06-09 2023-08-18 牛芯半导体(深圳)有限公司 一种校准电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529940A (zh) * 2001-02-08 2004-09-15 �е����� 电子商品监视系统的自动无线同步
JP2008005111A (ja) * 2006-06-21 2008-01-10 Brother Ind Ltd 無線通信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734749B2 (en) 2001-05-29 2004-05-11 Telefonaktiebolaget Lm Ericsson (Publ) Direct modulated phase-locked loop
US7352249B2 (en) * 2003-10-03 2008-04-01 Analog Devices, Inc. Phase-locked loop bandwidth calibration circuit and method thereof
US7095287B2 (en) 2004-12-28 2006-08-22 Silicon Laboratories Inc. Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
US7894545B1 (en) 2006-08-14 2011-02-22 Quintic Holdings Time alignment of polar transmitter
US7664196B2 (en) 2006-11-08 2010-02-16 Raytheon Company Frequency agile phase locked loop
CN101682296B (zh) 2007-05-30 2012-05-02 松下电器产业株式会社 扩展频谱控制锁相环电路及其启动方法
JP2010130412A (ja) 2008-11-28 2010-06-10 Renesas Technology Corp 半導体集積回路
US8704602B2 (en) * 2009-08-12 2014-04-22 Panasonic Corporation Two-point modulation device using voltage controlled oscillator, and calibration method
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US9356609B1 (en) * 2014-12-19 2016-05-31 Telefonaktiebolaget L M Ericsson (Publ) Phase switching PLL and calibration method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529940A (zh) * 2001-02-08 2004-09-15 �е����� 电子商品监视系统的自动无线同步
JP2008005111A (ja) * 2006-06-21 2008-01-10 Brother Ind Ltd 無線通信装置

Also Published As

Publication number Publication date
US20160182059A1 (en) 2016-06-23
CN107112984A (zh) 2017-08-29
US20160240921A1 (en) 2016-08-18
EP3235134B1 (en) 2019-05-29
US9356609B1 (en) 2016-05-31
EP3235134A1 (en) 2017-10-25
WO2016096853A1 (en) 2016-06-23
US9583832B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
CN107112984B (zh) 相位切换pll和校准方法
CN107852163B (zh) 数字锁相环的两点注入式宽带直调
US12218675B2 (en) Digitally augmented analog phase locked loop with accurate bandwidth
US7301405B2 (en) Phase locked loop circuit
EP2847865B1 (en) Transceiver using technique for improvement of phase noise and switching of phase lock loop (pll)
US20220321132A1 (en) Type-i plls for phase-controlled applications
US7902891B1 (en) Two point modulator using voltage control oscillator and calibration processing method
US11309901B2 (en) Phase locked loop arrangement, transmitter and receiver and method for adjusting the phase between oscillator signals
US6993300B2 (en) Accurate gain direct modulation (KMOD) using a dual-loop PLL
KR20150045125A (ko) 주파수변조연속파 레이더시스템 및 그 운용방법
US9257996B2 (en) Oscillator circuits and methods to compensate frequency pulling
US10771066B2 (en) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
US20050141636A1 (en) Modulator and semiconductor integrated circuit including modulator and wired or wireless communication device including modulator and semiconductor device
US20120133403A1 (en) Two-point modulation device using voltage controlled oscillator, and calibration method
US7839230B2 (en) PLL oscillation circuit, polar transmitting circuit, and communication device
US8964892B2 (en) Apparatus and method for operating a transmitter
US7884676B1 (en) PLL/FLL circuit with gain control
CN112203304B (zh) 时延失配校准方法及装置、计算机可读存储介质
GB2547551A (en) An electronic circuit
US20200014331A1 (en) System for phase calibration of phase locked loop
EP4533670A1 (en) Pll phase detector/charge pump linearization
RU30043U1 (ru) Цифровой синтезатор частот с частотной модуляцией
Gorevoy Frequency modulation in microwave phase lock loop synthesizers
KR20160046482A (ko) 레이더의 주파수 변조 제어 장치 및 방법
JP2009188854A (ja) 周波数補償回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant