[go: up one dir, main page]

CN107026169A - 存储器件以及包括该存储器件的电子设备 - Google Patents

存储器件以及包括该存储器件的电子设备 Download PDF

Info

Publication number
CN107026169A
CN107026169A CN201710060821.8A CN201710060821A CN107026169A CN 107026169 A CN107026169 A CN 107026169A CN 201710060821 A CN201710060821 A CN 201710060821A CN 107026169 A CN107026169 A CN 107026169A
Authority
CN
China
Prior art keywords
memory cell
electrode line
electrode
layer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710060821.8A
Other languages
English (en)
Other versions
CN107026169B (zh
Inventor
沈揆理
高宽协
姜大焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN202011548151.2A priority Critical patent/CN112652643B/zh
Publication of CN107026169A publication Critical patent/CN107026169A/zh
Application granted granted Critical
Publication of CN107026169B publication Critical patent/CN107026169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Credit Cards Or The Like (AREA)
  • Debugging And Monitoring (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明构思提供一种存储器件、包括该存储器件的电子设备以及制造该存储器件的方法，在该存储器件中，存储单元布置为具有小的电特性变化并从而提高可靠性。在存储器件中，在不同水平的存储单元可以用具有不同厚度的间隔物覆盖，这可以控制存储单元的电阻特性(例如设置电阻)并且减小存储单元的电特性的竖直变化。此外，通过调整间隔物的厚度，存储单元的感测裕度可以增加。

Description

存储器件以及包括该存储器件的电子设备
技术领域
本发明构思涉及存储器件以及制造该存储器件的方法，更具体地，涉及交叉点堆叠存储器件以及制造该交叉点堆叠存储器件的方法。
背景技术
为了满足对于小且轻的电子产品的日益增加的需求，通常需要高集成的半导体器件。为此，已经提出了在其中存储单元位于两个相交的电极的交点处的三维(3D)交叉点堆叠存储器件。所提出的存储器件可以为高密度数据存储提供最小的单元尺寸。然而，由于对于交叉点堆叠存储器件的按比例缩小的日益增加的需求，可能需要进一步减小存储器件中每个层的尺寸。在这种情形下，为了获得存储器件的期望可靠性，会需要控制存储单元的电特性的变化。
发明内容
本发明构思提供一种配置为减小存储单元的电特性的变化并从而提高可靠性的存储器件、包括该存储器件的电子设备以及制造该存储器件的方法。
根据本发明构思的一方面，提供一种存储器件，该存储器件包括：提供在基板上的第一电极线层，该第一电极线层包括在第一方向上延伸并且彼此间隔开的多条第一电极线；提供在第一电极线层上的第二电极线层，该第二电极线层包括在不同于第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；提供在第二电极线层上的第三电极线层，该第三电极线层包括在第一方向上延伸并且彼此间隔开的多条第三电极线；提供在第一和第二电极线层之间的第一存储单元层，该第一存储单元层包括布置在所述多条第一电极线和所述多条第二电极线的相应交叉处的多个第一存储单元；提供在第二和第三电极线层之间的第二存储单元层，该第二存储单元层包括布置在所述多条第二电极线与所述多条第三电极线的相应交叉处的多个第二存储单元；第一间隔物，覆盖所述多个第一存储单元的每个的侧表面；以及第二间隔物，覆盖所述多个第二存储单元的每个的侧表面。所述多个第一和第二存储单元的每个可以包括在向上方向或向下方向上堆叠的选择器件、电极和可变电阻图案，并且第一间隔物可以具有不同于第二间隔物的厚度的厚度。
根据本发明构思的另一方面，提供一种存储器件，该存储器件包括：提供在基板上的第一电极线层，该第一电极线层包括在第一方向上延伸并且彼此间隔开的多条第一电极线；提供在第一电极线层上的第二电极线层，该第二电极线层包括在不同于第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；提供在第二电极线层上的第三电极线层，该第三电极线层包括在第一方向上延伸并且彼此间隔开的多条第三电极线；提供在第一和第二电极线层之间的第一存储单元层，该第一存储单元层包括布置在所述多条第一电极线与所述多条第二电极线的相应交叉处的多个第一存储单元；提供在第二和第三电极线层之间的第二存储单元层，该第二存储单元层包括布置在所述多条第二电极线与所述多条第三电极线的相应交叉处的多个第二存储单元；第一间隔物，覆盖所述多个第一存储单元的每个的侧表面；以及第二间隔物，覆盖所述多个第二存储单元的每个的侧表面。所述多个第一和第二存储单元的每个可以包括在向上方向或向下方向上堆叠的选择器件、电极和可变电阻图案，第一间隔物和第二间隔物的至少之一可以包括在可变电阻图案上施加压应力或张应力的材料。
根据本发明构思的另一方面，提供一种电子设备，该电子设备包括：处理器，配置为执行命令并处理数据；存储通道，包括连接到处理器的至少一条信号线；第一存储器件，通过存储通道连接到处理器，第一存储器件包括具有第一操作速度和非易失性能的第一级存储器；以及第二存储器件，通过存储通道连接到处理器，第二存储器件包括具有比第一操作速度快的第二操作速度的第二级存储器。第一级存储器可以包括至少两个存储单元层，所述至少两个存储单元层的每个具有交叉点结构并包括多个存储单元。所述多个存储单元的每个可以包括选择器件、电极和可变电阻图案。覆盖所述至少两个存储单元层的其中之一中的所述多个存储单元的每个的侧表面的第一间隔物可以具有不同于覆盖所述至少两个存储单元层中的至少一个其它存储单元层中的所述多个存储单元的每个的侧表面的第二间隔物的厚度的厚度。
根据本发明构思的另一方面，提供一种制造存储器件的方法，该方法包括：在基板上形成第一电极线层，该第一电极线层包括在第一方向上延伸并且在不同于第一方向的第二方向上彼此间隔开的多条第一电极线；在第一电极线层上形成第一存储单元层，该第一存储单元层包括多个第一存储单元，每个第一存储单元包括顺序地堆叠的第一下电极、第一选择器件、第一中间电极、第一加热电极和第一可变电阻图案，所述多个第一存储单元电连接到所述多条第一电极线并且在第一和第二方向上彼此间隔开；对于所述多个第一存储单元的每个，在第一下电极和第一选择器件的侧表面上形成第一内部间隔物；对于所述多个第一存储单元的每个，在第一内部间隔物、第一中间电极、第一加热电极和第一可变电阻图案的侧表面上形成第一间隔物；在第一存储单元层上形成第二电极线层，该第二电极线层包括在第二方向上延伸且在第一方向上彼此间隔开并且电连接到所述多个第一存储单元的多条第二电极线；在第二电极线层上形成第二存储单元层，该第二存储单元层包括多个第二存储单元，每个第二存储单元包括顺序地堆叠的第二电极、第二选择器件、第二中间电极、第二加热电极和第二可变电阻图案，所述多个第二存储单元电连接到所述多条第二电极线并且在第一和第二方向上彼此间隔开；对于所述多个第二存储单元的每个，在第二下电极和第二选择器件的侧表面上形成第二内部间隔物；对于所述多个第二存储单元的每个，在第二中间电极、第二加热电极和第二可变电阻图案的至少侧表面上形成第二间隔物；以及在第二存储单元层上形成第三电极线层，该第三电极线层包括在第一方向上延伸并且在第二方向上彼此间隔开以及电连接到所述多个第二存储单元的多条第三电极线，其中第一间隔物可以具有不同于第二间隔物的厚度的厚度。
附图说明
从以下结合附图的详细描述，本发明构思的示例性实施方式将被更清楚地理解，在附图中：
图1是根据本发明构思的示例性实施方式的存储器件的等效电路图；
图2是根据本发明构思的示例性实施方式的存储器件的透视图；
图3是沿图2的线X-X'和Y-Y'截取的截面图；
图4是显示根据本发明构思的示例性实施方式的由间隔物的厚度变化所致的存储单元的设置电阻和复位电阻(Rset和Rreset)的变化的曲线图；
图5是示意性地示出根据本发明构思的示例性实施方式的通过施加到存储单元的电压而在可变电阻图案中形成的离子扩散路径的图；
图6是示意性地显示表现出双向阈值开关(OTS)性能的选择器件的电压电流曲线的曲线图；
图7至14、15A和15B是根据本发明构思的示例性实施方式的存储器件的并且对应于图3的截面图的截面图；
图16是根据本发明构思的示例性实施方式的存储器件的透视图；
图17是沿图16的线2X-2X'和2Y-2Y'截取的截面图；
图18是根据本发明构思的示例性实施方式的存储器件的透视图；
图19是沿图18的线3X-3X'和3Y-3Y'截取的截面图；
图20是根据本发明构思的示例性实施方式的存储器件的并且对应于图17的截面图的截面图；
图21是根据本发明构思的示例性实施方式的存储器件的并且对应于图19的截面图的截面图；
图22A至22L是用于描述根据本发明构思的示例性实施方式的制造存储器件(例如图3的存储器件)的工艺的截面图；
图23A至23C是用于描述根据本发明构思的示例性实施方式的制造存储器件(例如图3的存储器件)的工艺的截面图；以及
图24是根据本发明构思的示例性实施方式的计算机系统的框图。
因为图1-24中的图旨在说明目的，所以图中的元件不必按比例描绘。例如，为了清晰起见，一些元件可以被放大或夸大。
具体实施方式
在下文，将参考附图更全面地描述本发明，在附图中示出了本发明构思的示例性实施方式。
图1是根据本发明构思的示例性实施方式的存储器件100的等效电路图。
参考图1，存储器件100可以包括下字线WL11和WL12以及上字线WL21和WL22，该下字线WL11和WL12在第一方向X上延伸并且在垂直于第一方向X的第二方向Y上彼此间隔开，该上字线WL21和WL22在第一方向X上延伸并且在第二方向Y上彼此间隔开并且在垂直于第一和第二方向X和Y的第三方向Z上与下字线WL11和WL12间隔开。此外，存储器件100可以包括公共位线BL1、BL2、BL3和BL4，该公共位线BL1、BL2、BL3和BL4在第一方向X上彼此间隔开并且在第三方向Z上与上字线WL21和WL22以及下字线WL11和WL12间隔开，且在第二方向Y上延伸。
第一和第二存储单元MC1和MC2可以分别提供在公共位线BL1、BL2、BL3和BL4与下字线WL11和WL12之间以及公共位线BL1、BL2、BL3和BL4与上字线WL21和WL22之间。例如，第一存储单元MC1可以布置在公共位线BL1、BL2、BL3和BL4与下字线WL11和WL12的相应交叉处，每个第一存储单元MC1可以包括用于存储数据的可变电阻图案ME和用于选择可变电阻图案ME的选择器件SW。第二存储单元MC2可以布置在公共位线BL1、BL2、BL3和BL4与上字线WL21和WL22的相应交叉处，每个第二存储单元MC2也可以包括用于存储数据的可变电阻图案ME和用于选择可变电阻图案ME的选择器件SW。同时，选择器件SW可以被称为开关器件、隔离器件或访问器件。选择器件SW可以用于在可变电阻图案ME的编程或读取期间访问可变电阻图案ME。
第一和第二存储单元MC1和MC2可具有基本上相同的结构并且可以在第三方向Z上布置。例如，在布置于下字线WL11和公共位线BL1之间的第一存储单元MC1中，选择器件SW可以电连接到下字线WL11，可变电阻图案ME可以电连接到公共位线BL1，可变电阻图案ME和选择器件SW可以彼此串联连接。类似地，在布置于上字线WL21和公共位线BL1之间的第二存储单元MC2中，可变电阻图案ME可以电连接到上字线WL21，选择器件SW可以电连接到公共位线BL1，可变电阻图案ME和选择器件SW可以彼此串联连接。
本发明构思不限于以上示例。例如，与在图1中示出的不同，在第一和第二存储单元MC1和MC2的每个中，选择器件SW和可变电阻图案ME的位置可以彼此交换。此外，当沿第三方向Z看时，第一和第二存储单元MC1和MC2可以布置为具有关于公共位线BL1、BL2、BL3和BL4的对应一个的对称配置。例如，第一和第二存储单元MC1和MC2可以以第一存储单元MC1的可变电阻图案ME和选择器件SW可以分别连接到下字线WL11和公共位线BL1并且第二存储单元MC2的可变电阻图案ME和选择器件SW可以分别连接到上字线WL21和公共位线BL1这样的方式关于公共位线BL1对称地布置。
在下文中，将简要地描述操作存储器件100的方法。例如，在电压通过字线WL11、WL12、WL21和WL22以及公共位线BL1、BL2、BL3和BL4被施加到第一存储单元MC1或第二存储单元MC2的可变电阻图案ME的情形下，电流可以流过可变电阻图案ME。可变电阻图案ME可以包括例如在第一状态和第二状态之间可逆地可切换的相变材料(PCM)层。然而，可变电阻图案ME不限于此，并且其电阻能够通过施加到其的电压而变化的任何可变电阻材料可以被用作可变电阻图案ME。例如，如果第一和第二存储单元MC1和MC2的至少之一被选择，则被选择的存储单元的可变电阻图案ME的电阻可以通过施加到可变电阻图案ME的电压而在第一状态和第二状态之间可逆地切换。
取决于可变电阻图案ME的电阻的变化，诸如“0”或“1”的数字数据可以被存储在第一和第二存储单元MC1和MC2中。类似地，随着可变电阻图案ME的电阻变回到其原始值，所存储的数字数据可以被从第一和第二存储单元MC1和MC2擦除。例如，高阻态“0”和低阻态“1”可以作为数据被写入第一和第二存储单元MC1和MC2中。这里，将高阻态“0”改变为低阻态“1”的操作可以被称为“设置操作”，将低阻态“1”改变为高阻态“0”的操作可以被称为“复位操作”。然而，存储在根据本发明构思的示例性实施方式的第一和第二存储单元MC1和MC2中的数字数据不限于高阻态“0”和低阻态“1”，而是各种电阻态可以被存储在第一和第二存储单元MC1和MC2中。例如，通过施加不同振幅的电压到某些材料，电阻可以切换到多个值。代替二元电阻态，这些多个电阻值可以用于存储数据。
第一和第二存储单元MC1和MC2可以通过选择字线WL11、WL12、WL21和WL22以及公共位线BL1、BL2、BL3和BL4而被选择性地寻址，第一和第二存储单元MC1和MC2可以通过施加信号到字线WL11、WL12、WL21和WL22以及公共位线BL1、BL2、BL3和BL4而被编程。此外，第一和第二存储单元MC1和MC2的可变电阻图案的电阻(或编程数据)可以通过测量流过公共位线BL1、BL2、BL3和BL4的电流而被确定。
图2是根据本发明构思的示例性实施方式的存储器件的透视图，图3是沿图2的线X-X'和Y-Y'截取的截面图。为了减小图中的复杂性并为了提供本发明构思的更好理解，从图3省略了绝缘层160a、160b、160c、160d和160e。
参考图2和3，存储器件100可以包括基板101、第一电极线层110L、第二电极线层120L、第三电极线层130L、第一存储单元层MCL1、第二存储单元层MCL2、第一间隔物150-1和第二间隔物150-2。
如图2和3所示，层间绝缘层105可以布置在基板101上。层间绝缘层105可以由氧化物材料(例如，硅氧化物)或氮化物材料(例如，硅氮化物)形成，并且可以用于电分离第一电极线层110L与基板101。虽然，在根据本实施方式的存储器件100中，层间绝缘层105布置在基板101上，但是这仅是本实施方式的一示例。例如，在根据本实施方式的存储器件100中，集成电路层可以布置在基板101上，并且存储单元可以布置在集成电路层上。集成电路层可以包括例如用于存储单元的操作的外围电路和/或用于计算的磁心电路。这里，其中包括外围电路和/或磁心电路的集成电路层布置在基板上并且存储单元布置在集成电路层上的结构可以被称为“外围上单元(COP)结构”。
第一电极线层110L可以包括在第一方向X上延伸并且提供为彼此平行且在不同于第一方向X的第二方向Y上彼此间隔开的多条第一电极线110。第二电极线层120L可以包括在第二方向Y上延伸并且提供为彼此平行且在第一方向X上彼此间隔开的多条第二电极线120。此外，第三电极线层130L可以包括在第一方向X上延伸并且提供为彼此平行且在第二方向Y上彼此间隔开的多条第三电极线130。虽然第三电极线130在第三方向Z上在它们的位置上不同于第一电极线110，但是第三电极线130可以在延伸方向或布置方面与第一电极线110基本上相同。在这种意义上讲，第三电极线130可以被称为“第三电极线层130L的第一电极线”。
在存储器件的运行方面，第一和第三电极线110和130可以用作字线，第二电极线120可以用作位线。或者，第一和第三电极线110和130可以用作位线，第二电极线120可以用作字线。在第一和第三电极线110和130用作字线的情形下，第一电极线110可以用作下字线并且第三电极线130可以用作上字线。此外，第二电极线120可以被下字线和上字线共用。也就是，第二电极线120可以用作公共位线。
第一电极线110、第二电极线120和第三电极线130的每个可以包括例如金属、导电的金属氮化物、导电的金属氧化物或其组合。例如，第一电极线110、第二电极线120和第三电极线130的每个可以包括钨(W)、钨氮化物(WN)、金(Au)、银(Ag)、铜(Cu)、铝(Al)、钛铝氮化物(TiAlN)、铱(Ir)、铂(Pt)、钯(Pd)、钌(Ru)、锆(Zr)、铑(Rh)、镍(Ni)、钴(Co)、铬(Cr)、锡(Sn)、锌(Zn)、铟锡氧化物(ITO)、其合金或其组合，或由之形成。此外，第一电极线110、第二电极线120和第三电极线130的每个可以包括金属层以及覆盖金属层的至少一部分的导电阻挡层。导电阻挡层可以包括例如Ti、TiN、Ta、TaN或其组合，或者由之形成。
第一存储单元层MCL1可以包括在第一和第二方向X和Y彼此间隔开并且可以用作图1的第一存储单元MC1的多个第一存储单元140-1。第二存储单元层MCL2可以包括在第一和第二方向X和Y彼此间隔开并且可以用作图1的第二存储单元MC2的多个第二存储单元140-2。如图2所示，第一电极线110和第二电极线120可以提供为彼此交叉，并且第二电极线120和第三电极线130可以提供为彼此交叉。第一存储单元140-1可以提供在第一电极线层110L和第二电极线层120L之间并且在第一电极线110和第二电极线120的相应交叉处，并且可以连接到第一电极线110和第二电极线120。第二存储单元140-2可以提供在第二和第三电极线层120L和130L之间并且在第二和第三电极线120和130的相应交叉处，并且可以连接到第二和第三电极线120和130。
第一和第二存储单元140-1和140-2的每个可以提供为有具有矩形剖面的柱状结构。当然，第一和第二存储单元140-1和140-2的结构不限于此。例如，第一和第二存储单元140-1和140-2可以提供为有具有圆形、椭圆形和多边形部分的各种柱结构。此外，取决于用于形成它们的方法，第一和第二存储单元140-1和140-2可以提供为具有在向上或向下方向上减小的宽度。例如，在第一和第二存储单元140-1和140-2经由蚀刻工艺形成的情形下，第一和第二存储单元140-1和140-2可以形成为具有在向上方向上减小的宽度。在第一和第二存储单元140-1和140-2经由镶嵌工艺形成的情形下，第一和第二存储单元140-1和140-2可以形成为具有在向下方向上减小的宽度。在蚀刻或镶嵌工艺被控制以实现实质上竖直轮廓的情形下，第一和第二存储单元140-1和140-2的每个在宽度上的竖直差异可以减小或被消除。虽然在图中第一和第二存储单元140-1和140-2被示为具有竖直侧表面轮廓从而减小复杂度，但是第一和第二存储单元140-1和140-2可以提供为具有其底部宽度大于或小于其顶部宽度的结构。
每个第一存储单元140-1和每个第二存储单元140-2可以分别包括下电极141-1和下电极141-2、选择器件143-1和选择器件143-2、中间电极145-1和中间电极145-2、加热电极147-1和加热电极147-2、以及可变电阻图案149-1和可变电阻图案149-2。因为第一和第二存储单元140-1和140-2具有实质上相同的结构，所以为了描述的方便，将参考第一存储单元140-1给出以下描述。
在本发明构思的示例性实施方式中，可变电阻图案149-1(或图1的ME)可以包括其相取决于加热时间能够在非晶态和结晶态之间可逆地切换的相变材料。一般而言，相变材料可以以非晶相和一个晶相或有时若干晶相存在，并且它们能够在这些相之间快速地且重复地切换。例如，可变电阻图案149-1可以包括其相位能够使用在电压被施加到可变电阻图案149-1的两个端子时产生的焦耳热而可逆地变化并且其电阻能够通过相的这样的变化而变化的材料。详细地，相变材料可以在它具有非晶相时处于高阻态并且可以在它具有晶相时处于低阻态。在存储器件中，可变电阻图案149-1的高阻态和低阻态可以分别被定义和存储为“数据0”和“数据1”。
在本发明构思的示例性实施方式中，可变电阻图案149-1可以包括在周期表的第VI族中的元素的至少之一(例如硫族元素)并且可选地包括包含在第III、IV或V族中的化学元素的至少之一的化学修饰剂。例如，可变电阻图案149-1可以由Ge-Sb-Te(锗-锑-碲，GST)形成，或者包括Ge-Sb-Te(锗-锑-碲，GST)。这里，在以上化学式中，连字符(-)用于表示在其中包括列出的元素的所有化学混合物或化合物。例如，表达式“Ge-Sb-Te”可以表示各种材料，诸如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4和Ge1Sb4Te7。
除以上材料(即，Ge-Sb-Te(GST))以外，可变电阻图案149-1可以包括其它各种相变材料。用于可变电阻图案149-1的相变材料的成分可以包含包括但是不限于以下元素的不同元素的混合物：锗(Ge)、锑(Sb)、碲(Te)、铟(In)、硒(Se)、镓(Ga)、砷(As)、铝(Al)、铋(Bi)、锡(Sn)、氧(O)、硫(S)、氮(N)、金(Au)、钯(Pd)、钛(Ti)、钴(Co)、银(Ag)和镍(Ni)。例如，可变电阻图案149-1可以包括Ge-Te、Sb-Te、In-Se、Ga-Sb、GeSb、In-Sb、As-Te、Al-Te、Bi-Sb-Te(BST)、In-Sb-Te(IST)、Ge-Sb-Te(GST)、Te-Ge-As、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、In-Ge-Te、Ge-Sn-Te、Ge-Bi-Te、Ge-Te-Se、As-Sb-Te、Sn-Sb-Bi、Ge-Te-O、Ge-Sb-Te-N、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Ge-Bi-Sb-Te、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、Ge-Te-Sn-Pt、Ge-In-Sb-Te、In-Sn-Sb-Te、As-Ge-Sb-Te及其组合中的至少一种。
可变电阻图案149-1可以形成为具有各种化学计量成分。可变电阻图案149-1的结晶温度、熔化温度和结晶能量可以取决于化学计量成分而变化，并因而，通过改变化学计量成分，可变电阻图案149-1的相变速度和数据保持性能可以被控制。
可变电阻图案149-1还可以包括例如用作杂质的碳(C)、氮(N)、硅(Si)、氧(O)、铋(Bi)、硼(B)、铟(In)和锡(Sn)的至少一种。存储器件100的驱动电流可以由于杂质的存在而变化。此外，可变电阻图案149-1还可以包括金属元素。例如，可变电阻图案149-1可以包括铝(Al)、镓(Ga)、锌(Zn)、钛(Ti)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、钌(Ru)、钯(Pd)、铪(Hf)、镧(La)、钽(Ta)、铱(Ir)、铂(Pt)、锆(Zr)、铊(Tl)、铅(Pb)和钋(Po)的至少一种。所述金属元素的存在可以导致可变电阻图案149-1的电和热传导性的提高，因而，可变电阻图案149-1的结晶速度和设置速度(set speed)可以提高。此外，在其中所述金属元素被包括在可变电阻图案149-1中的情形下，可变电阻图案149-1的数据保持性能可以增强。
可变电阻图案149-1可具有其中具有不同物理性质的两个或更多层被堆叠的多层结构。可变电阻图案149-1的层的数量或厚度可以不同地变化。阻挡层可以进一步提供在可变电阻图案149-1的层之间。阻挡层可以配置为防止材料在可变电阻图案149-1的层之间扩散。例如，阻挡层可以防止材料从所述层中的先形成的层扩散到所述层中的后形成的层。阻挡层可以包括但是不限于：SiN、TiN、Ta2O5、WN、TaN、TiSiN、TaSiN、氮重掺杂的GST或其组合。
可变电阻图案149-1可以提供为包括交替地堆叠在彼此上并且包括彼此不同的材料的多个层，从而具有超晶格结构。例如，可变电阻图案149-1可以包括分别由Ge-Te和Sb-Te形成并且交替地堆叠在彼此上的第一和第二层。然而，第一和第二层的材料不限于Ge-Te和Sb-Te，前述各种材料可以被用于第一和第二层。
如上所述，可变电阻图案149-1可以包括所述相变材料，但是本发明构思不限于此。例如，根据本实施方式的存储器件100的可变电阻图案149-1可以包括表现出可变电阻性能的各种其它材料。
在本发明构思的示例性实施方式中，可变电阻图案149-1可以包括过渡金属氧化物，并且在这种情形下，存储器件100可以是电阻式随机存取存储器(ReRAM)。在可变电阻图案149-1包括过渡金属氧化物的情形下，编程操作可以被执行以在可变电阻图案149-1中产生或破坏至少一个电路径。在电路径产生时，可变电阻图案149-1可具有低电阻，在电路径被破坏时，可变电阻图案149-1可具有高电阻。可变电阻图案149-1的电阻水平的这样的差异可以用于在存储器件100中存储数据。
在可变电阻图案149-1由过渡金属氧化物形成的情形下，过渡金属氧化物可以包括至少一种金属元素(例如Ta、Zr、Ti、Hf、Mn、钇(Y)、Ni、Co、Zn、铌(Nb)、Cu、Fe和Cr)。例如，过渡金属氧化物可以包括每个由Ta2O5-x、ZrO2-x、TiO2-x、HfO2-x、MnO2-x、Y2O3-x、NiO1-y、Nb2O5-x、CuO1-y和Fe2O3-x中的至少之一形成的一个或更多层。在以上列出的材料中，未知参数(即，x和y)可以被选择以满足0≤x≤1.5和0≤y≤0.5的条件，但是本发明构思不限于此。
在本发明构思的示例性实施方式中，可变电阻图案149-1可具有在其中提供两个磁电极和插置在其间的电介质材料的磁隧道结(MTJ)结构，并且在这种情形下，存储器件100可以是磁RAM(MRAM)。
以上描述的两个磁电极可以用作磁化固定层和磁化自由层，并且插置在其间的电介质材料可以用作隧穿势垒层。磁化固定层可具有固定的磁化方向，磁化自由层可具有能够被切换为平行或反平行于磁化固定层的磁化方向的磁化方向。磁化固定层和磁化自由层的磁化方向可以平行于隧穿势垒层的表面，但是本发明构思不限于此。例如，磁化固定层和磁化自由层可具有垂直于隧穿势垒层的表面的磁化方向。
在磁化自由层和磁化固定层的磁化方向彼此平行的情形下，可变电阻图案149-1可具有第一电阻。作为比较，在其中磁化自由层和磁化固定层的磁化方向彼此反平行的情形下，可变电阻图案149-1可具有第二电阻。可变电阻图案149-1的电阻水平的这样的差异可以用于在存储器件100中存储数据。磁化自由层的磁化方向可以使用编程电流中的电子的自旋扭矩而改变。
磁化固定层和磁化自由层的每个可以包括磁性材料。这里，磁化固定层还可以包括反铁磁材料，允许磁化固定层中的铁磁材料具有固定的磁化方向。隧穿势垒层可以由至少一种氧化物材料形成或包括至少一种氧化物材料，每个氧化物材料包括例如Mg、Ti、Al、MgZn和MgB的其中之一，但是本发明构思不限于此。铁磁材料的示例可以包括，但是不限于：Fe、Ni、Co和它们的合金中的许多。反铁磁材料的示例可以包括，但是不限于：MnO、FeO、CoO、NiO、Cr、Mn、MnO4、MnS、FeCl3和MnF2。
选择器件143-1(或图1的SW)可以用作控制流过其的电流的流动的电流调整层。选择器件143-1可以包括其电阻能够通过施加到选择器件143-1的两侧的电压而变化的层。例如，选择器件143-2可以包括表现出OTS性能的双向阈值开关(OTS)材料。关于包括OTS材料的选择器件143-1的功能，当比阈值电压VT低的电压被施加到选择器件143-1时，选择器件143-1可以处于防止电流流过的高阻态，并且当比阈值电压VT高的电压被施加到选择器件143-1时，选择器件143-1可以处于允许电流流过的低阻态。此外，在流过选择器件143-1的电流小于保持电流的情形下，选择器件143-1可以切换到高阻态。将参考图6更详细地描述选择器件143-1的OTS性能。
选择器件143-1可以包括用作OTS材料的硫族化物材料。OTS材料和相变材料(PCM)可以处于同一类，但是OTS材料通常在非晶相被冻结。在本发明构思的示例性实施方式中，硫族化物材料可以包括在周期表的第VI族中的元素的至少之一(例如硫族元素)并且选择性地包括包含在第III、IV或V族中的化学元素的至少之一的化学修饰剂。硫(S)、硒(Se)和碲(Te)可以是典型的硫族元素，其可以被包括在选择器件143-1中。二价键和孤对电子的存在可以被认为是硫族元素的显著特性。在硫族化物材料中，硫族元素可以通过二价键彼此键合以形成链结构和环状结构，并且孤对电子可以用作用于形成导电细丝的电子源。例如，三价或四价修饰剂(例如铝(Al)、镓(Ga)、铟(In)、锗(Ge)、锡(Sn)、硅(Si)、磷(P)、砷(As)和锑(Sb))可以被包含在硫族元素的链和环状结构中以调节硫族化物材料的结构刚度，并且基于它的结晶或其它结构重排能力，硫族化物材料可以被分为切换材料和相变材料。
在本发明构思的示例性实施方式中，选择器件143-1可以包括硅(Si)、碲(Te)、砷(As)、锗(Ge)、铟(In)、或其任何组合。例如，选择器件143-1的化合物可以包括大约14at.％的硅(Si)、大约39at.％的碲(Te)、大约37at.％的砷(As)、大约9at.％的锗(Ge)以及大约1at.％的铟(In)。这里，原子百分数“at.％”可以通过一种原子相对原子总数的百分比给出，并且该术语在以下将以相同含义使用。
在本发明构思的示例性实施方式中，选择器件143-1可以包括硅(Si)、碲(Te)、砷(As)、锗(Ge)、硫(S)、硒(Se)或其组合。例如，选择器件143-1的化合物可以包括大约5at.％的硅(Si)、大约34at.％的碲(Te)、附近28at.％的砷(As)、大约11at.％的锗(Ge)、大约21at.％的硫(S)以及大约1at.％的硒(Se)。
在本发明构思的示例性实施方式中，选择器件143-1可以包括碲(Te)、砷(As)、锗(Ge)、硫(S)、硒(Se)、锑(Sb)或其组合。例如，选择器件143-1的成分可以包括大约21at.％的碲(Te)、大约10at.％的砷(As)、大约15at.％的锗(Ge)、大约2at.％的硫(S)、大约50at.％的硒(Se)以及大约2at.％的锑(Sb)。
在根据本发明构思的示例性实施方式的存储器件100中，选择器件143-1不限于OTS材料。例如，选择器件143-1可以包括能够提供切换功能或器件选择功能的各种材料。例如，选择器件143-1可以包括例如二极管、隧道结、PNP二极管、双极结晶体管(BJT)或混合离子电子传导(MIEC)器件。
加热电极147-1可以布置在中间电极145-1和可变电阻图案149-1之间。加热电极147-1可以用于在设置或复位操作中加热可变电阻图案149-1。加热电极147-1可以由导电材料形成或包括导电材料，该导电材料不与可变电阻图案149-1反应并且产生足够的热量以改变可变电阻图案149-1的相。在本发明构思的示例性实施方式中，加热电极147-1可以包括例如TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、碳(C)、硅碳化物(SiC)、硅碳氮化物(SiCN)、碳氮化物(Cn)、钛碳氮化物(TiCN)、钽碳氮化物(TaCN)、包括其组合的高熔点金属、或其氮化物，或者由之形成。然而，加热电极147-1的材料不限于此。
在本发明构思的示例性实施方式中，加热电极147-1可以由碳基材料形成，该碳基材料包括但是不限于：非晶碳(C)、石墨烯、石墨、碳纳米管(CNT)、非晶类金刚石碳(DLC)、硅碳化物(SiC)、硼碳化物(BC)、硅碳氮化物(SiCN)、碳氮化物(CN)、钛碳氮化物(TiCN)、钽碳氮化物(TaCN)和其它类似的碳基材料。
下电极141-1和中间电极145-1可以与选择器件143-1接触，并且可以用作电流路径以及可以由导电材料形成。例如，下电极141-1和中间电极145-1的每个可以由例如金属、导电金属氮化物、导电金属氧化物或其组合形成，或包括例如金属、导电金属氮化物、导电金属氧化物或其组合。例如，下电极141-1和中间电极145-1可以包括TiN层，但是本发明构思不限于此。在本发明构思的示例性实施方式中，下电极141-1和中间电极145-1的每个可以包括由金属或导电金属氮化物形成的导电层以及形成为覆盖导电层的至少一部分的至少一个导电阻挡层。导电阻挡层可以由例如金属氧化物、金属氮化物或其组合形成，或者包括例如金属氧化物、金属氮化物或其组合，但是本发明构思不限于此。
一般而言，当选择器件143-1是基于OTS性能时，选择器件143-1可以包括处于非晶态的硫族化物材料。然而，存储器件100的按比例缩小可能导致可变电阻图案149-1、选择器件143-1、加热电极147-1、下电极141-1和/或中间电极145-1的厚度、宽度和距离的减小。因此，当在存储器件100的操作期间可变电阻图案149-1的相位通过在加热电极147-1中产生的热而变化时，与加热电极147-1相邻的选择器件143-1可能受加热工艺影响。例如，选择器件143-1可以通过在与其相邻的加热电极147-1中产生的热而部分地结晶。也就是，可能存在选择器件143-1的劣化或损坏。
作为比较，在根据本实施方式的存储器件100中，中间电极145-1可以厚地形成以防止在加热电极147-1中产生的热传递到选择器件143-1。为了这样的隔热，中间电极145-1可以形成为比下电极141-1厚，如图2和3所示。例如，中间电极145-1可具有在大约10nm至大约100nm的范围内的厚度。然而，中间电极145-1的厚度不限于这个范围。此外，为了隔热，中间电极145-1可以包括至少一个热阻挡层。阻挡层的厚度可以在大约1nm至大约50nm的范围内。在中间电极145-1包括两个或更多热阻挡层的情形下，中间电极145-1可具有其中热阻挡层和电极层交替地堆叠的结构。
第一间隔物150-1可以提供为围绕第一存储单元140-1的侧表面。第二间隔物150-2可以提供为围绕第二存储单元140-2的侧表面。因为第一和第二间隔物150-1和150-2提供为围绕第一和第二存储单元140-1和140-2的侧表面，所以第一和第二间隔物150-1和150-2可以用于保护第一和第二存储单元140-1和140-2(具体地，可变电阻图案149-1和149-2和/或选择器件143-1和143-2)。例如，第一和第二间隔物150-1和150-2可以防止第一和第二存储单元140-1和140-2在随后的工艺中(例如在清洁工艺或金属图案化工艺中)被不必要地污染或蚀刻。例如，第一和第二间隔物150-1和150-2可具有关于在随后的工艺中使用的蚀刻剂的抗蚀刻性。
第一和第二间隔物150-1和150-2可以在第一和第二存储单元140-1和140-2上施加张应力或压应力，从而增强第一和第二存储单元140-1和140-2的电流特性。从第一和第二间隔物150-1和150-2施加于第一和第二存储单元140-1和140-2上的张应力或压应力将参考图18至21被更详细地描述。
第一和第二间隔物150-1和150-2可以包括例如能够保护第一和第二存储单元140-1和140-2的氧化物(例如硅氧化物(SiO2)或铝氧化物(Al2O3))、氮化物(例如硅氮化物(Si3N4))和氮氧化物(例如硅氮氧化物)中的至少一种材料，或者由之形成。第一和第二间隔物150-1和150-2可以使用至少一种共形沉积方法(例如热和等离子体化学气相沉积(CVD)或原子层沉积(ALD)技术)形成。
在根据本实施方式的存储器件100中，第一间隔物150-1可具有第一厚度T1，第二间隔物150-2可具有第二厚度T2。如图2和3所示，第一间隔物150-1的第一厚度T1可以大于第二间隔物150-2的第二厚度T2。这里，第一和第二间隔物150-1和150-2的每个的厚度可以被定义为在垂直于第一和第二存储单元140-1和140-2的每个的侧表面的方向上测量的厚度。例如，第一和第二间隔物150-1和150-2的每个的厚度可以被定义为实质上平行于第一和第二存储单元140-1和140-2的侧表面的部分的厚度。此外，第一间隔物150-1的第一厚度T1可以是在垂直于第一存储单元140-1的可变电阻图案149-1的侧表面的方向上测量的厚度，第二间隔物150-2的第二厚度T2可以是在垂直于第二存储单元140-2的可变电阻图案149-2的侧表面的方向上测量的厚度。也就是，厚度是在间隔物覆盖可变电阻图案的位置处的度量。
在根据本实施方式的存储器件100中，通过厚地形成第一存储单元140-1的第一间隔物150-1并且薄地形成第二存储单元140-2的第二间隔物150-2，第一和第二存储单元140-1和140-2的电阻特性可以增强。这可以减小第一和第二存储单元140-1和140-2之间的电特性的变化，其中第一和第二存储单元140-1和140-2在根据本实施方式的存储器件100中被提供在不同的水平或层处。
在其中存储器件具有三维(3D)交叉点堆叠结构的情形下，存储器件中的存储单元可能遭受电特性的变化的增加和感测裕度(S/M)的减小。详细地，当与传统的单层结构比较时，3D堆叠结构可具有增加的存储单元密度和存储单元的特性方面的增加的竖直变化，其引起在3D堆叠结构中发现的存储单元的电特性的增加的变化。将参考图5更详细地描述存储单元特性的竖直变化。
S/M的减小可能由存储器件的按比例缩小引起。也就是，存储器件的按比例缩小可能引起设置电阻的增加，而没有复位电阻的任何实质变化，并因此引起设置电阻和复位电阻之间的比值(即，感测裕度)的减小。一般而言，存储器件的设置电阻可以较低(例如kΩ量级)，并且复位电阻可能非常高(例如MΩ量级)。假设面积的减小导致电阻的增加，存储器件的按比例缩小(即，减小存储器件中的面积)可能导致设置电阻的增加，但是可能在复位电阻方面实质上没有变化。只是，在电流路径由导体形成的情形下，电流的量可以取决于电流路径的截面积而变化，而在电流路径由绝缘体形成的情形下，可能没有电流流过电流路径，与它的截面积无关。
对于存储器件的3D交叉点堆叠结构，可能需要控制存储单元的电特性的变化并且可能还需要增加或最大化存储器件的S/M。在根据本实施方式的存储器件100中，因为覆盖不同水平的存储单元的间隔物形成为具有不同的厚度，所以它们可以增加或最大化存储器件的S/M并且可以减小存储单元的电特性的变化。例如，在第一和第二间隔物150-1和150-2形成为具有实质上相同的厚度的情形下，第一存储单元层MCL1的第一存储单元140-1的设置电阻可以高于第二存储单元层MCL2的第二存储单元140-2的设置电阻。在这种情形下，如果第一存储单元140-1的第一间隔物150-1厚地形成并且第二存储单元140-2的第二间隔物150-2薄地形成，则第一和第二存储单元140-1和140-2之间的设置电阻的差异可以减小或被消除。在相反的情形下，第一和第二存储单元140-1和140-2之间的设置电阻的差异可以通过薄地形成第一存储单元140-1的第一间隔物150-1并且通过厚地形成第二存储单元140-2的第二间隔物150-2而减小或被消除。
基于以上描述的理由，间隔物厚度的调整可以用于控制存储单元的设置电阻。然而，由于与参考按比例缩小描述的相同理由，间隔物厚度的调整可能导致存储单元的复位电阻的细微变化。因此，间隔物厚度的调整可以通过存储单元的设置电阻的变化而影响存储单元的电特性或S/M性能的变化。将参考图4更详细地描述由间隔物厚度的变化所致的设置电阻和复位电阻的变化。
根据本发明构思的示例性实施方式的存储器件100还可以包括第一内部间隔物152-1和第二内部间隔物152-2。第一内部间隔物152-1可以提供为覆盖第一存储单元140-1的下电极141-1和选择器件143-1，第二内部间隔物152-2可以提供为覆盖第二存储单元140-2的下电极141-2和选择器件143-2。为了选择器件143-1和143-2的更有效保护，第一和第二内部间隔物152-1和152-2可以使用与用于第一和第二间隔物150-1和150-2的工艺分开的工艺形成。然而，在本发明构思的示例性实施方式中，第一和第二内部间隔物152-1和152-2可以被省略。
如图2和3所示，第一内部间隔物152-1可以用第一间隔物150-1覆盖，而第二内部间隔物152-2可以不用第二间隔物150-2覆盖。然而，在本发明构思的示例性实施方式中，第二内部间隔物152-2也可以用第二间隔物150-2覆盖。此外，虽然第一和第二内部间隔物152-1和152-2被示出为具有基本上相同的结构和基本上相同的厚度，但是它们可以形成为具有不同的结构和/或不同的厚度。
如上所述，第一和第二间隔物150-1和150-2的厚度可以被调整以控制存储单元的电特性(例如设置电阻)的变化，但是这种调整或控制可以主要与可变电阻图案149-1和149-2的电阻特性相关。换言之，这指的是第一和第二间隔物150-1和150-2的厚度的控制可以用于改变可变电阻图案149-1和149-2的每个的结晶状态或控制对应于这样的结晶状态的电阻(即，分别对应于结晶态和非晶态的设置电阻和复位电阻)。
在根据本实施方式的存储器件100中，电特性通过间隔物厚度调整的变化的控制不限于可变电阻图案149-1和149-2的电阻的控制。例如，间隔物厚度的调整可以用于控制选择器件143-1和143-2的电流特性。同时，与可变电阻图案149-1和149-2不同，因为选择器件143-1和143-2没有相变材料，所以选择器件143-1和143-2的电流特性的控制可以指的是选择器件143-1和143-2的阈值电压的控制。
选择器件143-1和143-2的电流特性可以通过调整第一间隔物150-1和第二间隔物150-2的厚度而被控制。然而，选择器件143-1和143-2的电流特性可以通过调整第一和第二间隔物150-1和150-2和/或第一和第二内部间隔物152-1和152-2的厚度而被控制。
如图2所示，第一绝缘层160a可以布置在第一电极线110之间，第二绝缘层160b可以布置在第一存储单元层MCL1的第一存储单元140-1之间。此外，第三绝缘层160c可以布置在第二电极线120之间，第四绝缘层160d可以布置在第二存储单元层MCL2的第二存储单元140-2之间，第五绝缘层160e可以布置在第三电极线130之间。第一至第五绝缘层160a-160e可以由相同的绝缘材料形成，但是在本发明构思的示例性实施方式中，第一至第五绝缘层160a-160e的至少之一可以由与其它层不同的绝缘材料形成。第一至第五绝缘层160a-160e可以由电介质材料(例如氧化物或氮化物)形成并且可以使在每个层中的器件彼此电分离。同时，代替第二和第四绝缘层160b和160d的至少之一，可以形成气隙。在形成了气隙的情形下，具有特定厚度的绝缘衬层可以形成在气隙与第一存储单元140-1之间和/或气隙与第二存储单元140-2之间。
在根据本实施方式的存储器件100中，因为在不同水平或层的第一和第二存储单元140-1和140-2的间隔物150-1和150-2形成为具有不同的厚度，所以第一和第二存储单元140-1和140-2的电阻(例如设置电阻)可以被控制。因此，通过调整第一和第二存储单元140-1和140-2的间隔物150-1和150-2的厚度，根据本实施方式的存储器件100的第一和第二存储单元140-1和140-2的电阻特性的竖直变化可以减小。此外，通过调整第一和第二存储单元140-1和140-2的间隔物150-1和150-2的厚度，根据本实施方式的存储器件100的第一和第二存储单元140-1和140-2的S/M可以增加。因此，通过调整间隔物150-1和150-2的厚度，可以实现具有3D交叉点堆叠结构(例如高集成密度)和增强的可靠性的存储器件。
图4是显示由间隔物的厚度(或间隔物厚度)变化所致的存储单元的设置电阻和复位电阻(Rset和Rreset)的变化的曲线图。在图4中，x轴表示间隔物厚度，左手和右手y轴表示设置电阻(●)和复位电阻(■)。间隔物厚度以及设置电阻和复位电阻是相对值，其以任意单位(a.u.)给出以允许在其间的相对比较。
参考图4，随着间隔物厚度增加，设置电阻和复位电阻二者均减小。这里，如上所述，间隔物厚度被限定为在垂直于第一和第二存储单元140-1和140-2的每个的侧表面的方向上测量的厚度。如图所示，间隔物厚度的增加导致设置电阻和复位电阻之间的减小率的差异。例如，间隔物厚度的增加导致设置电阻的大的减小，但是导致复位电阻的小的减小。这个结果可以由与存储器件的按比例缩小相关的电阻变化相同的原因获得。换言之，当存储单元具有设置电阻(即，相对低电阻)时，存储单元的电阻可以由于面积、结构或任何外部环境的变化而容易地变化。作为比较，当存储单元具有复位电阻(即，非常高的电阻)时，存储单元的电阻可以几乎不受面积、结构或任何外部环境的变化影响。
如上所述，S/M被定义为设置电阻和复位电阻之间的比值，显然，如果复位电阻没有变化并且设置电阻增加，则S/M将减小。例如，在图4的曲线中，S/M在左方向(即，朝向Tmin)减小并且在右方向(即，朝向Tmax)增加。因此，在本实施方式中，通过控制存储器件100的间隔物厚度以及设置电阻和复位电阻之间的比值，S/M可以增加或最大化。此外，S/M的这样的增加可以大大增强存储器件100的可靠性。
在根据本实施方式的存储器件100中，具有不同厚度的间隔物150-1和150-2可以形成为覆盖在不同水平或层提供的第一和第二存储单元140-1和140-2，并且间隔物150-1和150-2之间在厚度上的差异可以用于控制在不同水平或层的第一和第二存储单元140-1和140-2的电阻(具体地，设置电阻)。因此，在根据本实施方式的存储器件100中，通过控制间隔物150-1和150-2的厚度，第一和第二存储单元140-1和140-2的S/M可以增加，并因此，可以实现具有增强的可靠性的存储器件。
图5是示意性地示出通过施加到存储单元的电压而在可变电阻图案中形成的离子扩散路径的图。
参考图5，第一存储单元50A可以包括顺序堆叠的第一电极20A、可变电阻图案30A和第二电极40A。第一电极20A可以包括能够产生改变可变电阻图案30A的相位所需要的足够的热量的导电材料，并且可以用作图2和3的加热电极147-1和147-2。在正电压被施加到第一电极20A并且负电压被施加到第二电极40A的情形下，可以在存储单元50A中产生从第一电极20A经可变电阻图案30A流到第二电极40A的电流，如箭头C_A描绘的。
在电流流过第一电极20A的情形下，热可以在第一电极20A中产生，因而，可变电阻图案30A的相的改变可以在与第一电极20A和可变电阻图案30A之间的界面相邻的部分30A_P处开始发生。例如，在“复位”操作中，可变电阻图案30A的部分30A_P可以从结晶态(即，低阻态)变为非晶态(即，高阻态)，因而，当电压施加到其时，在部分30A_P中的阳离子和阴离子之间可以有扩散速度上的差异。更详细地，在可变电阻图案30A的部分30A_P中的阳离子(例如锑离子(Sb+))可具有比阴离子(例如碲离子(Te-))的扩散速度高的扩散速度。这会导致朝向负电压被施加到其上的第二电极40A扩散的锑离子(Sb+)的量的增加。例如，在朝向第二电极40A的方向上的锑离子(Sb+)的扩散速度可以高于在朝向第一电极20A的方向上的碲离子(Te-)的扩散速度。
作为比较，第二存储单元50B可以包括第一电极20B、可变电阻图案30B和第二电极40B，并且负电压和正电压分别被施加到第一和第二电极20B和40B以产生从第二电极40B经可变电阻图案30B流到第一电极20B的电流，如箭头C_B描绘的。
在电流流过第一电极20B的情形下，热可以在第一电极20B中产生，因而，可变电阻图案30B的相位的改变可以在与第一电极20B和可变电阻图案30B之间的界面相邻的部分30B_P处开始发生。这里，在可变电阻图案30B的部分30B_P中，锑离子(Sb+)的扩散速度可以比碲离子(Te-)的扩散速度快，因而，可以存在朝向负电压被施加到其的第一电极20B扩散的锑离子(Sb+)的量的增加。
在第二存储单元50B的情形下，锑离子(Sb+)可以在第一电极20B和可变电阻图案30B之间的界面附近具有增加的浓度。例如，可以有可变电阻图案30B的浓度的局部变化。作为比较，在第一存储单元50A的情形下，碲离子(Te-)可以在第一电极20A和可变电阻图案30A之间的界面附近具有增加的浓度。例如，可以有可变电阻图案30A的浓度的局部变化。
取决于被施加到可变电阻图案30A和30B的电压的大小、流过可变电阻图案30A和30B的电流的方向、以及可变电阻图案30A和30B以及第一电极20A和20B的几何结构，可变电阻图案30A和30B中的离子或空位分布可以变化。也就是，在可变电阻图案30A和30B中，离子浓度或空位可以局部地变化，因而，即使可变电阻图案30A和30B被施加有基本上相同的电压，也可以有可变电阻图案30A和30B的电阻的变化并且存储单元50A和50B可以表现出不同的操作特性(例如不同的电阻特性)。
虽然已经参考图5简要地描述了锑离子(Sb+)和碲离子(Te-)的离子扩散路径，但是本发明构思不限于此。具体地，类似于参考图2和3描述的第一存储单元140-1的可变电阻图案149-1，可变电阻图案30A和30B可以用例如碲(Te)、硒(Se)、锗(Ge)、锑(Sb)、铋(Bi)、铅(Pb)、锡(Sn)、铟(In)、银(Ag)、砷(As)、硫(S)、磷(P)和其混合物的至少之一掺杂，并且可以用诸如例如氮(N)、氧(O)、硅(Si)、碳(C)、硼(B)、镝(Dy)或其组合的杂质掺杂。因此，可变电阻图案30A和30B中的离子扩散可以取决于可变电阻图案30A和30B中包括的材料的种类和成分以及杂质的种类和浓度而变化，因而，存储单元50A和50B的操作特性的变化可以增加。
返回参考图2和3，多个第一存储单元140-1和多个第二存储单元140-2可以关于第二电极线120竖直地彼此间隔开。在正的复位电压Vreset被施加到第二电极线120并且接地电压被施加到第一和第三电极线110和130的情形下，基本上相同的电压(即，复位电压Vreset)可以被施加到第一存储单元140-1和第二存储单元140-2。然而，第一存储单元140-1和第二存储单元140-2可以被提供在第二电极线120下面和第二电极线120上，因而，如上所述，在离子分布或浓度分布方面，可变电阻图案149-1的邻近于可变电阻图案149-1与第一存储单元140-1的加热电极147-1之间的界面定位的部分可以不同于可变电阻图案149-2的邻近于可变电阻图案149-2与第二存储单元140-2的加热电极147-2之间的界面定位的部分。因此，第一和第二存储单元140-1和140-2可具有彼此不同的操作特性(例如不同的电阻特性)。
在根据本实施方式的存储器件100中，因为间隔物150-1和150-2形成在第一和第二存储单元140-1和140-2的侧表面上，所以它们可以防止可变电阻图案149-1和149-2和/或选择器件143-1和143-2劣化或被污染或损坏。此外，因为覆盖处于不同水平或层的第一和第二存储单元140-1和140-2的间隔物150-1和150-2形成为具有不同的厚度，所以在不同水平或层的第一和第二存储单元140-1和140-2的电阻或电流特性的竖直变化可以减小或最小化。
因为根据本实施方式的存储器件100包括包含OTS材料的选择器件143-1和143-2，所以用于形成晶体管或二极管的工艺可以被省略。例如，在提供二极管的情形下，必须执行高温热处理工艺以激活在二极管中包括的杂质，但是高温热处理工艺可能导致包括相变材料的可变电阻图案149-1和149-2的损坏或污染。作为比较，在根据本实施方式的存储器件100的情形下，不必执行用于形成晶体管或二极管的复杂工艺，因而，可以防止可变电阻图案149-1和149-2被所述复杂工艺损坏或污染。因此，根据本实施方式的存储器件100的使用可以实现高可靠的半导体器件。
在晶体管或二极管被提供为选择器件的情形下，必须在基板中提供晶体管或二极管，这会导致在实现包括多个竖直堆叠层的堆叠型存储器件中的困难。具体地，因为存在可变电阻图案149-1和149-2可能被用于激活二极管的高温热处理损坏或污染的风险，所以可能很难实现其中二极管被提供在可变电阻图案149-1和149-2上的交叉点堆叠结构。然而，在使用具有OTS性能的选择器件143-1和143-2代替二极管的情形下，根据本实施方式的存储器件100能够以包括多个竖直堆叠层的3D交叉点堆叠结构的形式被实现。因此，存储器件100能够具有大大增加的集成密度。
图6是示意性地显示表现出OTS性能的选择器件的电压电流行为的图。
参考图6，第一曲线61显示了当基本上没有电流流过选择器件时选择器件的电压电流行为。这里，选择器件可以用作具有阈值电压VT(或第一电压电平63)的开关器件。流过选择器件的电流可以实质上是可忽略的，而被施加到选择器件的电压从零电压和零电流的状态逐渐增加到阈值电压VT(即，第一电压电平63)。然而，如果所施加的电压超过阈值电压VT，则流过选择器件的电流可以急剧增加，并且所施加的电压可以跌至饱和电压VS(或第二电压电平64)。
第二曲线62显示了当有电流流过选择器件时选择器件的电压电流行为。如果流过选择器件的电流超过第一电流水平66，则被施加到选择器件的电压可以增加直至稍高于第二电压电平64的电平。例如，即使流过选择器件的电流从第一电流水平66增加到相当高的水平(例如第二电流电平67)，被施加到选择器件的电压也可以从第二电压电平64稍微增加。也就是，一旦电流开始流过选择器件，施加到选择器件的电压可以保持在饱和电压VS(即，第二电压电平64)左右。如果电流被减小至保持电流水平(即，第一电流水平66)或更低，则选择器件可以再次切换至电阻状态，因而，电流可以被有效地阻挡直到电压增加到阈值电压VT。
图7至14、15A和15B是根据本发明构思的示例性实施方式的并且对应于图3的截面图的存储器件的截面图。在以下的描述中，为了避免重复，与图2至3的特征相同的特征的描述将保持最少或被省略。
参考图7，根据本发明构思的示例性实施方式的存储器件100a可以在以下方面不同于图3的存储器件100：没有提供内部间隔物。例如，在图3的存储器件100中，第一内部间隔物152-1可以提供为围绕第一存储单元140-1的下电极141-1和选择器件143-1，并且第二内部间隔物152-2可以提供为围绕第二存储单元140-2的下电极141-2和选择器件143-2。
作为比较，在根据本实施方式的存储器件100a中可以不提供第一和第二内部间隔物。因此，第一存储单元140-1的下电极141-1和选择器件143-1以及中间电极145-1、加热电极147-1和可变电阻图案149-1可以被第一间隔物150a-1围绕，并且第二存储单元140-2的下电极141-2和选择器件143-2以及中间电极145-2、加热电极147-2和可变电阻图案149-2可以被第二间隔物150a-2围绕。
在根据本实施方式的存储器件100a中，第一间隔物150a-1可以厚地形成，第二间隔物150a-2可以薄地形成。因此，第一存储单元140-1的电阻的减小可以比第二存储单元140-2的大。换言之，在间隔物没有形成或形成为具有相同厚度的情形下，第一存储单元140-1的电阻可以高于第二存储单元140-2的电阻。在这种情况下，像根据本实施方式的存储器件100a一样，通过厚地形成第一存储单元140-1的间隔物150a-1并且薄地形成第二存储单元140-2的间隔物150a-2，第一和第二存储单元140-1和140-2之间的电阻的差异可以减小，并因此，在不同水平或层的第一和第二存储单元140-1和140-2的电阻特性的竖直变化可以减小。在相反情形下，第一间隔物150a-1可以薄地形成，第二间隔物150a-2可以厚地形成。因而，第一间隔物150a-1或第二间隔物150a-2的厚度可以被调整以使得第一和第二存储单元140-1和140-2可具有基本上相同的电阻。通过控制间隔物150a-1和150a-2的厚度，第一和第二存储单元140-1和140-2的S/M可以增加，并因此，可以实现具有增强的可靠性的存储器件。或者，或此外，第一间隔物150a-1和第二间隔物150a-2的至少之一可以独立地包括在对应的可变电阻图案149-1和149-2上施加压应力的材料和施加张应力的材料之一，并且第一间隔物150a-1或第二间隔物150a-2的压应力或张应力性能可以被调整以使得第一和第二存储单元140-1和140-2可具有基本上相同的电阻。因此，存储器件100a可具有增强的可靠性。将参考图18至21更详细地描述被施加于存储单元上以减小或增加电阻的张应力或压应力的作用。
在根据本实施方式的存储器件100a中，可以不提供第一和第二内部间隔物，因而，当需要控制选择器件143-1和143-2的电流特性(例如阈值电压)时，调整第一和第二间隔物150a-1和150a-2的厚度的方法可以用于增强选择器件143-1和143-2的电流特性。
参考图8，根据本发明构思的示例性实施方式的存储器件100b可以在以下方面不同于图3的存储器件100：第一间隔物150b-1形成为具有多层结构。例如，在图3的存储器件100的情形下，第一间隔物150-1可以由单层形成。作为比较，在根据本实施方式的存储器件100b中，第一间隔物150b-1可具有包括内层151和外层153的双层结构。因为第一间隔物150b-1具有多层结构，所以第一存储单元140-1(具体地，可变电阻图案149-1和/或选择器件143-1)的电特性可以被更精确地控制。换言之，通过不同地改变组成第一间隔物150b-1的每个层的材料性能，第一存储单元140-1的电阻特性可以被不同地控制。例如，取决于内层151是由张应力材料还是压应力材料形成，即使第一间隔物150b-1形成为具有相同的厚度，第一存储单元140-1的电阻特性也可以改变。
在根据本发明构思的示例性实施方式的存储器件100b中，第一间隔物150b-1可具有包括三个或更多层的多层结构。此外，第二间隔物150-2也可以具有包括两个或更多层的多层结构。然而，像图3的存储器件100一样，第一间隔物150b-1可以形成为比第二间隔物150-2厚。为了减小第一和第二存储单元140-1和140-2的电阻特性的竖直变化，可能要求适当地选择用于内层151的张应力材料或压应力材料，并且要求调整第一间隔物150b-1或第二间隔物150-2的厚度，从而第一和第二存储单元140-1和140-2可具有基本上相同的电阻。因此，存储器件100b可具有增强的可靠性。在第一和第二间隔物150b-1和150-2形成为具有多层结构的情形下，共形沉积技术(例如ALD)可以用于形成第一和第二间隔物150b-1和150-2。
参考图9，根据本发明构思的示例性实施方式的存储器件100c可以在第一和第二存储单元140a-1和140a-2的加热电极147-1和147-2的位置方面不同于图3的存储器件100。例如，在图3的存储器件100中，加热电极147-1和147-2可以布置在中间电极145-1和145-2与可变电阻图案149-1和149-2之间。作为比较，在根据本实施方式的存储器件100c中，第一存储单元140a-1的加热电极147-1可以布置在可变电阻图案149-1和第二电极线120之间，第二存储单元140a-2的加热电极147-2可以布置在可变电阻图案149-2和第三电极线130之间。
因为，如上所述，加热电极147-1和147-2可以用于加热可变电阻图案149-1和149-2，所以加热电极147-1和147-2可以提供在允许它们分别与可变电阻图案149-1和149-2接触的位置。因此，加热电极147-1和147-2可以分别提供在可变电阻图案149-1和149-2上或下面。同时，加热电极147-1和147-2可以分别提供在可变电阻图案149-1和149-2上，并且这可以抑制或防止加热电极147-1和147-2的热被传递到选择器件143-1和143-2。此外，在加热电极147-1和147-2被提供在可变电阻图案149-1和149-2上的情形下，可以在执行图案化工艺以形成第三电极线130时，它们防止可变电阻图案149-1和149-2被污染或蚀刻。
参考图10，根据本发明构思的示例性实施方式的存储器件100d可以在以下方面不同于图3的存储器件100：另外形成了上电极148-1和148-2。例如，在图3的存储器件100中，第一存储单元140-1的可变电阻图案149-1可以直接连接到第二电极线120，第二存储单元140-2的可变电阻图案149-2可以直接连接到第三电极线130。作为比较，根据本实施方式的存储器件100d可以包括第一存储单元140b-1和第二存储单元140b-2，该第一存储单元140b-1包括提供在可变电阻图案149-1和第二电极线120之间的上电极148-1，该第二存储单元140b-2包括提供在可变电阻图案149-2和第三电极线130之间的上电极148-2。
上电极148-1和148-2可以用作电流路径，像下电极和中间电极141-1、141-2、145-1和145-2一样。此外，上电极148-1和148-2可以在执行图案化工艺以形成第三电极线130时防止可变电阻图案149-1和149-2被污染或蚀刻。此外，上电极148-1和148-2可以防止在可变电阻图案149-1和149-2与第二电极线120和第三电极线130之间的接触故障。上电极148-1和148-2可以由与下电极和中间电极141-1、141-2、145-1和145-2相同的导电材料形成。
参考图11，根据本发明构思的示例性实施方式的存储器件100e可以在以下方面图3的存储器件100：存储器件100e可以包括形成为比其它图案窄的可变电阻图案149'-1和149'-2。例如，在图3的存储器件100中，可变电阻图案149-1和149-2可以形成为具有与其它图案(例如加热电极147-1和147-2)的宽度基本上相同的宽度。作为比较，在根据本实施方式的存储器件100e中，可变电阻图案149'-1和149'-2可以形成为具有比其它图案(例如加热电极147-1和147-2)的宽度小的宽度。
同时，假设存储器件100e的存储单元140c和140c-2具有柱形状，可变电阻图案149'-1和149'-2的每个的水平截面积可以小于其它图案(例如加热电极147-1和147-2)的每个的水平截面积。
存储器件100e的可靠性可以强烈地取决于可变电阻图案149'-1或149'-2的结构或尺寸。因而，可变电阻图案149'-1和149'-2可以使用与用于其它图案的方法不同的方法形成，并因而可具有与其它图案的尺寸不同的尺寸。当然，可变电阻图案149'-1和149'-2可以形成为具有比其它图案的尺寸大的尺寸。
虽然未示出，但是选择器件143-1和143-2可具有与其它图案的尺寸不同的尺寸。
参考图12，根据本发明构思的示例性实施方式的存储器件100f可以在以下方面不同于图3的存储器件100：存储器件100f可以包括形成为镶嵌结构的下电极141'-1和141'-2以及选择器件143'-1和143'-2。如上所述，存储单元140d-1和140d-2可以经由蚀刻工艺或镶嵌工艺形成。
蚀刻工艺可以包括顺序地形成组成存储单元的层并且然后使用掩模图案蚀刻所述层以形成组成存储单元的图案。在蚀刻工艺用于形成存储单元的情形下，每个存储单元可以形成为具有窄的上部分和宽的下部分。作为比较，镶嵌工艺可以包括形成绝缘层，使用掩模图案图案化绝缘层以在绝缘层中形成沟槽，然后，用组成存储单元的层填充该沟槽。在使用镶嵌工艺形成存储单元的情形下，每个存储单元可以形成为具有宽的上部分和窄的下部分。然而，在镶嵌工艺的情形下，可能难以在沟槽中顺序地形成多个层，因而，镶嵌工艺可以通常被应用于一个或两个层，并且其它层可以使用蚀刻工艺被图案化。
在根据本实施方式的存储器件100f中，下电极141'-1和141'-2以及选择器件143'-1和143'-2可以经由镶嵌工艺形成，并且在其上提供的中间电极145-1和145-2、加热电极147-1和147-2以及可变电阻图案149-1和149-2可以经由蚀刻工艺形成。因此，下电极141'-1和141'-2以及选择器件143'-1和143'-2可以形成为具有向下减小的宽度。
通过精确地控制镶嵌工艺中的蚀刻步骤，存储单元140d-1和140d-2的侧表面可以形成为基本上垂直于基板101的顶表面。在这种情形下，下电极141'-1和141'-2以及选择器件143'-1和143'-2的每个的上和下部分可具有基本上相同的宽度。同时，为了清晰地示出下电极141'-1和141'-2以及选择器件143'-1和143'-2经由镶嵌工艺形成，它们的侧表面的斜度在图12中被夸张地示出。
在根据本实施方式的存储器件100f中，因为下电极141'-1和141'-2以及选择器件143'-1和143'-2经由镶嵌工艺形成，所以间隔物150c-1和150c-2可以仅形成在中间电极145-1和145-2、加热电极147-1和147-2以及可变电阻图案149-1和149-2的侧表面上。也就是，虽然未示出，但是在下电极141'-1和141'-2和选择器件143'-1和143'-2经由镶嵌工艺形成的情形下，间隔物150c-1和150c-2可以不形成在下电极141'-1和141'-2以及选择器件143'-1和143'-2的被之前形成的绝缘层覆盖的侧表面上。
参考图13，根据本发明构思的示例性实施方式的存储器件100g可以在以下方面类似于图12的存储器件100f：下电极141'-1和141'-2以及选择器件143'-1和143'-2形成在镶嵌结构中。然而，在根据本实施方式的存储器件100g中，下间隔物152a-1和152a-2可以形成在下电极141'-1和141'-2以及选择器件143'-1和143'-2的侧表面上。
在根据本实施方式的存储器件100g的情形下，当下电极141'-1和141'-2以及选择器件143'-1和143'-2经由镶嵌工艺形成时，间隔物可以形成在沟槽的侧表面上，然后，下电极141'-1和141'-2以及选择器件143'-1和143'-2可以形成在提供有该间隔物的沟槽中。因此，根据本实施方式的存储器件100g可以包括形成在下电极141'-1和141'-2以及选择器件143'-1和143'-2的侧表面上的下间隔物152a-1和152a-2。
在根据本实施方式的存储器件100g中，通过控制下间隔物152a-1和152a-2的厚度，选择器件143'-1和143'-2的电流特性(例如阈值电压)可以被控制。当然，存储单元140d-1和140d-2或可变电阻图案149-1和149-2的电阻特性可以通过调整间隔物150c-1和150c-2的厚度被控制。
参考图14，根据本发明构思的示例性实施方式的存储器件100h可以在以下方面不同于图3的存储器件100：可变电阻图案149”-1和149”-2被形成在镶嵌结构中。更详细地，在根据本实施方式的存储器件100h中，下电极141-1和141-2、选择器件143-1和143-2、中间电极145-1和145-2以及加热电极147-1和147-2可以经由蚀刻工艺形成，并且可变电阻图案149”-1和149”-2可以经由镶嵌工艺形成。此外，内部间隔物152-1和152-2可以形成在下电极141-1和141-2以及选择器件143-1和143-2的侧表面上。在本发明构思的示例性实施方式中，内部间隔物152-1和152-2可以被省略。
在根据本实施方式的存储器件100h中，上间隔物155-1和155-2可以形成在可变电阻图案149”-1和149”-2的侧表面上。上间隔物155-1和155-2可以通过使用与图13的存储器件100g的下间隔物152a-1和152a-2的方法相同的方法形成。例如，沟槽可以形成在绝缘层上，然后，上间隔物155-1和155-2可以形成在沟槽的侧表面上。在这种情形下，可变电阻图案149”-1和149”-2可以形成为填充提供有上间隔物155-1和155-2的沟槽的剩余空间。在本发明构思的示例性实施方式中，上间隔物155-1和155-2可以被省略。
上间隔物155-1和155-2的厚度可以被调整以增强可变电阻图案149”-1和149”-2的电阻特性。此外，内部间隔物152-1和152-2的厚度可以被调整以增强选择器件143-1和143-2的电流特性。也就是，在根据本实施方式的存储器件100h中，可变电阻图案149”-1和149”-2以及选择器件143-1和143-2的电特性能够被独立地控制。
为了减小图中的复杂度，上间隔物155-1和155-2的侧表面在图14中被示为几乎垂直于基板101的顶表面。然而，在本发明构思的示例性实施方式中，上间隔物155-1和155-2的侧表面可以形成为以关于基板101的顶表面的一角度而稍微倾斜。例如，在镶嵌工艺被用于形成上间隔物155-1和155-2以及可变电阻图案149”-1和149”-2的情形下，上间隔物155-1和155-2可以形成为在向下方向上具有减小的宽度。
参考图15A，根据本发明构思的示例性实施方式的存储器件100i可以在以下方面不同于图14的存储器件100h：存储器件100i可以包括形成在镶嵌结构中但是具有“L”形结构的可变电阻图案149a-1和149a-2。更详细地，在根据本实施方式的存储器件100i中，下电极141-1和141-2、选择器件143-1和143-2、中间电极145-1和145-2以及加热电极147-1和147-2可以经由蚀刻工艺形成，并且可变电阻图案149a-1和149a-2可以经由镶嵌工艺形成。此外，内部间隔物152-1和152-2可以形成在下电极141-1和141-2以及选择器件143-1和143-2的侧表面上。在本发明构思的示例性实施方式中，内部间隔物152-1和152-2可以被省略。
在根据本实施方式的存储器件100i中，上间隔物155a-1和155a-2可以形成在可变电阻图案149a-1和149a-2的侧表面上。然而，因为可变电阻图案149a-1和149a-2具有“L”形结构，所以上间隔物155a-1和155a-2可以形成为具有不对称结构。在镶嵌工艺用于形成具有“L”形结构的可变电阻图案149a-1和149a-2的情形下，绝缘层可以形成在加热电极147-1和147-2上，然后，沟槽可以形成在绝缘层中。这里，沟槽可以形成为与存储单元140f-1和140f-2当中的相邻单元交叠。此后，将被用作可变电阻图案的第一层可以薄地形成在沟槽的内表面上和绝缘层上，然后，将被用作上间隔物的第二层可以形成在第一层上。接着，可以执行平坦化工艺(例如化学机械抛光(CMP))以暴露绝缘层的顶表面。在平坦化工艺之后，掩模图案可以形成为与存储单元140f-1和140f-2对准，然后，第一层和第二层可以使用掩模图案被蚀刻。结果，可以形成具有“L”形结构的可变电阻图案149a-1和149a-2以及上间隔物155a-1和155a-2。
在根据本实施方式的存储器件100i中，上间隔物155a-1和155a-2的厚度可以被调整以增强可变电阻图案149a-1和149a-2的电阻特性。此外，内部间隔物152-1和152-2的厚度可以被调整以增强选择器件143-1和143-2的电流特性。
参考图15B，根据本发明构思的示例性实施方式的存储器件100j可以在以下方面不同于图15A的存储器件100i：存储器件100j可以包括形成为具有破折号(“-”)结构的可变电阻图案149b-1和149b-2。可变电阻图案149b-1和149b-2的破折号形(“-”)结构可以使用与用于“L”形结构的方法类似的方法形成。例如，将被用作可变电阻图案的第一层可以薄地形成在沟槽的内表面上和绝缘层上，然后，可以执行各向异性蚀刻工艺以使第一层的一部分保留在沟槽的侧表面上。此后，第二层可以形成为覆盖第一层的剩余部分。接着，可以执行平坦化工艺(例如化学机械抛光(CMP))以暴露绝缘层的顶表面。在平坦化工艺之后，掩模图案可以形成为与存储单元140f-1和140f-2对准，然后，第二层可以使用掩模图案被蚀刻。结果，可以形成具有破折号(“-”)结构的可变电阻图案149b-1和149b-2以及形成上间隔物155a-1和155a-2。
为了分别区分可变电阻图案的其他结构与图15A和15B的“L”形结构和破折号形(“-”)结构，根据上述实施方式(例如图1至14)的可变电阻图案的结构将被称为“柱结构”，并且具有大的侧表面斜度的可变电阻图案将被称为“棱锥结构”。同时，该分类可以不仅应用于可变电阻图案而且应用于选择器件；也就是，选择器件可以形成为具有柱结构、“L”形结构、棱锥结构和破折号形(“-”)结构的其中之一。
直到现在，已经描述了各种结构的存储器件。然而，本发明构思不限于此。例如，本发明构思可以应用于实现存储器件的任何3D交叉点堆叠结构，其中具有不同厚度的间隔物形成于在不同水平定位的存储单元的侧表面上。
图16是根据本发明构思的示例性实施方式的存储器件的透视图，图17是沿图16的线2X-2X'和2Y-2Y'截取的截面图。在以下的描述中，为了避免重复，与图2至3的特征相同的特征的描述将保持最少或被省略。
参考图16和17，根据本发明构思的示例性实施方式的存储器件1000可以包括堆叠在基板101上的四个存储单元层MCL1、MCL2、MCL3和MCL4，从而具有四层结构。例如，第一存储单元层MCL1可以提供在第一电极线层110L和第二电极线层120L之间，第二存储单元层MCL2可以提供在第二电极线层120L和第三电极线层130L之间。第二层间绝缘层170可以形成在第三电极线层130L上，并且第一上电极线层210L、第二上电极线层220L和第三上电极线层230L可以设置在第二层间绝缘层170上。第一上电极线层210L可以包括具有基本上与第一电极线110的结构相同的结构的第一上电极线210，第二上电极线层220L可以包括具有基本上与第二电极线120的结构相同的结构的第二上电极线220，第三上电极线层230L可以包括具有基本上与第一电极线110或第三电极线130的结构相同的结构的第三上电极线230。第一上存储单元层MCL3可以提供在第一和第二上电极线层210L和220L之间，第二上存储单元层MCL4可以提供在第二和第三上电极线层220L和230L之间。
第一、第二和第三电极线层110L、120L和130L以及第一和第二存储单元层MCL1和MCL2可具有与参考图2和3描述的那些基本上相同的特征。第一、第二和第三上电极线层210L、220L和230L以及第一和第二上存储单元层MCL3和MCL4也可以具有与第一、第二和第三电极线层110L、120L和130L以及第一和第二存储单元层MCL1和MCL2的特征基本上相同的特征，除了它们提供在第二层间绝缘层170上而不是在第一层间绝缘层105上之外。因而，将省略每个元件的详细描述。
因为第三上电极线层230L的第三上电极线230以及第一上电极线层210L的第一上电极线210可以包括基本上与第一电极线110的结构相同的结构，所以第三上电极线层230L可以被看作第一上电极线层。因而，存储器件1000可以被看作具有两个第一上电极线层和一个第二上电极线层，并且第一和第二上存储单元层MCL3和MCL4的每个可以位于所述两个第一上电极线层的其中之一与第二上电极线层之间。对于包括6个存储单元层的存储器件，第三层间绝缘层可以提供在上述结构上，然后额外的第一、第二和第一上电极线层可以顺序堆叠在第三层间绝缘层上。所述两个额外的上存储单元层的每个可以位于所述两个额外的第一上电极线层的其中之一与所述额外的第二上电极线层之间。
根据本实施方式的存储器件1000可具有可以通过另外形成第二层间绝缘层170和双层结构而实现的结构，其中该双层结构位于图2和3中显示的存储器件100的基板101上。然而，根据本实施方式的存储器件1000的结构不限于此。例如，根据本实施方式的存储器件1000可具有可以通过另外形成双层结构以及第二层间绝缘层170而实现的结构，该双层结构位于图7至14、15A和15B的存储器件100a-100j的每个的基板101上。在本发明构思的示例性实施方式中，根据本实施方式的存储器件1000可以以图3的存储器件100提供在第二层间绝缘层170下面并且图7的存储器件100a提供在第二层间绝缘层170上这样的方式配置，从而具有混合结构。然而，提供在第二层间绝缘层170上或下面的结构可以配置为具有相同的双层结构，这可以减小存储单元的电特性的竖直变化。
根据本实施方式的存储器件1000可以配置为包括四个存储单元层MCL1、MCL2、MCL3和MCL4(即，配置为具有四层结构)，但是本发明构思不限于此。例如，本发明构思可以应用于实现通过堆叠该双层结构至少三次以及层间绝缘层而形成的存储器件的任何3D交叉点堆叠结构。这里，在这样的3D存储器件中，存储单元的侧表面可以用提供在公共电极线(例如第二电极线120)上的高水平间隔物以及提供在公共电极线下面并且具有不同于高水平间隔物的厚度的低水平间隔物覆盖。
图18是根据本发明构思的示例性实施方式的存储器件的透视图，图19是沿图18的线3X-3X'和3Y-3Y'截取的截面图。在以下的描述中，为了避免重复，与图2至3的特征相同的特征的描述将保持最少或被省略。
参考图18和19，根据本发明构思的示例性实施方式的存储器件100k可以在以下方面类似于图2和3的存储器件100：存储器件100k可以配置为包括两个存储单元层MCL1和MCL2(即，配置为具有双层结构)。然而，在根据本实施方式的存储器件100k中，第一存储单元140-1的第一间隔物150T-1和第二存储单元140-2的第二间隔物150C-2可以提供为具有基本上相同的厚度但是具有彼此不同的材料性质。例如，第一间隔物150T-1可具有张应力性能，第二间隔物150C-2可具有压应力性能。换言之，第一间隔物150T-1可以配置为在被其围绕的第一存储单元140-1(具体地，可变电阻图案149-1)上施加张应力，第二间隔物150C-2可以配置为在被其围绕的第二存储单元140-2(具体地，可变电阻图案149-2)上施加压应力。
根据实验结果，当压应力被施加于第一和第二存储单元140-1和140-2上时，存在其电阻(例如设置电阻)的增加，而当施加张应力时，存在电阻(例如设置电阻)的减小。因此，通过在高电阻的存储单元上形成具有张应力性能的间隔物，存储单元的电阻可以减小。此外，通过在低电阻的存储单元上形成具有压应力性能的间隔物，在不同水平或层提供的存储单元的电特性的竖直变化可以减小。
在具有相同厚度和相同材料性能的间隔物形成在第一和第二存储单元140-1和140-2的侧表面上的情形下，第一存储单元140-1的电阻可以高于第二存储单元140-2的电阻。在这种情况下，通过向在第一存储单元140-1的侧表面上的第一间隔物150T-1提供张应力性能，第一存储单元140-1的设置电阻可以减小。此外，通过向在第二存储单元140-2的侧表面上的第二间隔物150C-2提供压应力性能，第二存储单元140-2的设置电阻可以增加。也就是，在间隔物的材料性质考虑到第一和第二存储单元140-1和140-2的电阻特性而被调整的情形下，第一和第二存储单元140-1和140-2的电阻特性可以增强。
在根据本实施方式的存储器件100k中，具有张应力性能的第一间隔物150T-1可以形成在第一存储单元140-1的侧表面上，具有压应力性能的第二间隔物150C-2可以形成在第二存储单元140-2的侧表面上。因此，可以增强第一和第二存储单元140-1和140-2的电阻特性，并因此，可以减小在不同水平或层提供的存储单元的电特性的竖直变化。当然，取决于第一和第二存储单元140-1和140-2的电阻特性，具有张应力性能的第一间隔物150T-1可以形成在第二存储单元140-2的侧表面上，具有压应力性能的第二间隔物150C-2可以形成在第一存储单元140-1的侧表面上。
图20是根据本发明构思的示例性实施方式并且对应于图19的截面图的存储器件的截面图。在以下描述中，为避免重复，与图2、3、16、17、18和19的特征相同的特征的描述将保持最少或被省略。
参考图20，根据本发明构思的示例性实施方式的存储器件100l可以在以下方面不同于图19的存储器件100k：存储器件100l可以包括形成为具有与第一间隔物150T-1的厚度不同的厚度的第二间隔物150Ca-2。例如，在根据本实施方式的存储器件100l中，第一存储单元140-1的第一间隔物150T-1可具有张应力性能，第二存储单元140-2的第二间隔物150Ca-2可具有压应力性能。此外，如图20所示，第一间隔物150T-1可以形成为具有比第二间隔物150Ca-2的厚度(例如第二厚度T2)大的第一厚度T1。
因为具有张应力性能的第一间隔物150T-1厚地形成，所以第一存储单元140-1的电阻可以有效地减小。例如，在某些情况下，在第一和第二存储单元140-1和140-2之间的电阻可以有大的差异，并且可能必须形成保护第一和第二存储单元140-1和140-2的间隔物。在这样的情况下，通过在具有高电阻的第一存储单元140-1的侧壁上厚地形成具有张应力性能的第一间隔物150T-1并且在第二存储单元140-2的侧壁上形成具有压应力性能的第二间隔物150Ca-2，第一和第二存储单元140-1和140-2之间的电阻特性的变化可以减小或最小化。
在根据本实施方式的存储器件100l中，通过调整间隔物的材料性能和厚度，第一和第二存储单元140-1和140-2的电阻特性可以被更精确地控制。因此，在根据本实施方式的存储器件100l中，第一和第二存储单元140-1和140-2的电阻的竖直变化可以减小或最小化。
如上所述，在根据本实施方式的存储器件100l中，具有不同的材料性能和不同的厚度的间隔物可以应用于位于不同的水平或层的存储单元，但是本发明构思不限于此。例如，图7至15B的存储器件100a-100j的间隔物还可以配置为具有至少两种不同的材料性能。此外，技术构思不限于存储器件的上述结构。例如，本发明构思可以应用于实现配置为具有3D交叉点堆叠结构并且在其中具有不同材料性能的间隔物被用于在不同水平或层的存储单元140-1和140-2的任何存储器件。
图21是根据本发明构思的示例性实施方式并且对应于图17的截面图的存储器件的截面图。在以下描述中，为避免重复，与图2、3、16、17、18、19和20的特征相同的特征的描述将保持最少或被省略。
参考图21，根据本发明构思的示例性实施方式的存储器件1000a可以在以下方面类似于图17的存储器件1000：存储器件1000a可以被提供为具有四层结构。然而，根据本实施方式的存储器件1000a可以在以下方面不同于图17的存储器件1000：存储器件1000a可以包括用具有不同材料性能的间隔物覆盖的存储单元140-1、140-2、240-1和240-2。例如，在根据本实施方式的存储器件1000a中，具有张应力性能的间隔物150T-1和250T-1可以形成在第一存储单元140-1和第一上存储单元240-1的侧表面上，具有压应力性能的间隔物150Ca-2和250Ca-2可以形成在第二存储单元140-2和第二上存储单元240-2的侧表面上。这里，具有张应力性能的间隔物150T-1和250T-1可以形成为第一厚度T1，具有压应力性能的间隔物150Ca-2和250Ca-2可以形成为具有小于第一厚度T1的第二厚度T2。
根据本实施方式的存储器件1000a可具有四层结构，该四层结构可以通过在存储器件100l上另外堆叠上结构以及第二层间绝缘层170而实现，该上结构位于图20的存储器件100l的基板101上。然而，存储器件1000a的结构不限于此。例如，存储器件的四层结构可以通过在存储器件100k上另外提供上结构以及第二层间绝缘层170而实现，该上结构位于图19的存储器件100k的基板101上。此外，存储器件的四层结构可以通过在存储器件100a-100j的每个上另外提供上结构以及第二层间绝缘层170而实现，该上结构位于图7至14、15A和15B的存储器件100a-100j的每个的基板101上并且在其中提供具有不同材料性能的间隔物。此外，在具有四层结构的存储器件1000a中，图7至14、15A和15B的存储器件100a-100j的间隔物的厚度和材料性质可以被适当地提供和调整，使得这四个存储单元当中的电阻特性的变化可以减小或最小化，并且可能导致这四个存储单元具有基本上相同的电阻。
本发明构思不限于存储器件的前述结构。例如，本发明构思可以应用于实现通过堆叠该双层结构至少三次以及层间绝缘层而形成的存储器件的任何3D交叉点堆叠结构。这里，在这样的3D存储器件中，存储单元的侧表面可以用提供在公共电极线(例如第二电极线120)上的高水平间隔物以及提供在公共电极线下面并且具有不同于高水平间隔物的材料性能的低水平间隔物覆盖。
图22A至22L是用于描述根据本发明构思的示例性实施方式的制造存储器件(例如图3的存储器件)的工艺的截面图。在以下的描述中，为了避免重复，与图1至21的特征相同的特征的描述将保持最少或被省略。
参考图22A，层间绝缘层105可以形成在基板101上。层间绝缘层105可以由例如硅氧化物或硅氮化物形成，或包括例如硅氧化物或硅氮化物。然而，层间绝缘层105的材料不限于此。此后，第一电极线层110L可以形成在层间绝缘层105上，并且第一电极线层110L可以包括在第一方向X上延伸并且在第二方向Y上彼此间隔开的多条第一电极线110。第一电极线110的形成可以包括使用蚀刻工艺或镶嵌工艺的图案化步骤。第一电极线110可以由与参考图2和3描述的材料相同的材料形成。第一绝缘层160a可以形成在第一电极线110之间以在第一方向X上延伸。
下电极层141l-1、选择器件层143l-1、第二中间电极层145l-1、加热电极层147l-1和可变电阻图案层149l-1可以顺序堆叠在第一电极线层110L和第一绝缘层160a上以形成第一堆叠140l-1。组成第一堆叠140l-1的层的每个可以在其材料或功能方面与图2和3中的对应一个相同。
参考图22B，在第一堆叠140l-1的形成之后，在第一方向X和第二方向Y上彼此间隔开的掩模图案可以形成在第一堆叠140l-1上。接着，第一堆叠140l-1可以使用该掩模图案作为蚀刻掩模被蚀刻以部分地暴露第一绝缘层160a和第一电极线110的顶表面。结果，多个第一存储单元140-1可以形成在基板101上。
第一存储单元140-1可以形成为具有与该掩模图案相同的布置。也就是，第一存储单元140-1可以在第一方向X和第二方向Y上彼此间隔开。此外，第一存储单元140-1可以电连接到在其下的第一电极线110。每个第一存储单元140-1可以包括顺序地堆叠在第一电极线110上的下电极141-1、选择器件143-1、第二中间电极145-1、加热电极147-1和可变电阻图案149-1。在存储单元140-1的形成之后，掩模图案可以经由灰化和/或剥离工艺被去除。
参考图22C，内部间隔物层152l-1可以在第一存储单元140-1、第一绝缘层160a和第一电极线110上形成为均一厚度。内部间隔物层152l-1可以通过使用适当的共形沉积技术(例如CVD或ALD)形成。内部间隔物层152l-1可以在其材料或功能方面与图2和3的内部间隔物152-1和152-2相同。
参考图22D，内部间隔物层152l-1可以使用例如回蚀工艺和/或干法蚀刻工艺被蚀刻以使部分的内部间隔物层152l-1保留在下电极141-1和选择器件143-1的侧表面上并且从其它区域去除其它部分。保留在下电极141-1和选择器件143-1的侧表面上的部分可以组成第一内部间隔物152-1。
参考图22E，第一间隔物层150l-1可以在第一存储单元140-1、第一绝缘层160a、第一电极线110和第一内部间隔物152-1上形成为均一厚度。第一间隔物层150l-1可以通过使用适当的共形沉积技术(例如CVD或ALD)形成并且可以在其材料或功能方面与图2和3的间隔物150-1和150-2基本上相同。
第一间隔物层150l-1可以形成为具有第一初始厚度T1'。第一初始厚度T1'可以考虑到第一间隔物150-1的第一厚度T1而被适当地确定，该第一厚度T1将作为随后的蚀刻工艺的结果被确定。
参考图22F，第一间隔物层150l-1可以使用例如回蚀工艺和/或干法蚀刻工艺被蚀刻，因而，第一间隔物150-1可以形成在第一存储单元140-1的侧表面上。如上所述，第一间隔物150-1可以形成为具有第一厚度T1并且形成为覆盖第一内部间隔物152-1。
参考图22G，第二绝缘层160b可以形成为填充第一存储单元140-1之间的空间。第二绝缘层160b可以由绝缘材料(例如氧化物或氮化物)形成，该绝缘材料可以与第一绝缘层160a的绝缘材料相同或不同。绝缘层可以形成至足够大以完全填充第一存储单元140-1之间的间隙区域的厚度，然后可以执行化学机械抛光(CMP)工艺以暴露可变电阻图案149-1的顶表面，从而形成第二绝缘层160b。
第二电极线120可以通过形成用于第二电极线层的导电层并且使用蚀刻工艺图案化该导电层而形成。第二电极线120可以在第二方向Y上延伸并且可以在第一方向X上彼此间隔开。在第二方向Y上延伸的第三绝缘层160c可以提供在第二电极线120之间。
如上所述，第二电极线120可以经由蚀刻工艺形成，但是本发明构思不限于此。例如，第二电极线120可以经由镶嵌工艺形成。用于形成第二电极线120的镶嵌工艺可以包括在第一存储单元140-1和第二绝缘层160b上形成绝缘层以及蚀刻该绝缘层从而形成在第二方向Y上延伸并且暴露可变电阻图案149-1的顶表面的沟槽。此后，导电材料可以形成为填充该沟槽，并且第二电极线120可以通过平坦化导电材料而形成。在本发明构思的示例性实施方式中，填充第一存储单元140-1之间的间隙区域的绝缘层可以形成至足够厚以在其中形成沟槽，并且第二电极线120可以形成在该沟槽中。在这种情形下，第二和第三绝缘层160b和160c可以由相同的材料形成并且可以彼此连接，从而具有单一体结构。
参考图22H，第二堆叠，其具有与图22A的第一堆叠140l-1的结构相同的结构，可以形成在第二电极线120上。第二堆叠可以被图案化以形成在第一方向X和第二方向Y上彼此间隔开并且电连接到第二电极线120的第二存储单元140-2。类似于第一存储单元140-1，每个第二存储单元140-2可以包括顺序地堆叠在第二电极线120上的下电极141-2、选择器件143-2、第二中间电极145-2、加热电极147-2和可变电阻图案149-2。
参考图22I，第二内部间隔物152-2可以形成在第二存储单元140-2的侧表面上。第二内部间隔物152-2可以通过使用与参考图22C和22D描述的用于第一内部间隔物152-1的方法相同的方法形成。每个第二内部间隔物152-2可以形成为覆盖下电极141-2和选择器件143-2的侧表面。
参考图22J，第二间隔物层150l-2可以在第二存储单元140-2、第三绝缘层160c、第二电极线120和第二内部间隔物152-2上形成为均一厚度。第二间隔物层150l-2可以通过使用适当的共形沉积技术(例如CVD或ALD)形成并且可以在其材料或功能方面与图2和3的间隔物150-1和150-2基本上相同。
第二间隔物层150l-2可以形成为具有初始第二厚度T2'。初始第二厚度T2'可以考虑到第二间隔物150-2的第二厚度T2而被适当地确定，该第二厚度T2将作为随后的蚀刻工艺的结果被确定。
参考图22K，第二间隔物层150l-2可以使用例如回蚀工艺和/或干法蚀刻工艺被蚀刻以在第二存储单元140-2的侧表面上形成第二间隔物150-2。如上所述，第二间隔物150-2可具有第二厚度T2。如图22K所示，第二间隔物150-2可以不覆盖第二内部间隔物152-2。第二间隔物150-2可以仅覆盖第二中间电极145-2、加热电极147-2和可变电阻图案149-2的侧表面。然而，在本发明构思的示例性实施方式中，第二间隔物150-2可以形成为覆盖第二内部间隔物152-2。
参考图22L，第四绝缘层160d可以形成为填充第二存储单元140-2之间的间隙区域，然后，第三电极线130可以形成在第二存储单元140-2和第四绝缘层160d上。提供有第三电极线130的所得结构可以与图3的存储器件100的结构相同。第三电极线130可以通过使用与参考图22G描述的用于第二电极线120的方法类似的方法形成。然而，像第一电极线110一样，第三电极线130可以在第一方向X上延伸并且可以在第二方向Y上彼此间隔开，并且在第一方向X上延伸的第五绝缘层160e可以提供在第三电极线130之间。在本发明构思的示例性实施方式中，第四绝缘层160d和第五绝缘层160e可以形成为具有单一体结构。
此后，第二层间绝缘层170可以形成在第三电极线130上，并且可以在第二层间绝缘层170上再次执行图22A至22L的工艺步骤以实现参考图17描述的四层结构的存储器件1000。此外，工艺步骤可以被进一步执行以实现具有六层或更多层结构的存储器件。
图23A至23C是用于描述通过与用于图22B的第一存储单元140-1的方法不同的方法制造存储器件(例如图3的存储器件)的工艺的截面图。
参考图23A，可以在(例如图22A的)第一堆叠140l-1上执行使用在第一方向X上延伸的线形第一掩模图案的图案化工艺以形成在第一方向X上延伸并且在第二方向Y上彼此间隔开的多个第一线结构140x-1。
参考图23B，绝缘层可以形成为填充第一线结构140x-1之间的间隙区域并且可以被平坦化以暴露可变电阻图案149x-1的顶表面。第一间隙填充层190可以作为绝缘层的平坦化的结果被形成。
参考图23C，在第二方向Y上延伸的线形的第二掩模图案可以形成在第一线结构140x-1和第一间隙填充层190上。第一线结构140x-1和第一间隙填充层190可以使用第二掩模图案被蚀刻以形成在第一方向X和第二方向Y上彼此间隔开的(例如图22B的)多个第一存储单元140-1。此后，第一间隙填充层的剩余部分190可以被去除以形成在图22B中显示的第一存储单元140-1。
图24是根据本发明构思的示例性实施方式的计算机系统的框图。
参考图24，计算机系统1200可以包括处理器1220和存储系统1210。处理器1220可以包括配置为执行命令并处理数据的多个核心以及配置为存储该命令和数据的一个或更多处理器缓存。此外，处理器还可以包括配置为控制一个或更多缓存以及提供在存储系统1210中的存储器件的存储控制器。例如，处理器1220可以包括存储器侧缓存(MSC)控制器、非易失性RAM控制器和集成存储控制器的至少之一。同时，处理器1220可以包括I/O子系统，并且处理器1220可以通过I/O子系统连通外部网络和/或I/O器件。
存储系统1210可以包括第一存储器件1210-1和第二存储器件1210-2。第一和第二存储器件1210-1和1210-2可以被分类，基于此，存储通道用于将它们连接到处理器1220。因而，存储通道可以包括连接到处理器的至少一条信号线。第一存储器件1210-1可以通过第一存储通道CH1连接到处理器1220。第一存储器件1210-1可以包括两种存储器件。例如，第一存储器件1210-1可以包括第一级存储器1202-1和第二级存储器1204-1。第一级存储器1202-1可具有第一操作速度(例如第一读访问和第一写访问速度)。此外，第二级存储器1204-1可具有第二操作速度(例如第二读访问速度和第二写访问速度)。这里，第一操作速度可以比第二操作速度快。同时，具有高操作速度的第一级存储器1202-1可以被用作暂时地存储要被存储在第二级存储器1204-1中的命令或数据的缓存。
第二存储器件1210-2可以通过第二存储通道CH2连接到处理器1220。第二存储器件1210-2也可以包括两种存储器件。例如，第二存储器件1210-2可以包括第一级存储器1202-2和第二级存储器1204-2。第一级存储器1202-2可具有第一操作速度，第二级存储器1204-2可具有第二操作速度。在第二存储器件1210-2中，具有高操作速度的第一级存储器1202-2可以被用作用于暂时地存储要被存储在第二级存储器1204-2中的命令或数据的缓存。
第一级存储器1202-1和1202-2的每个可以包括例如DRAM器件。第二级存储器1204-1和1204-2的每个可以包括例如非易失性RAM器件。这里，非易失性RAM器件可以包括相变RAM(PRAM)、ReRAM和MRAM器件的其中之一。在本发明构思的示例性实施方式中，非易失性RAM可以包括在图1至3中显示的存储器件100、在图7至14、15A和15B中显示的存储器件100a-100j、在图16和17中显示的存储器件1000、在图18和19中显示的存储器件100k、在图20中显示的存储器件100l和在图21中显示的存储器件1000a的至少一个。
虽然已经参考本发明构思的示例实施方式具体地显示和描述了本发明构思，但是将理解，可以在其中进行形式和细节中的各种变化而不脱离权利要求的精神和范围。
本申请要求享有2016年1月27日在韩国知识产权局提交的第10-2016-0010078号韩国专利申请的权益，该韩国专利申请的公开通过引用被整体合并于此。

Claims (25)

1.一种存储器件，包括：
提供在基板上的第一电极线层，所述第一电极线层包括在第一方向上延伸并且彼此间隔开的多条第一电极线；
提供在所述第一电极线层上的第二电极线层，所述第二电极线层包括在不同于所述第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；
提供在所述第二电极线层上的第三电极线层，所述第三电极线层包括在所述第一方向上延伸并且彼此间隔开的多条第三电极线；
提供在所述第一电极线层和所述第二电极线层之间的第一存储单元层，所述第一存储单元层包括布置在所述多条第一电极线与所述多条第二电极线的相应交叉处的多个第一存储单元；
提供在所述第二电极线层和所述第三电极线层之间的第二存储单元层，所述第二存储单元层包括布置在所述多条第二电极线与所述多条第三电极线的相应交叉处的多个第二存储单元；
第一间隔物，覆盖所述多个第一存储单元的每个的侧表面；以及
第二间隔物，覆盖所述多个第二存储单元的每个的侧表面，
其中所述多个第一存储单元和所述多个第二存储单元的每个包括在向上方向或向下方向上堆叠的选择器件、电极和可变电阻图案，并且
所述第一间隔物具有不同于所述第二间隔物的厚度的厚度。
2.根据权利要求1所述的存储器件，其中所述第一间隔物和所述第二间隔物的每个的厚度是在垂直于所述可变电阻图案的侧表面的方向上测量的厚度，以及
所述第一间隔物或所述第二间隔物的厚度被调整以使得所述第一存储单元和所述第二存储单元具有基本上相同的电阻。
3.根据权利要求2所述的存储器件，其中所述电阻是所述第一存储单元和所述第二存储单元的设置电阻或复位电阻。
4.根据权利要求3所述的存储器件，其中被具有大厚度的所述第一间隔物或所述第二间隔物覆盖的所述第一存储单元或所述第二存储单元的设置电阻基本上与被具有小厚度的所述第二间隔物或所述第一间隔物覆盖的所述第二存储单元或所述第一存储单元的设置电阻相同。
5.根据权利要求1所述的存储器件，其中所述第一存储单元和所述第二存储单元的每个包括与所述可变电阻图案接触的加热电极。
6.根据权利要求1所述的存储器件，其中所述第一存储单元和所述第二存储单元的每个包括与所述选择器件接触的下电极，以及
所述选择器件和所述下电极的侧表面被内部间隔物覆盖。
7.根据权利要求6所述的存储器件，其中所述第一间隔物和所述第二间隔物的至少一个覆盖所述内部间隔物。
8.根据权利要求1所述的存储器件，其中所述第一间隔物和所述第二间隔物的至少一个具有多层结构。
9.根据权利要求1所述的存储器件，其中所述第一间隔物和所述第二间隔物的其中之一包括在所述可变电阻图案上施加压应力的材料，以及
所述第一间隔物和所述第二间隔物的另一个包括在所述可变电阻图案上施加张应力的材料。
10.根据权利要求1所述的存储器件，其中所述第一电极线和所述第三电极线是字线或位线，所述第二电极线是位线或字线。
11.根据权利要求1所述的存储器件，还包括：
提供在所述第三电极线层上的至少一个第一上电极线层，所述至少一个第一上电极线层的每个包括在所述第一方向上延伸并且彼此间隔开的多条第一上电极线；
提供在所述至少一个第一上电极线层的对应一个上的至少一个第二上电极线层，所述至少一个第二上电极线层的每个包括在所述第二方向上延伸并且彼此间隔开的多条第二上电极线；以及
提供在所述第一上电极线层和所述第二上电极线层之间的至少两个上存储单元层，所述至少两个上存储单元层的每个包括布置在所述第一上电极线层的所述多条第一上电极线与所述第二上电极线层的所述多条第二上电极线的相应交叉处的多个存储单元。
12.根据权利要求1所述的存储器件，其中所述可变电阻图案包括GeSbTe、InSbTe和BiSbTe的至少之一，或包括在其中GeTe和SbTe层交替地堆叠的超晶格结构。
13.根据权利要求1所述的存储器件，其中所述第一存储单元和所述第二存储单元的每个包括与所述可变电阻图案接触的加热电极，以及
所述加热电极包括碳基导电材料。
14.根据权利要求1所述的存储器件，其中所述选择器件包括双向阈值开关(OTS)器件、二极管和晶体管的其中之一。
15.根据权利要求1所述的存储器件，其中所述选择器件和所述可变电阻图案的至少之一具有柱结构、棱锥结构、“L”形结构和破折号形结构的其中之一。
16.一种存储器件，包括：
提供在基板上的第一电极线层，所述第一电极线层包括在第一方向上延伸并且彼此间隔开的多条第一电极线；
提供在所述第一电极线层上的第二电极线层，所述第二电极线层包括在不同于所述第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；
提供在所述第二电极线层上的第三电极线层，所述第三电极线层包括在所述第一方向上延伸并且彼此间隔开的多条第三电极线；
提供在所述第一电极线层和所述第二电极线层之间的第一存储单元层，所述第一存储单元层包括布置在所述多条第一电极线与所述多条第二电极线的相应交叉处的多个第一存储单元；
提供在所述第二电极线层和所述第三电极线层之间的第二存储单元层，所述第二存储单元层包括布置在所述多条第二电极线与所述多条第三电极线的相应交叉处的多个第二存储单元；
第一间隔物，覆盖所述多个第一存储单元的每个的侧表面；以及
第二间隔物，覆盖所述多个第二存储单元的每个的侧表面，
其中所述多个第一存储单元和所述多个第二存储单元的每个包括在向上方向或向下方向上堆叠的选择器件、电极和可变电阻图案，以及
所述第一间隔物和所述第二间隔物的至少之一包括在所述可变电阻图案上施加压应力或张应力的材料。
17.根据权利要求16所述的存储器件，其中所述第一间隔物和所述第二间隔物的其中之一包括在所述可变电阻图案上施加压应力的材料，另一个包括在所述可变电阻图案上施加张应力的材料。
18.根据权利要求16所述的存储器件，其中所述第一间隔物或所述第二间隔物的压应力或张应力性能被调整以使得所述第一存储单元和第二存储单元具有基本上相同的电阻。
19.根据权利要求18所述的存储器件，其中由施加压应力的所述第一间隔物或所述第二间隔物覆盖的所述第一存储单元或所述第二存储单元具有与由施加张应力的所述第二间隔物或所述第一间隔物覆盖的所述第二存储单元或所述第一存储单元的设置电阻基本上相同的设置电阻。
20.根据权利要求16所述的存储器件，其中所述第一存储单元和所述第二存储单元的每个包括与所述选择器件接触的下电极，
所述选择器件和所述下电极的侧表面被内部间隔物覆盖，以及
所述第一间隔物和所述第二间隔物的至少一个覆盖所述内部间隔物。
21.根据权利要求16所述的存储器件，还包括：
提供在所述第三电极线层上的至少一个第一上电极线层，所述至少一个第一上电极线层的每个包括在所述第一方向上延伸并且彼此间隔开的多条第一上电极线；
提供在所述至少一个第一上电极线层的对应一个上的至少一个第二上电极线层，所述至少一个第二上电极线层的每个包括在所述第二方向上延伸并且彼此间隔开的多条第二上电极线；以及
提供在所述第一上电极线层和所述第二上电极线层之间的至少两个上存储单元层，所述至少两个上存储单元层的每个包括布置在所述多条第一上电极线与所述多条第二上电极线的相应交叉处的多个存储单元。
22.一种电子设备，包括：
处理器，配置为执行命令并处理数据；
存储通道，包括连接到所述处理器的至少一条信号线；
第一存储器件，通过所述存储通道连接到所述处理器，所述第一存储器件包括具有第一操作速度和非易失性能的第一级存储器；以及
第二存储器件，通过所述存储通道连接到所述处理器，所述第二存储器件包括具有比所述第一操作速度快的第二操作速度的第二级存储器，
其中所述第一级存储器包括至少两个存储单元层，所述至少两个存储单元层的每个具有交叉点结构并包括多个存储单元，
所述多个存储单元的每个包括选择器件、电极和可变电阻图案，和
覆盖所述至少两个存储单元层的其中之一中的所述多个存储单元的每个的侧表面的第一间隔物具有不同于覆盖所述至少两个存储单元层中的至少一个其它存储单元层中的所述多个存储单元的每个的侧表面的第二间隔物的厚度的厚度。
23.根据权利要求22所述的电子设备，其中所述交叉点结构包括：
第一电极线层，包括在第一方向上延伸并且彼此间隔开的多条第一电极线；
第二电极线层，提供在所述第一电极线层上或下面，所述第二电极线层包括在不同于所述第一方向的第二方向上延伸并且彼此间隔开的多条第二电极线；以及
所述多个存储单元布置在所述第一电极线层与所述第二电极线层之间并且在所述多条第一电极线与所述多条第二电极线的相应交叉处，
其中所述第一存储器件包括所述至少两个存储单元层，其通过在垂直于所述第一方向和第二方向的第三方向上延伸所述交叉点结构而实现。
24.根据权利要求22所述的电子设备，其中覆盖所述至少两个存储单元层的所述其中之一中的所述多个存储单元的侧表面的所述第一间隔物包括在所述可变电阻图案上施加压应力的材料，以及
覆盖所述至少两个存储单元层中的所述至少一个其它存储单元层中的所述多个存储单元的侧表面的所述第二间隔物包括在所述可变电阻图案上施加张应力的材料。
25.一种制造存储器件的方法，所述方法包括：
在基板上形成第一电极线层，所述第一电极线层包括在第一方向上延伸并且在不同于所述第一方向的第二方向上彼此间隔开的多条第一电极线；
在所述第一电极线层上形成第一存储单元层，所述第一存储单元层包括多个第一存储单元，每个所述第一存储单元包括顺序堆叠的第一下电极、第一选择器件、第一中间电极、第一加热电极和第一可变电阻图案，所述多个第一存储单元电连接到所述多条第一电极线并且在所述第一方向和所述第二方向上彼此间隔开；
对于所述多个第一存储单元的每个，在所述第一下电极和所述第一选择器件的侧表面上形成第一内部间隔物；
对于所述多个第一存储单元的每个，在所述第一内部间隔物、所述第一中间电极、所述第一加热电极和所述第一可变电阻图案的侧表面上形成第一间隔物；
在所述第一存储单元层上形成第二电极线层，所述第二电极线层包括在所述第二方向上延伸且在所述第一方向上彼此间隔开并且电连接到所述多个第一存储单元的多条第二电极线；
在所述第二电极线层上形成第二存储单元层，所述第二存储单元层包括多个第二存储单元，每个所述第二存储单元包括顺序堆叠的第二下电极、第二选择器件、第二中间电极、第二加热电极和第二可变电阻图案，所述多个第二存储单元电连接到所述多条第二电极线并且在所述第一方向和所述第二方向上彼此间隔开；
对于所述多个第二存储单元的每个，在所述第二下电极和所述第二选择器件的侧表面上形成第二内部间隔物；
对于所述多个第二存储单元的每个，在所述第二中间电极、所述第二加热电极和所述第二可变电阻图案的至少侧表面上形成第二间隔物；以及
在所述第二存储单元层上形成第三电极线层，所述第三电极线层包括在所述第一方向上延伸并且在所述第二方向上彼此间隔开并且电连接到所述多个第二存储单元的多条第三电极线，
其中所述第一间隔物具有不同于所述第二间隔物的厚度的厚度。
CN201710060821.8A 2016-01-27 2017-01-25 存储器件以及包括该存储器件的电子设备 Active CN107026169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011548151.2A CN112652643B (zh) 2016-01-27 2017-01-25 存储器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0010078 2016-01-27
KR1020160010078A KR102465966B1 (ko) 2016-01-27 2016-01-27 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011548151.2A Division CN112652643B (zh) 2016-01-27 2017-01-25 存储器件

Publications (2)

Publication Number Publication Date
CN107026169A true CN107026169A (zh) 2017-08-08
CN107026169B CN107026169B (zh) 2021-01-15

Family

ID=59350216

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011548151.2A Active CN112652643B (zh) 2016-01-27 2017-01-25 存储器件
CN201710060821.8A Active CN107026169B (zh) 2016-01-27 2017-01-25 存储器件以及包括该存储器件的电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011548151.2A Active CN112652643B (zh) 2016-01-27 2017-01-25 存储器件

Country Status (4)

Country Link
US (4) US9716129B1 (zh)
KR (1) KR102465966B1 (zh)
CN (2) CN112652643B (zh)
TW (1) TWI767895B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817661A (zh) * 2017-11-22 2019-05-28 爱思开海力士有限公司 包括被限制在孔内的选择元件图案的半导体存储器件
CN110047871A (zh) * 2018-01-17 2019-07-23 爱思开海力士有限公司 电子设备
CN111933656A (zh) * 2020-10-19 2020-11-13 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其制备方法
CN112117298A (zh) * 2020-11-18 2020-12-22 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制备方法
CN112310147A (zh) * 2019-07-23 2021-02-02 三星电子株式会社 包括数据存储材料图案的半导体器件
CN114583047A (zh) * 2020-12-01 2022-06-03 联华电子股份有限公司 存储器器件及其制造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859036B2 (en) 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
KR102465966B1 (ko) 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
KR102463023B1 (ko) * 2016-02-25 2022-11-03 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
KR102463036B1 (ko) * 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US10256406B2 (en) * 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
US10762940B2 (en) * 2016-12-09 2020-09-01 Integrated Magnetoelectronics Corporation Narrow etched gaps or features in multi-period thin-film structures
US20180211703A1 (en) * 2017-01-23 2018-07-26 Western Digital Technologies, Inc. High-density 3d vertical reram with bidirectional threshold-type selector
US10270026B2 (en) * 2017-02-24 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Multilayered spacer structure for a magnetic tunneling junction and method of manufacturing
KR102295524B1 (ko) * 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
US20190115392A1 (en) * 2017-10-16 2019-04-18 International Business Machines Corporation Access device and phase change memory combination structure in backend of line (beol)
US10727272B2 (en) * 2017-11-24 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
DE112019001105T5 (de) * 2018-03-02 2020-11-12 Sony Semiconductor Solutions Corporation Schaltvorrichtung, speicherungseinrichtung und speichersystem
KR102617353B1 (ko) 2018-03-27 2023-12-26 삼성전자주식회사 복수의 수직 채널 구조체들을 갖는 3차원 메모리 장치
CN110323152B (zh) * 2018-03-30 2022-04-05 台湾积体电路制造股份有限公司 热评测系统及热评测方法
US10497437B1 (en) * 2018-07-24 2019-12-03 Macronix International Co., Ltd. Decoding scheme for 3D cross-point memory array
US10418552B1 (en) * 2018-08-21 2019-09-17 Micron Technology, Inc. Transition metal doped germanium-antimony-tellurium (GST) memory device components and composition
JP2020047703A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 磁気記憶装置
KR102630031B1 (ko) 2018-10-05 2024-01-30 삼성전자주식회사 가변 저항 메모리 장치
KR102139870B1 (ko) * 2018-11-26 2020-07-30 국민대학교산학협력단 저항 메모리 디바이스 및 그 제조방법
KR102630957B1 (ko) * 2018-12-19 2024-01-31 에스케이하이닉스 주식회사 메모리 소자 및 이를 포함하는 전자장치
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
US10825863B2 (en) * 2019-03-21 2020-11-03 Intel Corporation Deck-to-deck reset current offset suppression for three-dimensional (3D) memory
KR102724927B1 (ko) * 2019-06-27 2024-11-04 에스케이하이닉스 주식회사 전자 장치
KR102659033B1 (ko) 2019-10-14 2024-04-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들
CN110914994B (zh) * 2019-10-14 2021-05-25 长江存储科技有限责任公司 用于形成三维相变存储器件的方法
KR102773656B1 (ko) 2019-10-23 2025-02-28 삼성전자주식회사 가변 저항 메모리 장치
CN110828664B (zh) * 2019-11-19 2021-09-21 中国科学院上海微系统与信息技术研究所 一种相变材料、相变材料的制备方法和相变存储器
EP3890024B1 (fr) * 2020-03-30 2024-05-01 STMicroelectronics (Crolles 2) SAS Puce électronique à deux mémoires à changement de phase et procédé de fabrication
US11545214B2 (en) * 2020-07-08 2023-01-03 Samsung Electronics Co., Ltd. Resistive memory device
KR102784726B1 (ko) 2020-08-12 2025-03-21 삼성전자주식회사 저항성 메모리 소자
KR102675158B1 (ko) * 2020-08-24 2024-06-12 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20220099230A (ko) 2021-01-06 2022-07-13 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
CN115000295A (zh) * 2022-05-09 2022-09-02 长江先进存储产业创新中心有限责任公司 一种超晶格结构及其制备方法、相变存储器
TWI818709B (zh) * 2022-09-02 2023-10-11 力晶積成電子製造股份有限公司 相變化記憶體結構及其製造方法
US20250194101A1 (en) * 2023-12-06 2025-06-12 International Business Machines Corporation Stacked mram with super via structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918663A (zh) * 2004-02-10 2007-02-21 株式会社半导体能源研究所 非易失性存储器
CN101300678A (zh) * 2005-11-02 2008-11-05 夏普株式会社 交叉点结构的半导体存储装置
US20110233500A1 (en) * 2010-03-23 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor memory device including memory cell having rectifying element and switching element

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070028604A (ko) * 2004-06-30 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 나노선(ｎａｎｏｗｉｒｅ)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법
US7651906B2 (en) 2005-06-20 2010-01-26 Samsung Electronics Co., Ltd. Integrated circuit devices having a stress buffer spacer and methods of fabricating the same
KR100689831B1 (ko) 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
TWI327374B (en) * 2007-01-10 2010-07-11 Promos Technologies Inc Phase change memory device and method of fabricating the same
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US20100078621A1 (en) * 2008-10-01 2010-04-01 Breitwisch Mathew J Method to reduce reset current of pcm using stress liner layers
KR101019986B1 (ko) * 2008-10-10 2011-03-09 주식회사 하이닉스반도체 성장 방식에 의해 형성되는 콘택 구조를 절연시키는 절연막을 포함하는 상변화 메모리 소자, 이를 포함하는 반도체 소자, 및 그들의 제조방법
KR101053533B1 (ko) 2009-09-30 2011-08-03 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US8864263B2 (en) 2010-12-16 2014-10-21 Konica Minolta, Inc. Inkjet recording device and method for generating drive waveform signal
JP2012195357A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 不揮発性記憶装置
KR101872949B1 (ko) * 2011-05-17 2018-07-02 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
US8536561B2 (en) * 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
KR20130043533A (ko) 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
KR20130092925A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
JP5606478B2 (ja) * 2012-03-22 2014-10-15 株式会社東芝 半導体記憶装置
US9583538B2 (en) * 2013-02-28 2017-02-28 Kabushiki Kaisha Toshiba Semiconductor memory device having crossing interconnects separated by stacked films
KR20140115798A (ko) 2013-03-22 2014-10-01 인텔렉추얼디스커버리 주식회사 상변화 메모리 소자 및 이의 제조방법
US9577010B2 (en) * 2014-02-25 2017-02-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
KR102293859B1 (ko) * 2014-12-22 2021-08-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102465966B1 (ko) * 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918663A (zh) * 2004-02-10 2007-02-21 株式会社半导体能源研究所 非易失性存储器
CN101300678A (zh) * 2005-11-02 2008-11-05 夏普株式会社 交叉点结构的半导体存储装置
US20110233500A1 (en) * 2010-03-23 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor memory device including memory cell having rectifying element and switching element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817661A (zh) * 2017-11-22 2019-05-28 爱思开海力士有限公司 包括被限制在孔内的选择元件图案的半导体存储器件
CN109817661B (zh) * 2017-11-22 2023-10-13 爱思开海力士有限公司 包括被限制在孔内的选择元件图案的半导体存储器件
CN110047871A (zh) * 2018-01-17 2019-07-23 爱思开海力士有限公司 电子设备
CN110047871B (zh) * 2018-01-17 2023-09-29 爱思开海力士有限公司 电子设备
CN112310147A (zh) * 2019-07-23 2021-02-02 三星电子株式会社 包括数据存储材料图案的半导体器件
CN111933656A (zh) * 2020-10-19 2020-11-13 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其制备方法
CN112117298A (zh) * 2020-11-18 2020-12-22 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制备方法
CN112117298B (zh) * 2020-11-18 2021-03-23 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制备方法
CN114583047A (zh) * 2020-12-01 2022-06-03 联华电子股份有限公司 存储器器件及其制造方法

Also Published As

Publication number Publication date
US9716129B1 (en) 2017-07-25
TW201737519A (zh) 2017-10-16
US10497751B2 (en) 2019-12-03
US20170309683A1 (en) 2017-10-26
KR20170089633A (ko) 2017-08-04
US20170213870A1 (en) 2017-07-27
US20200066801A1 (en) 2020-02-27
CN107026169B (zh) 2021-01-15
CN112652643B (zh) 2023-12-12
US10734450B2 (en) 2020-08-04
CN112652643A (zh) 2021-04-13
US20180247978A1 (en) 2018-08-30
KR102465966B1 (ko) 2022-11-10
TWI767895B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
CN112652643B (zh) 存储器件
US11349074B2 (en) Memory cell and memory device comprising selection device layer, middle electrode layer and variable resistance layer
US10403681B2 (en) Memory device including a variable resistance material layer
CN107104183B (zh) 存储器件
US10580979B2 (en) Memory device and method of manufacturing the same
KR102530067B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
CN107644934B (zh) 存储器件
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
CN108231822A (zh) 可变电阻存储装置
KR20170098673A (ko) 메모리 소자
US11205682B2 (en) Memory devices
KR102672267B1 (ko) 가변 저항 메모리 소자
KR20250113180A (ko) 가변 저항 메모리 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant