[go: up one dir, main page]

CN107026098B - 计量系统及使用计量系统的测量方法 - Google Patents

计量系统及使用计量系统的测量方法 Download PDF

Info

Publication number
CN107026098B
CN107026098B CN201611138804.3A CN201611138804A CN107026098B CN 107026098 B CN107026098 B CN 107026098B CN 201611138804 A CN201611138804 A CN 201611138804A CN 107026098 B CN107026098 B CN 107026098B
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor layer
semiconductor
implanted region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611138804.3A
Other languages
English (en)
Other versions
CN107026098A (zh
Inventor
洪英杰
游明华
林逸宏
张哲荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107026098A publication Critical patent/CN107026098A/zh
Application granted granted Critical
Publication of CN107026098B publication Critical patent/CN107026098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0683—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种厚度测量的方法，包括在半导体衬底内形成注入区。在半导体衬底的注入区上形成半导体层。在半导体衬底的注入区内产生调制自由载流子。在半导体层和在其中带有调制自由载流子的半导体衬底的注入区上提供探针光束。检测自半导体层和注入区反射的探针光束以确定半导体层的厚度。本发明实施例涉及计量系统及使用计量系统的测量方法。

Description

计量系统及使用计量系统的测量方法
技术领域
本发明实施例涉及计量系统及使用计量系统的测量方法。
背景技术
许多半导体器件的制造包括在半导体衬底上形成沉积层。沉积层具有受控制的组合和厚度。测量在半导体衬底上形成的沉积层的厚度已得以实践。用于此种层的厚度控制的测量技术被期望具有高精确度、简单、能够在短时间内测量且唯一地确定层厚度。
发明内容
根据本发明的一个实施例，提供了一种用于厚度测量的方法，包括：在半导体衬底中形成注入区；在所述半导体衬底的所述注入区上形成半导体层；在所述半导体衬底的所述注入区中产生调制自由载流子；在所述半导体层和所述半导体衬底的所述注入区上提供探针光束，在所述半导体衬底的所述注入区中具有所述调制自由载流子；以及检测从所述半导体层和所述注入区反射的所述探针光束以确定所述半导体层的厚度。
根据本发明的另一实施例，还提供了一种用于厚度测量的方法，包括：掺杂半导体衬底以在所述半导体衬底中形成掺杂区；退火所述掺杂区；在所述半导体衬底的所述掺杂区上生长半导体层；光调所述半导体衬底的所述掺杂区；在所述半导体层和光调的所述掺杂区上提供探针光束；以及根据从所述半导体层和光调的所述掺杂区反射的所述探针光束的干涉信息评估所述半导体层的厚度。
根据本发明的又一实施例，还提供了一种计量系统，包括：注入装置，配置为在半导体衬底中形成注入区；沉积装置，配置为在所述半导体衬底的所述注入区上形成半导体层；以及计量装置，所述计量装置包括：光调源，配置为在所述半导体衬底的所述注入区中产生调制自由载流子；探针源，配置为在所述半导体层和所述注入区上提供探针光束；以及探测器，配置为检测从所述半导体层和所述注入区反射的所述探针光束以确定所述半导体层的厚度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1是根据一些实施例的计量系统的框图。
图2是根据一些实施例的评估在半导体衬底上形成的半导体层的厚度的方法流程图。
图3A至图3C是根据一些实施例的在各个阶段制造半导体样本的方法的截面图。
图4是根据一些实施例的图1中的计量装置和图3C中的半导体样本的示意图。
图5A至图5E是根据一些实施例的使用图3中的半导体样本制造半导体器件的方法的各个阶段的截面图。
图6是一些实施例中的图5E中的半导体器件的透视图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
本发明的实施例提供了一种计量系统和使用该计量系统评估在半导体衬底上形成的半导体层的厚度的一些方法。下面在评估在硅衬底上形成的硅层的情况下讨论这些实施例。本领域内普通技术人员中其中之一将意识到，本发明的实施例可施加到具有其他材料的其他半导体层和衬底。
图1是根据一些实施例的计量系统100的框图，图2是根据一些实施例的评估在半导体衬底210上形成的半导体层220的厚度的方法流程图，且图3A至且3C是根据一些实施例的制造半导体样本200的方法在各个阶段的截面图。可施加计量系统100以评估在半导体衬底210上形成的半导体层220的厚度。
参考图3A。提供了半导体衬底210。在一些实施例中，半导体衬底210包括未掺杂的块状硅。可使用适用于形成半导体器件的其他材料。可将其他材料，例如，Ⅲ族元素、Ⅴ族元素或其组合，用于半导体衬底210。例如，硅锗(SiGe)和砷化镓(GaAs)也可用于半导体衬底210。在一些实施例中，半导体衬底210的材料具有小于约6eV的带隙，且主张的范围并不在此方面受限。例如，Si的带隙大约是1.12eV，SiGe的带隙大约是1.12eV至1.86eV，GaAs的带隙大约是1.43eV且氮化镓(GaN)的带隙大约是3.5eV。
参考图2和图3A。在操作10中，在半导体衬底210中形成注入区212。在一些实施例中，注入区212是掺杂区。换言之，半导体衬底210被掺杂以在其中形成掺杂区。在离子注入工艺中将掺杂剂作为离子注入半导体衬底210。在一些离子注入工艺中，离子束在半导体衬底210上方被光栅扫描。离子束中的一些离子被引进半导体衬底210的晶格结构。离子注入工艺的持续时间和密度(即半导体样本的总暴露)控制产生的掺杂剂的浓度。在注入工艺中使用的离子能量控制注入的深度。浓度和深度均是确定离子注入工艺的整体效果的因素。对于n型注入区，注入区212可使用n型掺杂剂掺杂，例如磷(P)或砷(As)。对于p型注入区，注入区212可使用p型掺杂剂掺杂，例如硼(B)，且主张的范围并不在此方面受限。
参考图1和图3A。计量系统100包括注入装置110、沉积装置120和计量装置130。注入装置110被配置为在半导体衬底210中形成注入区212。在一些实施例中，注入装置110包括电离固体、液体或气体的离子源，提取这些离子的静电提取场，加速器装置，分析装置(在分析装置中，根据离子质量分开这些离子)和扫描装置以在目标上均匀地分配离子。取决于加速器孔径、磁体和它们各自的接地的布置，可使用三种配置(后分析配置、前分析配置和带有后加速的后分析配置)。
在后分析配置的情况下，离子在质量分离前被加速至基本完全能量。因此，源(source)具有高电压且被远程控制，而其他部分接地且可直接访问。此配置还具有较大磁体以处理高离子能量以及改变磁体电流和带有变化能量的聚焦条件。离子束取决于加速器电压，导致高能量下的高电流。
在前分析配置中，离子以大约15至40kV的能量被提取，然后被分析，且被加速至其预期能量。磁体可保持较小，且通过加速器电压的判断易进行能量变化(例如，注入控制剖面)。离子流对能量变化并不敏感。源的电力、冷却、真空和数据控制与分析部分电隔离。
在带有后加速的后分析配置情况下，对于能量范围中的附加增长，通过在高电压上放置目标提供第二加速阶段。
参考图1、图2和图3A。可通过在腔室内快速加热和冷却半导体衬底210执行离子注入操作后的掺杂剂活化。如图2的操作15所示，工艺是对半导体衬底210的注入区212的退火。在一些实施例中，图1的计量系统100可还包括退火装置115以对半导体衬垫210的注入区212退火。所属退火装置115可以是快速热退火设备或退火炉。
在退火工艺中，掺杂剂离子扩散远离半导体衬底210的注入区212的表面214，并在半导体衬底210的注入区212内形成浓度分布剖面。包括活性掺杂剂的注入区212与非注入衬底之间的过渡被称为结。退火工艺可包括快速热退火(RTA)、炉内退火、闪光灯退火(FLA)、激光尖脉冲退火(LSA)或其组合。
快速热退火是用于半导体器件制造的工艺，其包括每次加热单个衬底(例如半导体衬底210)以影响其电特性。不同的热处理设计用于不同效果。执行快速热退火的设备使用放置在衬底旁的灯加热，每次加热单个衬底。衬底的温度基于衬底发散的辐射由间接传感器确定。一旦衬底到达此温度，其被保持几秒且然后淬火。
在炉内退火工艺中，通过包括在结晶层和无序层中的空位扩散的工艺在非结晶-结晶界面处的原子自身重置至结晶位置。在此再结晶工艺中，所注入的掺杂剂并入取代位(substitutional sites)，导致高电活性。在一些实施例中，炉内退火工艺分两个阶段进行。第一阶段在大约600℃下进行30分钟，且旨在再结晶注入区。此阶段后保留多个点缺陷和线缺陷，其导致较低电活性、较低的载流子迁移率和较短的载流子寿命。然后在1000℃下进行低温退火10分钟，以去除点缺陷，提高载流子迁移率和增加载流子寿命，并为杂质扩散做准备。
参考图1、图2和图3B。在操作20中，半导体层220在半导体衬底210的注入区212上形成。即，半导体层220与半导体衬底200接触，且在半导体层220和注入区212之间没有附加层。半导体层220和半导体衬底210共享至少一个相同材料或元件。半导体层220和半导体衬底210可由基本相同的材料形成。例如，半导体层220和半导体衬底210均由硅制成。在一些实施例中，半导体层220和半导体衬底210具有基本相同的介电特性和/或光学特性。例如，半导体层220的介电常数和半导体衬底210的介电常数具有小于约10-2的差异。在一些实施例中，半导体衬底210是硅衬底，且半导体层220是硅层。然而，在一些实施例中，半导体衬底210和半导体层220包括Ⅲ元素、Ⅴ族元素或其组合。例如，半导体衬底210和半导体层220包括硅锗(SiGe)、砷化镓(GaAs)。在一些实施例中，半导体层220的材料具有小于约6eV的带隙，且主张的范围并不在此方面受限。基本上，如果半导体层220和半导体衬底210具有基本相同的电特性和/或光学特性，实施例落入主张的范围内。
图1的沉积装置120被配置为在半导体衬底210的注入区212上形成半导体层220。可通过外延工艺或化学汽相沉积(CVD)在半导体衬底210上沉积半导体层220。即，沉积装置120可以是外延装置或CVD装置。一些生长半导体层220的方法包括在反应器中将半导体衬底210加热至约1050℃至1200℃；自反应器清除HCI废气；及使二氯甲硅烷和氢气在反应炉内发生反应，以至少5μm/分钟的生长速率生长半导体层220。在一些实施例中，三氯甲硅烷、四氯化硅或多种其他硅烷类气体可选地用于替代二氯甲硅烷。
外延工艺与在CVD工艺中发生的情况类似，然而，如果半导体衬底210是有序半导体晶体(即硅、硅锗或砷化镓)，此工艺在半导体衬底210上以与半导体衬底210相同的晶体取向继续建造，其中半导体衬底210作为沉积晶种。如果使用非晶/多晶衬底表面，该层也将是非晶或多晶的。有多种技术可用于创造需要支持外延生长的反应器内的条件，其中之一是汽相外延(VPE)。在此工艺中，多种气体被引入感应加热反应器，其中只有半导体衬底210被加热。半导体衬底210的温度一般至少约是将沉积的材料的熔点的50％。
CVD是一种通过化学反应从汽相中合成固态膜的的工艺。在CVD工艺中，半导体衬底210放置在反应器内，对该反应器供应多种气体。此工艺的原理是在源气体之间发生化学反应。此反应的产品是浓缩在反应器内部表面上的固态材料。
此后，测量半导体层220的厚度。在图1中，计量装置130被配置为测量半导体层220的厚度。更详细地，图4是根据一些实施例的图1中的计量装置130和图3C中的半导体样本200的示意图。参考图3C和图4。计量装置130包括光调源132、探针源134和探测器136。光调源132被配置为在半导体衬底210的注入区212内产生调制自由载流子。探针源134被配置为在半导体层220和注入区212上提供探针光束135。探测器136被配置为检测自半导体层220和注入区212反射的探针光束135以确定半导体层220的厚度T。
参考图2、图3C和图4。在操作32中，通过例如光调源132的调制泵浦光束133来光调半导体衬底210的注入区212。在图3C中，自由载流子周期性地产生在半导体衬底210的注入区212中。换言之，注入区212被周期性地光调。光调源132可以是泵浦激光。可使用气体、固态或半导体激光。其他用于激发注入区212的光调源可包括电磁辐射的不同源或比如从电子枪发射的粒子束。在一些实施例中，光调是周期波，其周期性地激发(或加热)注入区212。泵浦光束133穿过分色镜192和194，并撞击在注入区212上。
在一些实施例中，光调源132能产生泵浦光束，其中，泵浦光束可具有可见的近红外或红外波长。光调源132的泵浦光束可以是线性偏振的。光调源132在处理器139的控制下的电源138。光调源132的泵浦光束通过电源138的输出被强度调制以变成调制泵浦光束133。调制频率可在100KHz至100MHz范围内。在一些实施例中，调制频率可被设置高达125MHz。如果离子激光，例如氩离子层，被用于产生调制泵浦光束133，可通过独立的声光调制器(未示出)实现强度调制。
由于注入区212被激发，注入区212和半导体层220之间的光学特性差异增大，使得注入区212可成为参考层以确定半导体层220的厚度。更详细地，当利用调制泵浦光束133照射导体衬底210的注入区212时，价带的电子吸收入射能并穿过禁带能隙接近导带，在价带中留下同等数量的孔。在皮秒时标上，电子和孔通过声子发射、释放额外能量与晶格光调，并在电子导带的底部和孔价带的顶部结束。光激发后，自由载流子将扩散至晶格且最终重组并转移其能量到注入区212。当注入区212的照射被谐波调制时，存在等离子体(电子和孔的组合)扩散方程的类波解，其被认为是在注入区212中运动的等离子体波。因此，松弛重组机制使注入区212的局部温度升高。由于调制泵浦光束133被调制，因此自注入区212产生自由载流子(或等离子体波)。在一些实施例中，泵浦光束133是周期性的，所以注入区212被周期性地调制并产生周期性的等离子体波。根据上面提到的原理，自注入区212产生的等离子体波被吸收进注入区212。因此，注入区212的光学特性不同于半导体层220和半导体衬底210的未掺杂区。
等离子体波影响注入区212的表面214(见图3C)的反射率。因此在表面214下的改变等离子体波的通道的部件和/或区将改变注入区212的表面214上的光反应模式。通过在表面214上测量(或监测)注入区212的反射率的变化，可研究有关表面214周围特征的信息。
在操作34中，在半导体层220和注入区212上提供探针光束135。图4的探针源134提供探针光束135。探针源134可以是激光。可使用气体、固态或半导体激光。例如，探针源134可以是氦氖(He-Ne)激光。在一些实施例中，探针光束135可具有可见的非红外或红外波长。探针源134的探针光束135可以是线性偏振的。调制泵浦光束133和探针光束135具有不同波长。因此，撞击在分色镜192上的探针光束135被分色镜192反射。因此，可结合调制泵浦光束133和探针光束135，即，调制泵浦光束133和探针光束135共线。在穿过分色镜192后，探针光束135穿过分色镜194和物镜196并撞击在半导体样本200上。在一些实施例中，调制泵浦光束133和探针光束135聚焦在半导体层220的表面222上基本相同的点上。通过将调制泵浦光束133和探针光束135聚焦在基本相同的点上，可实现高信号输出强度。
应当理解，相关反射率信号存在于所示半导体样本200的任何区域内，其反射率信号已经被调制泵浦光束133周期性地调制。因此，探针光束135将不必与调制泵浦光束133直接重合以探测相关信号。因此，物镜196不必聚焦调制泵浦光束133或探针光束135。然而，它可在半导体样本200的周期性调制区域的至少一部分内引导探针光束135。
在图3C中，当探针光束135撞击在半导体层220上时，由于半导体层220和注入层212之间的光学特性差异，探针光束135的一部分被半导体层220的表面222反射，且探针光束135的另一部分穿过半导体层220并被半导体衬底210的注入层212的表面214反射。反射探针光束135’的两部分形成干涉效应，且其干涉信息取决于半导体层220的厚度T。
在操作36中，检测被半导体层220和注入区212反射的探针光束135’以确定半导体层220的厚度T。换句话说，根据自半导体层220和注入区212反射的探针光束135’的干涉信息评估半导体层220的厚度T。反射探针光束135’来自干涉效应。反射探针光束135’撞击在分色镜194上且然后反射到探测器136。在一些实施例中，提供滤波器(未示出)以阻挡泵浦光束133到达探测器136。探测器136提供与反射探针光束135’的功率成比例的输出信号。探测器136可布置为底部填充，以使其输出对光束直径或位置的不同变化不敏感。在一些实施例中，探测器136是产生四个独立输出的四单元探测器。当用于测量反射光束的束功率时，全部四个象限的输出是累加的。在一些实施例中，探测器136可测量反射探针光束135’的偏转。在这种情况下，一个相邻的象限对的输出是累加的并且是从剩余象限对的总和中减去的。
在上述实施例中，半导体衬底210和半导体层220共享至少一个相同材料或元件。半导体层220和半导体衬底210可由基本相同的材料形成。在调制泵浦光束133’撞击在半导体样本200上前，半导体衬底210、注入区212和半导体层220的介电特性和/或光学特性类似，使得其中间的差异难以被观察。然而，当调制泵浦光束133’撞击在半导体样本200上时，自由载流子在注入区212中产生。注入区212的介电特性和/或光学特性不同于半导体层220。因此，注入区212可作为参考层以获得半导体层220的厚度T。此外，计量装置130可以以无损、非接触的方式测量厚度T，防止半导体样本200损坏。
在一些实施例中，可施加图3C的半导体样本200以形成鳍场效应晶体管(finFET)装置，且主张的范围并不在此方面受限。图5A至图5E是根据一些实施例的使用图3中的半导体样本200制造半导体器件的方法在各个阶段的截面图。参考图5A。在所示半导体层220的表面222的上方形成图案化掩模层310和下面的图案化的保护层320。保护层320保护表面222不与掩模层310直接接触。在一些实施例中，保护层320可由热氧化层制成。保护层320的厚度大约在20nm至100nm范围内。在一些实施例中，在去除填充下面的沟槽202的额外介电膜过程中，掩模层310用作平坦化停止层。在一些实施例中，掩模层310由氮化硅(SiN)制成。然而，还可使用其他材料，例如，SiON、碳化硅或其组合。掩模层310的厚度大约在200nm至1200nm范围内。掩模层310可通过CVD、等离子体增强汽相沉积(PECVD)、或低压化学汽相沉积(LPCVD)等工艺形成。或者，掩模层310可首先由二氧化硅制成，并然后通过氮化转化成SiN。一旦形成，通过合适的光刻和蚀刻工艺对硬掩模层310和保护层320图案化，以在表面222上方形成开口312和322。
然后通过开口312和322在半导体层220和半导体衬底210中形成多个沟槽202。沟槽202中相邻的两个将半导体鳍206限定在两个沟槽202中间。半导体鳍206包括由半导体层220形成的顶部226和由半导体衬底210的注入区212形成的底部216。沟槽202可通过使用蚀刻工艺形成，例如，反应性离子蚀刻(RIE)。应当注意，尽管在图5A中有三个半导体鳍206，本发明主张的范围并不在此方面受限。在一些其他的实施例中，本领域内普通技术人员能够根据实际情况制造合适数量的半导体器件的半导体鳍206。
参考图5B。介电材料过填充沟槽202和掩模层310以形成介电层230。在一些实施例中，介电材料是可流动的。可通过使用旋涂介电(SOD)形成工艺或通过CVD工艺(例如，自由基-组分CVD)来沉积电解质形成介电层230。前体的实例包括硅酸盐、硅氧烷、甲基倍半硅氧烷(MSQ)、氢倍半硅氧烷(HSQ)、MSQ/HSQ、全氢聚硅氮烷(TCPS)、全氢聚硅氮烷(PSZ)、正硅酸乙酯(TEOS)或硅烷胺(SA)。
在一些实施例中，通过使用含硅前体沉积介电层230，以与另一前体反应，例如由等离子体产生的“自由基-氮”前体。在一些实施例中，含硅前体不含碳并包括硅烷胺，例如H2N(SiH3)、HN(SiH3)2、N(SiH3)3或其组合。硅烷胺可与作为载气和活性气体。附加气体的实例可还包括H2、N2、NH3、He和Ar。例如，也可将硅烷胺与硅烷(SiH4)和乙硅烷(Si2H6)、氢(例如，H2)和/或氮(例如，N2、NH3)的其他不含碳含硅气体混合。在一些实施例中，衬垫层(未示出)在沟槽202中且在介电层230下形成。
参考图5C。通过化学机械抛光(CMP)、蚀刻或其组合，去除沟槽202和掩模层310(见图5B)外的额外的介电层230(见图5B)以在沟槽202中形成隔离层232。在一些实施例中，去除工艺还去除图5B的保护层320。在一些其他实施例中，去除工艺去除图5B的掩模层310，但是通过蚀刻工艺去除保护层320。
参考图5D。执行蚀刻工艺以去除图5C的隔离层232的部分，直至达到预定深度并形成隔离结构234。然后，半导体鳍206突出高于隔离结构234。在一些实施例中，蚀刻工艺可以是干蚀刻工艺，以蚀刻图5C的隔离层232直至达到预定深度。在干蚀刻工艺中使用的工艺气体可包括氢原子，例如，使用氟化氢(HF)和氨(NH3)类工艺气体以蚀刻隔离层232。
参考图5E和图6，其中图6是在一些实施例中的图5E的半导体器件的透视图，且图5E是沿着图6中的线5E-5E截取的截面图。栅极堆叠件240在半导体鳍206的部分上形成且暴露半导体鳍206的其他部分。半导体鳍206的被栅极堆叠件240覆盖的部分形成沟道部件，且半导体鳍206的未被栅极堆叠件240覆盖的其他部分形成源极/漏极部件。
栅极堆叠件240包括栅极绝缘层242和栅电极层244。栅极绝缘层242设置在栅电极层244和半导体衬底210之间，且在半导体鳍206上形成。例如，阻止电子消耗的栅极绝缘层242可包括高-k介电材料，如金属氧化物、金属氮化物、金硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属氮氧化物、金属铝酸、硅酸锆、铝酸锆或其组合。一些实施例可包括二氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化钽铪(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化镧(LaO)、氧化锆(ZrO)、氧化钛(TiO)、氧化钽(Ta2O5)、氧化钇(Y2O3)、钛酸锶(SrTiO3、STO)、钛酸钡(BaTiO3、BTO)、氧化钡锆(BaZrO)、氧化铪镧(HfLa)、氧化镧硅(LaSiO)、氧化铝硅(AlSiO)、氧化铝(Al2O3)、氮化硅(Si3N4)、氮氧化物(SiON)及其组合。栅极绝缘层242可包括多层结构，例如一层氧化硅(例如，界面层)和另一层高k材料。可使用化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)/热氧化、臭氧氧化、其他合适工艺或其组合形成栅极绝缘层242。
栅电极层244在所示半导体衬底210上方形成以覆盖栅极绝缘层242以及覆盖半导体鳍206的部分。在一些实施例中，栅电极层244包括多晶硅、非晶硅等半导体材料。栅电极层244可被掺杂沉积或未掺杂沉积。例如，在一些实施例中，栅电极层244包括未通过低压化学汽相沉积(LPCVD)掺杂沉积的多晶硅。例如，一旦施加，多晶硅可与磷离子(或其他P型掺杂剂)掺杂以形成PMOS器件，或与硼(或其他N型掺杂剂)掺杂以形成NMOS器件。例如，还可通过原位掺杂多晶硅的炉内沉积来沉积多晶硅。或者，栅电极层244可包括多晶硅金属合金或包钨(W)、镍(Ni)、铝(Al)、钽(Ta)、钛(Ti)或其组合等金属的金属栅极。
在图6中，一对介电层250在半导体衬底210上方形成且沿着栅极堆叠件240的侧。在一些实施例中，介电层250可包括氧化硅、氮化硅、氮氧化硅或其他合适材料。介电层250可包括单层或多层结构。介电层250的覆盖层可通过CVD、PVD、ALD或其他合适技术形成。然后，在覆盖层上执行各向异性蚀刻以在栅极堆叠件240的两侧形成一对介电层250。在一些实施例中，介电层250用于偏置后续形成的掺杂区，例如源极/漏极区。介电层250还可用于设计或修改源极/漏极区(接合)剖面。
根据上述的实施例，半导体衬底和半导体层共享至少同一种材料或可由基本相同的材料制成。在调制泵浦光束撞击在半导体样本上前，半导体衬底、注入区和半导体层的介电特性和/或光学特性类似，使得其中间的差异难以被观察。然而，当调制泵浦光束撞击在半导体样本上时，自由载流子在注入区中产生。注入区的介电特性和/或光学特性不同于半导体层。因此，注入区可作为参考层以获得半导体层的厚度。此外，计量装置可以无损、非接触的方式测量厚度，防止半导体样本损坏。
根据一些实施例，一种用于厚度测量的方法包括在半导体衬底中形成注入区。在半导体衬底的注入区上形成半导体层。在半导体衬底的注入区中产生调制自由载流子。在半导体层和在其中带有调制自由载流子的半导体衬底的注入区上提供探针光束。检测从半导体层和注入区反射的探针光束以确定半导体层的厚度。
根据一些实施例，一种用于厚度测量的方法包括掺杂半导体衬底以在半导体衬底中形成掺杂区。退火掺杂区。在半导体衬底的掺杂区上形成半导体层。光调半导体衬底的掺杂区。在半导体层和光调的掺杂区上提供探针光束。根据从半导体层和掺杂区反射的探针光束的干涉信息评估半导体层的厚度。
根据一些实施例，一种计量系统包括注入装置、沉积装置和计量装置。注入装置被配置为在半导体衬底中形成注入区。沉积装置被配置为在半导体衬底的注入区上形成半导体层；计量装置包括光调源、探针源和探测器。光调源被配置为在半导体衬底的注入区中产生调制自由载流子。探针源被配置为在半导体层和注入区上提供探针光束。探测器被配置为检测从半导体层和注入区反射的探针光束以确定半导体层的厚度。
根据本发明的一个实施例，提供了一种用于厚度测量的方法，包括：在半导体衬底中形成注入区；在所述半导体衬底的所述注入区上形成半导体层；在所述半导体衬底的所述注入区中产生调制自由载流子；在所述半导体层和所述半导体衬底的所述注入区上提供探针光束，在所述半导体衬底的所述注入区中具有所述调制自由载流子；以及检测从所述半导体层和所述注入区反射的所述探针光束以确定所述半导体层的厚度。
在上述方法中，所述半导体衬底和所述半导体层由相同的材料形成。
在上述方法中，所述半导体衬底的介电常数和所述半导体层的介电常数具有小于10-2的差异。
在上述方法中，进一步包括：退火所述半导体衬底的所述注入区。
在上述方法中，通过使用外延工艺形成所述半导体层。
在上述方法中，产生所述调制自由载流子包括：提供泵浦光束；将所述泵浦光束调制成调制泵浦光束；和引导所述调制泵浦光束以撞击在所述半导体衬底的所述注入区上以产生所述调制自由载流子。
在上述方法中，所述泵浦光束是激光束。
在上述方法中，所述泵浦光束和所述探针光束具有不同的波长。
在上述方法中，所述探针光束是激光束。
在上述方法中，所述注入区是p型注入区。
在上述方法中，所述注入区是n型注入区。
根据本发明的另一实施例，还提供了一种用于厚度测量的方法，包括：掺杂半导体衬底以在所述半导体衬底中形成掺杂区；退火所述掺杂区；在所述半导体衬底的所述掺杂区上生长半导体层；光调所述半导体衬底的所述掺杂区；在所述半导体层和光调的所述掺杂区上提供探针光束；以及根据从所述半导体层和光调的所述掺杂区反射的所述探针光束的干涉信息评估所述半导体层的厚度。
在上述方法中，所述半导体层与所述半导体衬底接触。
在上述方法中，所述半导体衬底的介电常数和所述半导体层的介电常数具有小于10-2的差异。
在上述方法中，所述半导体衬底和所述半导体层具有相同的光学特性。
根据本发明的又一实施例，还提供了一种计量系统，包括：注入装置，配置为在半导体衬底中形成注入区；沉积装置，配置为在所述半导体衬底的所述注入区上形成半导体层；以及计量装置，所述计量装置包括：光调源，配置为在所述半导体衬底的所述注入区中产生调制自由载流子；探针源，配置为在所述半导体层和所述注入区上提供探针光束；以及探测器，配置为检测从所述半导体层和所述注入区反射的所述探针光束以确定所述半导体层的厚度。
在上述计量系统中，还包括：退火装置，配置为退火所述半导体衬底的所述注入区。
在上述计量系统中，其中，所述光调源包括：光源，配置为提供泵浦光束；以及调制器，配置为将所述泵浦光束调制成调制泵浦光束，并且引导所述调制泵浦光束以撞击在所述半导体衬底的所述注入区上以产生所述调制自由载流子。
在上述计量系统中，所述光源是激光。
在上述计量系统中，所述探针源是激光。上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同配置并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (18)

1.一种用于厚度测量的方法，包括：
在半导体衬底中形成注入区；
在所述半导体衬底的所述注入区上形成半导体层；
在所述半导体衬底的所述注入区中产生调制自由载流子，其中，产生所述调制自由载流子包括：
提供泵浦光束；
将所述泵浦光束调制成调制泵浦光束；和
引导所述调制泵浦光束以撞击在所述半导体衬底的所述注入区上以产生所述调制自由载流子；
在所述半导体层和所述半导体衬底的所述注入区上提供探针光束，在所述半导体衬底的所述注入区中具有所述调制自由载流子；以及
检测从所述半导体层和所述注入区反射的所述探针光束以确定所述半导体层的厚度。
2.根据权利要求1所述的用于厚度测量的方法，其中，所述半导体衬底和所述半导体层由相同的材料形成。
3.根据权利要求1所述的用于厚度测量的方法，其中，所述半导体衬底的介电常数和所述半导体层的介电常数具有小于10-2的差异。
4.根据权利要求1所述的用于厚度测量的方法，进一步包括：退火所述半导体衬底的所述注入区。
5.根据权利要求1所述的用于厚度测量的方法，其中，通过使用外延工艺形成所述半导体层。
6.根据权利要求1所述的用于厚度测量的方法，其中，所述泵浦光束是激光束。
7.根据权利要求1所述的用于厚度测量的方法，其中，所述泵浦光束和所述探针光束具有不同的波长。
8.根据权利要求1所述的用于厚度测量的方法，其中，所述探针光束是激光束。
9.根据权利要求1所述的用于厚度测量的方法，其中，所述注入区是p型注入区。
10.根据权利要求1所述的用于厚度测量的方法，其中，所述注入区是n型注入区。
11.一种用于厚度测量的方法，包括：
掺杂半导体衬底以在所述半导体衬底中形成掺杂区；
退火所述掺杂区；
在所述半导体衬底的所述掺杂区上生长半导体层；
光调所述半导体衬底的所述掺杂区，包括：
提供泵浦光束；
将所述泵浦光束调制成调制泵浦光束；和
引导所述调制泵浦光束以撞击在所述半导体衬底的所述掺杂区上以产生调制自由载流子；
在所述半导体层和光调的所述掺杂区上提供探针光束；以及
根据从所述半导体层和光调的所述掺杂区反射的所述探针光束的干涉信息评估所述半导体层的厚度。
12.根据权利要求11所述的用于厚度测量的方法，其中，所述半导体层与所述半导体衬底接触。
13.根据权利要求11所述的用于厚度测量的方法，其中，所述半导体衬底的介电常数和所述半导体层的介电常数具有小于10-2的差异。
14.根据权利要求11所述的用于厚度测量的方法，其中，所述半导体衬底和所述半导体层具有相同的光学特性。
15.一种计量系统，包括：
注入装置，配置为在半导体衬底中形成注入区；
沉积装置，配置为在所述半导体衬底的所述注入区上形成半导体层；以及
计量装置，所述计量装置包括：
光调源，配置为在所述半导体衬底的所述注入区中产生调制自由载流子，其中，所述光调源包括：
光源，配置为提供泵浦光束；以及
调制器，配置为将所述泵浦光束调制成调制泵浦光束，并且引导所述调制泵浦光束以撞击在所述半导体衬底的所述注入区上以产生所述调制自由载流子；
探针源，配置为在所述半导体层和所述注入区上提供探针光束；以及
探测器，配置为检测从所述半导体层和所述注入区反射的所述探针光束以确定所述半导体层的厚度。
16.根据权利要求15所述的计量系统，还包括：
退火装置，配置为退火所述半导体衬底的所述注入区。
17.根据权利要求15所述的计量系统，其中，所述光源是激光。
18.根据权利要求15所述的计量系统，其中，所述探针源是激光。
CN201611138804.3A 2016-01-29 2016-12-12 计量系统及使用计量系统的测量方法 Active CN107026098B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/010,935 US10163669B2 (en) 2016-01-29 2016-01-29 Metrology system and measurement method using the same
US15/010,935 2016-01-29

Publications (2)

Publication Number Publication Date
CN107026098A CN107026098A (zh) 2017-08-08
CN107026098B true CN107026098B (zh) 2019-09-24

Family

ID=59240928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611138804.3A Active CN107026098B (zh) 2016-01-29 2016-12-12 计量系统及使用计量系统的测量方法

Country Status (3)

Country Link
US (1) US10163669B2 (zh)
CN (1) CN107026098B (zh)
TW (1) TWI578423B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734340B2 (en) * 2018-05-15 2020-08-04 Camtek Ltd. Height measurements of conductive structural elements that are surrounded by a photoresist layer
CN117374146B (zh) * 2023-12-06 2024-11-12 山东大学 半导体探测器及其能量自刻度、状态监测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604581A (en) * 1994-10-07 1997-02-18 On-Line Technologies, Inc. Film thickness and free carrier concentration analysis method and apparatus
CN102095381A (zh) * 2010-12-08 2011-06-15 广东富山玻璃机械有限公司 一种面向刚性透明材质的激光测厚方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008906A (en) 1995-08-25 1999-12-28 Brown University Research Foundation Optical method for the characterization of the electrical properties of semiconductors and insulating films
US20050057754A1 (en) * 2003-07-08 2005-03-17 Smith David E. A. Measurement of thin film properties using plasmons
US7838309B1 (en) 2007-09-07 2010-11-23 Kla-Tencor Corporation Measurement and control of strained devices
US8804106B2 (en) 2011-06-29 2014-08-12 Kla-Tencor Corporation System and method for nondestructively measuring concentration and thickness of doped semiconductor layers
US9410890B2 (en) 2012-03-19 2016-08-09 Kla-Tencor Corporation Methods and apparatus for spectral luminescence measurement
KR101537854B1 (ko) 2013-09-23 2015-07-21 에스엔유 프리시젼 주식회사 두께 측정 장치 및 이를 이용한 두께 측정 방법
TWM485405U (zh) 2013-12-18 2014-09-01 Delbio Inc 驗血筆及其多段式退針機構
EP2948978A4 (en) * 2014-04-24 2015-12-16 Halliburton Energy Services Inc MANIPULATION OF THE OPTICAL PROPERTIES OF AN INTEGRATED CALCULATION ELEMENT THROUGH ION IMPLANTATION

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604581A (en) * 1994-10-07 1997-02-18 On-Line Technologies, Inc. Film thickness and free carrier concentration analysis method and apparatus
CN102095381A (zh) * 2010-12-08 2011-06-15 广东富山玻璃机械有限公司 一种面向刚性透明材质的激光测厚方法

Also Published As

Publication number Publication date
US20170221739A1 (en) 2017-08-03
US10163669B2 (en) 2018-12-25
TWI578423B (zh) 2017-04-11
CN107026098A (zh) 2017-08-08
TW201727788A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
US20230378361A1 (en) Semiconductor device
US8569158B2 (en) Method for forming ultra-shallow doping regions by solid phase diffusion
US8580664B2 (en) Method for forming ultra-shallow boron doping regions by solid phase diffusion
US8318614B2 (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus
KR20120107496A (ko) Ｎｍｏｓ 에피텍셜 층을 형성하기 위한 방법
US11688606B2 (en) Tuning threshold voltage through meta stable plasma treatment
US20140254620A1 (en) High-Concentration Active Doping in Semiconductors and Semiconductor Devices Produced by Such Doping
CN110890263A (zh) 干法清洗设备和干法清洗方法
TWI815683B (zh) 半導體元件
CN107026085A (zh) 用于制造鳍式场效应晶体管和半导体器件的方法
CN107026098B (zh) 计量系统及使用计量系统的测量方法
TW201913746A (zh) 半導體裝置及其形成方法
US8569149B2 (en) Method of treating a semiconductor device
CN110622281B (zh) 具有晶体硅氧化物的绝缘体上硅
Yoo et al. Grain size monitoring of 3D Flash memory channel poly-Si using multiwavelength Raman spectroscopy
Ray et al. Optimization of a plasma immersion ion implantation process for shallow junctions in silicon
CN103000503A (zh) 使用微波进行的u-mos沟槽型面优化和蚀刻损伤移除
US11631588B2 (en) Method and apparatus for non line-of-sight doping
TW201310547A (zh) 使用微波晶體再生之單晶體ｕ形金氧半場效電晶體閘極
US10157981B1 (en) Structure and formation method of semiconductor device structure with well regions
Shinada et al. Deterministic doping to silicon and diamond materials for quantum processing
CN114927411A (zh) 半导体器件的制备方法及结构
Saito et al. The Growth of Thin Silicon Oxide and Silicon Nitride Films at Low Temperature (400$^{\circ}{\hbox {C}} $) and High Growth Rates for Semiconductor Device Fabrication by an Advanced Low Electron Temperature Microwave-Excited High-Density Plasma System
Wei Study of high dielectric constant oxides on GaN for metal oxide semiconductor devices
Ranade An investigation of semi-insulating polycrystalline silicon heterojunctions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant