CN106946215A - 带盖板的引线键合型芯片封装结构及其制作方法 - Google Patents
带盖板的引线键合型芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN106946215A CN106946215A CN201710239315.5A CN201710239315A CN106946215A CN 106946215 A CN106946215 A CN 106946215A CN 201710239315 A CN201710239315 A CN 201710239315A CN 106946215 A CN106946215 A CN 106946215A
- Authority
- CN
- China
- Prior art keywords
- cover plate
- chip
- conductive pad
- functional areas
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种带盖板的引线键合型芯片封装结构及其制作方法,该封装结构带包括一芯片、一盖板和一基板,芯片具有第一表面和与其相对的第二表面,第一表面具有功能区和围绕功能区周边的导电垫;盖板正面具有环形凸起,环形凸起封接于芯片第一表面上功能区与导电垫之间,形成一将芯片的功能区收容在内的密封空腔;芯片第二表面贴合于基板上表面中部,基板上表面芯片外围设置有预与芯片的导电垫连接的焊点,焊点与其对应的导电垫之间通过键合线电连接。本发明可以降低整体封装体的厚度,避免使用昂贵的陶瓷盖帽,且可以避免繁琐的TSV或TGV流程,减少制程步骤,降低成本,增强产品的可靠性,并降低封装厚度。
Description
技术领域
本发明涉及半导体封装技术领域,具体涉及一种带盖板的引线键合型芯片封装结构及其制作方法。
背景技术
MEMS是一类将微小尺寸的机械及电子零部件集成于一个环境中以进行感知、处理或执行的器件。大多数MEMS器件都是装在塑料或者陶瓷载体上并采用引线键合互连的,但是塑料封装不满足高可靠性和有气密性要求;陶瓷封装历来是可靠的,但陶瓷封装的价格相对昂贵,而且封装厚度较厚;
现有MEMS晶圆级封装,将具有若干MEMS芯片的圆片和一硅或玻璃材质的盖帽键合,其需要进行TSV技术或者TVG技术将芯片焊垫电性引出至外界,制程步骤繁琐,成本高,且封装体厚度偏厚,且易造成机械应力积累,影响封装芯片的可靠性。
发明内容
为了解决上述技术问题,本发明提出一种带盖板的引线键合型芯片封装结构及其制作方法,可以降低整体封装体的厚度,避免使用昂贵的陶瓷盖帽,且可以避免繁琐的TSV或TGV流程,减少制程步骤,降低成本,增强产品的可靠性,并降低封装厚度。
本发明的技术方案是这样实现的:
一种带盖板的引线键合型芯片封装结构,包括一芯片、一盖板和一基板,所述芯片具有第一表面和与其相对的第二表面,所述第一表面具有功能区和围绕功能区周边的导电垫;所述盖板正面具有环形凸起,所述环形凸起封接于所述芯片第一表面上功能区与导电垫之间,形成一将芯片的功能区收容在内的密封空腔;所述芯片第二表面贴合于所述基板上表面中部,所述基板上表面芯片外围设置有预与所述芯片的导电垫连接的焊点,所述焊点与其对应的导电垫之间通过键合线电连接;还包括形成于所述基板上表面的塑封层,所述塑封层将所述盖板、所述芯片及所述键合线包封在内,且所述塑封层完全覆盖所述盖板背面,或者部分覆盖所述盖板背面,暴露出对应所述芯片的功能区的位置。
进一步的,所述芯片为MEMS芯片。
进一步的,所述盖板为硅盖板、玻璃盖板中的一种。
进一步的,所述环形凸起与所述盖板一体成型;或者所述环形凸起粘合于所述盖板正面。
进一步的,所述盖板的周侧为垂直于所述芯片第一表面的直面或者为与所述芯片第一表面成钝角的斜面。
进一步的,所述盖板厚度不大于100微米。
进一步的,所述键合线最高点高度不高于所述盖板。
一种带盖板的引线键合型芯片封装结构的制作方法,其特征在于,包括以下步骤:
a.提供一晶圆,将所述晶圆切割成若干单颗芯片,所述芯片具有第一表面和与其相对的第二表面,所述第一表面具有功能区和围绕功能区周边的导电垫;
b.提供一盖板,在所述盖板正面形成有与若干所述芯片一一对应的若干环形凸起,将所述芯片的第一表面通过聚合物粘结胶贴合在所述盖板正面上其对应的环形凸起上,使所述环形凸起封接于所述芯片第一表面上功能区与导电垫之间,构成重组晶圆,相邻芯片之间具有间隙;
c.提供一临时载板,在重组晶圆芯片第二表面通过键合胶与所述临时载板键合;
d.研磨盖板背面,将盖板减薄;
e.对盖板进行刻蚀工艺,将衔接于相邻芯片之间的盖板部分去除,露出相邻芯片的导电垫;
f.将各芯片第二表面与临时载板进行拆键合,形成单个芯片和盖板的组装体;
g.为每个组装体提供一基板,将组装体放置于所述基板上表面中部,所述基板上表面组装体外围形成有预与该组装体的导电垫连接的焊点,将所述焊点与其对应的导电垫之间通过键合线电连接;
h.在所述基板上表面上进行塑封层塑封,所述塑封层将所述盖板、所述芯片及所述键合线包封在内,且所述塑封层完全覆盖所述盖板背面;或者部分覆盖所述盖板背面,暴露出对应所述芯片的功能区的位置。
进一步的,所述盖板的周侧为垂直于所述芯片第一表面的直面或者为与所述芯片第一表面成钝角的斜面。
本发明的有益效果是:
本发明提供了一种带盖板的引线键合型芯片封装结构及其制作方法,通过在硅材料或者玻璃材料的盖板上形成环形凸起,使用盖板基材完成腔体,并将环形凸起封接于芯片第一表面上功能区与导电垫之间,形成将芯片的功能区收容在内的密封空腔,实现了盖板对芯片功能区的有效密封,相比现有技术中的盖帽结构,将整个芯片包封在内,本申请可以降低整体封装体的厚度,较佳的,可以对硅材料或者玻璃材料的盖板进行减薄至60μm以内,以进一步降低整体封装体的厚度,且采用硅材料或者玻璃材料的盖板可以避免使用昂贵的陶瓷盖帽。由于环形凸起位于芯片功能区和导电垫之间,使导电垫外露在密封空腔外,在MEMS器件已经被保护好的情况下,可通过传统的打金线工艺完成与基板的互联,且塑封层对盖板、芯片及键合线进行包封,形成了整体结构,增强了产品的可靠性。这样,通过盖板基材自身完成腔体,并结合引线键合工艺及塑封工艺完成与基板互联,可以避免繁琐的TSV或TGV流程,减少制程步骤,降低成本,增强产品的可靠性,并降低封装厚度。较佳的,采用低弧度引线键合工艺,可以使键合线的最高高度不高于盖板,从而降低了封装厚度。该封装方式,还适用于集成模块封装。
附图说明
图1为本发明芯片晶圆结构示意图;
图2为本发明盖板正面朝上的俯视图;
图3-1为本发明图2中环形凸起是盖板的一部分时沿A-A’的截面图;
图3-2为本发明图2中环形凸起不是盖板的一部分时沿A-A’的截面图;
图4为本发明将切割后单颗芯片与盖板上对应的环形凸起粘合的示意图;
图5为本发明将临时载板与重组晶圆键合的示意图;
图6为本发明对盖板进行减薄的示意图;
图7为本发明将衔接于相邻芯片之间的盖板部分去除的一种结构形式的示意图;
图8为本发明将衔接于相邻芯片之间的盖板部分去除的另一种结构形式的示意图;
图9为本发明将各芯片与临时载板进行拆键合的示意图;
图10为本发明将拆键合后的芯片与盖板的组装体与基板结合后的示意图;
图11为本发明带盖板的引线键合型芯片封装结构的一种结构形式的示意图;
图12为本发明带盖板的引线键合型芯片封装结构的另一种结构形式的示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容,特举以下实施例详细说明,其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。实施例附图的结构中各组成部分未按正常比例缩放,故不代表实施例中各结构的实际相对大小。
实施例1
如图11和图12所示,一种带盖板的引线键合型芯片封装结构,包括一芯片100、一盖板200’和一基板700,所述芯片具有第一表面101和与其相对的第二表面102,所述第一表面具有功能区110和围绕功能区周边的导电垫120;所述盖板正面具有环形凸起201,所述环形凸起封接于所述芯片第一表面上功能区110与导电垫120之间,形成一将芯片的功能区收容在内的密封空腔210;较佳的,环形突起与芯片第一表面通过聚合物粘结胶进行粘合,所述芯片第二表面贴合于所述基板上表面中部,所述基板700上表面芯片外围设置有预与所述芯片的导电垫连接的焊点701,所述焊点与其对应的导电垫之间通过键合线800电连接;还包括形成于所述基板上表面的塑封层900,所述塑封层将所述盖板、所述芯片及所述键合线800包封在内,且所述塑封层完全覆盖所述盖板背面,或者部分覆盖所述盖板背面,暴露出对应所述芯片的功能区的位置;即在盖板上方的塑封层设置开口,该开口对应芯片功能区位置,以方便进一步提供MEMS器件所需的光通路。
可选的,所述芯片为MEMS芯片,如声波滤波器、加速度计、射频滤波器、陀螺仪等。
可选的,所述盖板为硅基材盖板、玻璃盖板的一种,本实施例中,优选硅基材盖板,硅是热的良导体,可以明显改善导热性能,从而延长了器件的寿命,而且成本比陶瓷盖板低。
可选的,所述环形凸起与所述盖板一体成型;或者所述环形凸起粘合于所述盖板正面,本实施例中优先环形凸起与盖板一体成型,即环形凸起为盖板本身的一部分,通过刻蚀等方式形成。
可选的,所述盖板的周侧为垂直于所述芯片第一表面的直面或者为与所述芯片第一表面成钝角的斜面。即盖板边缘的形貌为边缘垂直于芯片第一表面的直面(参见图7)或者为边缘与芯片第一表面成钝角的斜面(参见图8)。
优选的,所述盖板厚度不大于100微米,更优的不大于60微米,可有效降低封装厚度。
优选的,所述键合线最高点高度不高于所述盖板,进一步降低封装厚度。
一种带盖板的引线键合型芯片封装结构的制作方法,包括以下步骤:
步骤一、参见图1,提供一晶圆1000,将所述晶圆切割成若干单颗芯片100,所述芯片具有第一表面101和与其相对的第二表面102,所述第一表面具有功能区110和围绕功能区周边的导电垫120;
步骤二、提供一盖板(此处为大片盖板)200,参见图2,为具有环形凸起201的盖板正面朝上的俯视图,参见图3-1和图3-2,是图2所示的盖板沿A-A’的截面图,将盖板200正面通过刻蚀形成环形凸起201,所述盖板正面的环形凸起属于盖板本身的一部分,如图3-1所示;或是在所述盖板200正面布置聚合物胶,然后再通过曝光、显影工艺形成环形凸起201,如图3-2所示;所述环形凸起高度不大于30微米,参见图4,通过贴片设备,将切割后的若干芯片的第一表面通过聚合物粘结胶300贴合在所述盖板正面上其对应的环形凸起201上,使所述环形凸起封接于所述芯片第一表面上功能区与导电垫之间,相邻芯片之间具有间隙,构成重组晶圆400;
步骤三、参见图5,提供一临时载板500,所述临时载板可为玻璃,将重组晶圆的芯片第二表面通过键合胶600与临时载板500进行键合,这里,临时载板用于提供支撑力,使重组晶圆400在进行减薄、刻蚀时不易破裂;
步骤四、参见图6,研磨盖板背面,将盖板减薄,得到盖板200’,优选的,将盖板减薄至60微米以内,以减小封装体厚度;
步骤五、参见图7和图8,对减薄后的盖板200’进行刻蚀工艺,如干法刻蚀或湿法刻蚀,将衔接两相邻芯片之间的盖板部分去除,露出芯片的导电垫120,且使环形凸起为芯片功能区110提供密封空腔210,所述盖板边缘形貌不受限制,如图7所示,可以是边缘垂直于芯片第一表面的直面;如图8所示,也可以是边缘与芯片第一表面成钝角的斜面。
步骤六、参见图9,将各芯片第二表面与临时载板500进行拆键合,形成单个芯片和盖板的组装体;具体实施时,可通过光照、变温、药水浸泡等方式,降低键合胶600的粘性,从而容易将临时载板拆解下来。
步骤七、参见图10,对应每个组装体提供一基板700,将组装体放置于所述基板上表面中部,所述基板上表面组装体外围形成有预与该组装体的导电垫连接的焊点701,将所述焊点701与其对应的导电垫之间通过键合线800电连接;具体实施时,可使用金丝的热压引线键合或使用铝丝的超声引线键合实现芯片导电垫120和基板焊点701的电连接,较佳的,采用低弧度引线键合工艺,使键合线800最高高度不高于盖板200’,从而减小封装体厚度。
步骤八、参见图11和图12,在所述基板上表面上进行塑封层900塑封,所述塑封层900将所述盖板200’、所述芯片100及所述键合线800包封在内,且所述塑封层完全覆盖所述盖板背面;或者部分覆盖所述盖板背面,暴露出对应所述芯片的功能区的位置,参见图12,比如通过刻蚀的方式刻蚀掉或开封去除掉盖板背面上塑封层部分,以方便进一步提供MEMS器件所需的光通路。
综上,本发明提供了一种带盖板的引线键合型芯片封装结构及其制作方法,通过在硅材料或者玻璃材料的盖板上形成环形凸起,使用盖板基材完成腔体,并将环形凸起封接于芯片第一表面上功能区与导电垫之间,形成将芯片的功能区收容在内的密封空腔,实现了盖板对芯片功能区的有效密封,相比现有技术中的盖帽结构,将整个芯片包封在内,本申请可以降低整体封装体的厚度,较佳的,可以对硅材料或者玻璃材料的盖板进行减薄至50um以内,以进一步降低整体封装体的厚度,且采用硅材料或者玻璃材料的盖板可以避免使用昂贵的陶瓷盖帽。由于环形凸起位于芯片功能区和导电垫之间,使导电垫外露在密封空腔外,在MEMS器件已经被保护好的情况下,可通过传统的打金线工艺完成与基板的互联,且塑封层对盖板、芯片及键合线进行包封,形成了整体结构,增强了产品的可靠性。这样,通过盖板基材自身完成腔体,并结合引线键合工艺及塑封工艺完成与基板互联,可以避免繁琐的TSV或TGV流程,减少制程步骤,降低成本,增强产品的可靠性,并降低封装厚度。较佳的,采用低弧度引线键合工艺,可以使键合线的最高高度不高于盖板,从而降低了封装厚度。该制作方法采用晶圆级硅盖帽粘结在芯片功能区外,并经等离子划片后使导电垫暴露于盖帽两侧,最后进行整体引线键合工艺和塑封(molding)工艺,适用于集成模块封装。
以上实施例是参照附图,对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更,但不背离本发明的实质的情况下,都落在本发明的保护范围之内。
Claims (9)
1.一种带盖板的引线键合型芯片封装结构,其特征在于,包括一芯片、一盖板和一基板,所述芯片具有第一表面和与其相对的第二表面,所述第一表面具有功能区和围绕功能区周边的导电垫;所述盖板正面具有环形凸起,所述环形凸起封接于所述芯片第一表面上功能区与导电垫之间,形成一将芯片的功能区收容在内的密封空腔;所述芯片第二表面贴合于所述基板上表面中部,所述基板上表面芯片外围设置有预与所述芯片的导电垫连接的焊点,所述焊点与其对应的导电垫之间通过键合线电连接;还包括形成于所述基板上表面的塑封层,所述塑封层将所述盖板、所述芯片及所述键合线包封在内,且所述塑封层完全覆盖所述盖板背面,或者部分覆盖所述盖板背面,暴露出对应所述芯片的功能区的位置。
2.根据权利要求1所述的一种带盖板的引线键合型芯片封装结构,其特征在于,所述芯片为MEMS芯片。
3.根据权利要求1所述的一种带盖板的引线键合型芯片封装结构,其特征在于,所述盖板为硅盖板、玻璃盖板中的一种。
4.根据权利要求1或3所述的一种带盖板的引线键合型芯片封装结构,其特征在于,所述环形凸起与所述盖板一体成型;或者所述环形凸起粘合于所述盖板正面。
5.根据权利要求1所述的一种带盖板的引线键合型芯片封装结构,其特征在于,所述盖板的周侧为垂直于所述芯片第一表面的直面或者为与所述芯片第一表面成钝角的斜面。
6.根据权利要求1所述的一种带盖板的引线键合型芯片封装结构,其特征在于,所述盖板厚度不大于100微米。
7.根据权利要求1所述的一种带盖板的引线键合型芯片封装结构,其特征在于,所述键合线最高点高度不高于所述盖板。
8.一种带盖板的引线键合型芯片封装结构的制作方法,其特征在于,包括以下步骤:
a.提供一晶圆,将所述晶圆切割成若干单颗芯片,所述芯片具有第一表面和与其相对的第二表面,所述第一表面具有功能区和围绕功能区周边的导电垫;
b.提供一盖板,在所述盖板正面形成有与若干所述芯片一一对应的若干环形凸起,将所述芯片的第一表面通过聚合物粘结胶贴合在所述盖板正面上其对应的环形凸起上,使所述环形凸起封接于所述芯片第一表面上功能区与导电垫之间,构成重组晶圆,相邻芯片之间具有间隙;
c.提供一临时载板,在重组晶圆芯片第二表面通过键合胶与所述临时载板键合;
d.研磨盖板背面,将盖板减薄;
e.对盖板进行刻蚀工艺,将衔接于相邻芯片之间的盖板部分去除,露出相邻芯片的导电垫;
f.将各芯片第二表面与临时载板进行拆键合,形成单个芯片和盖板的组装体;
g.为每个组装体提供一基板,将组装体放置于所述基板上表面中部,所述基板上表面组装体外围形成有预与该组装体的导电垫连接的焊点,将所述焊点与其对应的导电垫之间通过键合线电连接;
h.在所述基板上表面上进行塑封层塑封,所述塑封层将所述盖板、所述芯片及所述键合线包封在内,且所述塑封层完全覆盖所述盖板背面;或者部分覆盖所述盖板背面,暴露出对应所述芯片的功能区的位置。
9.根据权利要求8所述的一种带盖板的引线键合型芯片封装结构的制作方法,其特征在于,所述盖板的周侧为垂直于所述芯片第一表面的直面或者为与所述芯片第一表面成钝角的斜面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710239315.5A CN106946215A (zh) | 2017-04-13 | 2017-04-13 | 带盖板的引线键合型芯片封装结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710239315.5A CN106946215A (zh) | 2017-04-13 | 2017-04-13 | 带盖板的引线键合型芯片封装结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106946215A true CN106946215A (zh) | 2017-07-14 |
Family
ID=59475850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710239315.5A Pending CN106946215A (zh) | 2017-04-13 | 2017-04-13 | 带盖板的引线键合型芯片封装结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106946215A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108987293A (zh) * | 2018-06-11 | 2018-12-11 | 华天科技(昆山)电子有限公司 | 集成带有复杂三维结构盖板的芯片的晶圆级封装方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6522015B1 (en) * | 2000-09-26 | 2003-02-18 | Amkor Technology, Inc. | Micromachine stacked wirebonded package |
US20050059188A1 (en) * | 2003-09-17 | 2005-03-17 | Bolken Todd O. | Image sensor packages and methods of fabrication |
CN101162698A (zh) * | 2006-10-12 | 2008-04-16 | 矽品精密工业股份有限公司 | 感测式封装件及其制法 |
CN101262002A (zh) * | 2007-02-08 | 2008-09-10 | 育霈科技股份有限公司 | 具有晶粒容纳通孔的影像传感器封装与其方法 |
CN101512765A (zh) * | 2006-09-15 | 2009-08-19 | 富士通微电子株式会社 | 半导体器件及其制造方法 |
CN101950751A (zh) * | 2009-07-10 | 2011-01-19 | 菱光科技股份有限公司 | 图像传感器及其封装方法 |
CN102241388A (zh) * | 2011-05-18 | 2011-11-16 | 中国科学院上海微系统与信息技术研究所 | Mems圆片级三维混合集成封装结构及方法 |
CN105328804A (zh) * | 2014-06-20 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆的切割方法 |
US20160046483A1 (en) * | 2014-08-12 | 2016-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for packaging a microelectromechanical system (mems) wafer and application-specific integrated circuit (asic) dies using through mold vias (tmvs) |
US20160096727A1 (en) * | 2013-07-22 | 2016-04-07 | Texas Instruments Incorporated | Integrated circuit package method |
-
2017
- 2017-04-13 CN CN201710239315.5A patent/CN106946215A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6522015B1 (en) * | 2000-09-26 | 2003-02-18 | Amkor Technology, Inc. | Micromachine stacked wirebonded package |
US20050059188A1 (en) * | 2003-09-17 | 2005-03-17 | Bolken Todd O. | Image sensor packages and methods of fabrication |
CN101512765A (zh) * | 2006-09-15 | 2009-08-19 | 富士通微电子株式会社 | 半导体器件及其制造方法 |
CN101162698A (zh) * | 2006-10-12 | 2008-04-16 | 矽品精密工业股份有限公司 | 感测式封装件及其制法 |
CN101262002A (zh) * | 2007-02-08 | 2008-09-10 | 育霈科技股份有限公司 | 具有晶粒容纳通孔的影像传感器封装与其方法 |
CN101950751A (zh) * | 2009-07-10 | 2011-01-19 | 菱光科技股份有限公司 | 图像传感器及其封装方法 |
CN102241388A (zh) * | 2011-05-18 | 2011-11-16 | 中国科学院上海微系统与信息技术研究所 | Mems圆片级三维混合集成封装结构及方法 |
US20160096727A1 (en) * | 2013-07-22 | 2016-04-07 | Texas Instruments Incorporated | Integrated circuit package method |
CN105328804A (zh) * | 2014-06-20 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆的切割方法 |
US20160046483A1 (en) * | 2014-08-12 | 2016-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for packaging a microelectromechanical system (mems) wafer and application-specific integrated circuit (asic) dies using through mold vias (tmvs) |
Non-Patent Citations (1)
Title |
---|
(美)TAI-RAN HSU: "《微机电系统封装》", 31 January 2006, 清华大学出版社 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108987293A (zh) * | 2018-06-11 | 2018-12-11 | 华天科技(昆山)电子有限公司 | 集成带有复杂三维结构盖板的芯片的晶圆级封装方法 |
CN108987293B (zh) * | 2018-06-11 | 2020-06-09 | 华天科技(昆山)电子有限公司 | 集成带有复杂三维结构盖板的芯片的晶圆级封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI245429B (en) | Photosensitive semiconductor device, method for fabricating the same and lead frame thereof | |
JP2002118207A (ja) | 半導体パッケージ及びその製造方法 | |
JP2010278451A (ja) | イメージセンサ装置 | |
CN105140253B (zh) | 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺 | |
CN103972256B (zh) | 封装方法以及封装结构 | |
TWI518844B (zh) | 封裝結構及其製法 | |
CN107046008A (zh) | 一种指纹识别芯片的封装结构以及封装方法 | |
CN106098717A (zh) | 高可靠性芯片封装方法及结构 | |
CN104495741B (zh) | 表面传感芯片封装结构及制作方法 | |
CN105236346A (zh) | Mems芯片封装结构及其制作方法 | |
CN101150888B (zh) | 微机电麦克风封装结构及其封装方法 | |
CN107176586A (zh) | 一种mems芯片与asic的封装结构及封装方法 | |
CN108233890A (zh) | Fbar滤波器封装结构及封装方法 | |
WO2018196630A1 (zh) | 传感器封装结构的制备方法和传感器封装结构 | |
US12057361B2 (en) | Chip encapsulation structure and encapsulation method | |
CN106946215A (zh) | 带盖板的引线键合型芯片封装结构及其制作方法 | |
CN108039355A (zh) | 一种光学指纹芯片的封装结构以及封装方法 | |
CN205187843U (zh) | Mems芯片封装结构 | |
CN102398886B (zh) | 具微机电元件的封装结构及其制法 | |
CN204508799U (zh) | 表面传感芯片封装结构 | |
CN210200699U (zh) | 一种键合墙体扇出器件的三维封装结构 | |
CN205610595U (zh) | 金属圆片级表面声滤波芯片封装结构 | |
TWI566343B (zh) | 保護片服貼於晶片感應面之晶片封裝構造 | |
CN106744647A (zh) | Mems芯片封装结构以及封装方法 | |
CN103515333A (zh) | 半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170714 |