CN106941344A - 信号自校准电路和方法 - Google Patents

Abstract

本发明提供一种信号自校准电路和方法。信号自校准电路包括：比较器，具有同相输入端和反相输入端，其中，输入信号和参考信号交替地输入至所述比较器的同相输入端和反相输入端；切换器，用于在所述比较器的输出信号出现上升沿时，切换输入至所述比较器的同相输入端和反相输入端的所述输入信号和所述参考信号；输出级，根据所述比较器的输出信号生成占空比为50％的方波信号。通过本发明，即使在比较器的输入端存在较大的电压偏移时，仍能够生成50％占空比的方波信号，使得对于比较器电压偏移的容忍度较大。

Description

信号自校准电路和方法

技术领域

本发明涉及信号处理领域，特别是涉及一种信号自校准电路和方法。

背景技术

在信号处理领域，将输入信号整形处理是一个常见的过程，例如对于SPDIF(Sony、Philips Digital Interface Format)，SPDIF是SONY、PHILIPS数字音频接口的简称，用于音频数据传输，但其只能传输数字信号，因此在输入信号进入SPDIF前，需要经过SPDIF缓冲器来对信号进行整形或模数转换，使得输入信号在进入SPDIF时是SPDIF能够接受的占空比(例如占空比为40％至60％)的方波信号进入SPDIF中。

在现有的方案中，通常会利用比较器对输入信号和参考信号进行比较，得到方波信号。对于对称的输入信号，其经过比较器与参考信号进行比较后，所得到的理想数字信号输出为具有50％占空比的方波信号，然而比较器自身具有电压偏移，因此通常情况下其实际输出的数字信号占空比小于50％。

对于SPDIF来说，其读取输入的数字信号的0、1数据，而SPDIF对于其输入信号的占空比比较敏感。若输入的实际数字信号占空比过小，例如小于其可接受的范围，则SPDIF不容易抓取到0、1数据，即易于出现误判，造成无法识别，获取到的信号失真问题。

发明内容

本发明提供一种信号自校准电路和方法以解决上述问题。

根据本发明的一方面，提供一种信号自校准电路，所述自校准电路包括：比较器，具有同相输入端和反相输入端，其中，输入信号和参考信号交替地输入至所述比较器的同相输入端和反相输入端；切换器，用于在所述比较器的输出信号出现上升沿时，切换输入至所述比较器的同相输入端和反相输入端的所述输入信号和所述参考信号；输出级，根据所述比较器的输出信号生成占空比为50％的方波信号。

根据本发明的另一方面，提供一种信号自校准方法，所述自校准方法包括：在比较器的输出信号出现上升沿时，切换输入至所述比较器的同相输入端和反相输入端的输入信号和参考信号；以及根据所述比较器的输出信号生成占空比为50％的方波信号。

通过本发明的信号自校准电路和方法，即使在比较器的输入端存在较大的电压偏移时，仍能够生成50％占空比的方波信号，使得对于比较器电压偏移的容忍度较大。

附图说明

图1是利用比较器实现数字信号的理想输出的示意图；

图2是比较器的参考信号输入端存在电压偏移时生成的数字信号的示意图；

图3是根据本发明的实施方式例示信号自校准电路300的结构示意图；

图4是图3所示的信号自校准电路中比较器的输入信号切换的示意图；

图5是图3所示信号自校准电路的输出信号的变化示意图；

图6为图3所示的信号自校准电路中切换器32的电路示意图；

图7是图3所示的信号自校准电路300中输出级33的电路示意图；

图8是图7所示信号自校准电路的第一D触发器331的信号变化示意图；

图9描述了图3所示信号自校准电路300的信号变化示意图；

图10是根据本发明的实施方式的信号自校准方法的流程示意图；

图11是SPDIF中比较器电压偏移的最大容忍值的比较示意图。

具体实施方式

首先请参阅图1，图1是利用比较器实现数字信号的理想输出的示意图。其中比较器的同相输入端接收输入信号V_in，反相输入端接收参考信号V_cm，输出端输出理想的数字信号V_d。理想情况下比较器中不存在的电压偏移，输出的数字信号V_d为50％占空比的理想方波信号，从图1中可知其脉宽为T_d。若将理想的数字信号V_d作为SPDIF音频接口的输入信号能够被SPDIF识别，不会出现信号失真的问题。

然而实际情况中，比较器的参考信号输入端存在电压偏移V_os，实际情况下比较器中信号变化情况请参阅图2，图2是比较器的参考信号输入端存在电压偏移时生成的数字信号V_d的示意图。数字信号V_d的波形中，实线表示存在电压偏移时生成的数字信号的波形，虚线表示不存在电压偏移时即理想情况下生成的数字信号波形。

在图2中，比较器接收输入信号V_in和参考信号V_cm，由于比较器的电压偏移V_os的影响，得到的数字信号V_d其占空比小于50％。对于SPDIF来说，当输入的数字信号V_d的占空比小于SPDIF可接受的范围(例如占空比小于40％)时，该数字信号V_d不易被识别，容易出现误判，容易出现信号失真的问题。应当理解，本申请中所示的输入信号V_in只是用来举例说明，并不作为本申请的限制。只要在比较器不存在电压偏移时输入信号通过比较器可以生成50％占空比的理想方波信号，都可以作为本申请的输入信号V_in的示例。

在本发明中，采用数字信号的自校准电路来避免比较器的电压偏移所造成的影响。具体请参阅图3，图3是根据本发明的实施方式例示信号自校准电路300的结构示意图。本实施方式中自校准电路300包括比较器31、切换器32和输出级33。

输入信号V_in通过切换器32输入比较器31的同相输入端T_ip或者反相输入端T_in，以及参考信号V_cm通过切换器32输入比较器31的反相输入端T_in或者同相输入端T_ip。其中，在比较器31的反相输入端T_in处存在电压偏移V_os。当比较器31的同相输入端T_ip的电压大于其反相输入端T_in的电压时，其输出端生成的电压电平V_otp为高电平，反之，当比较器31的同相输入端T_ip的电压小于其反相输入端T_in的电压时，则在输出端生成的电压电平V_otp为低电平。

具体地，当比较器31的输出信号V_otp出现上升沿时，由切换器32切换比较器31的同相输入端和反相输入端的输入信号。

输出级33，与比较器31电连接，用于依据比较器31的输出信号V_otp生成具有脉冲宽度T_d、占空比为50％的数字方波信号V_d。在比较器31的输出信号V_otp出现上升沿时，输出级33所生成的数字信号V_d发生电平反转。

更进一步的，当比较器31的输出信号V_otp出现上升沿时，控制切换器32将输入信号V_in和参考信号V_cm进行切换的控制信号V_con可以由输出级33提供。具体地，可以在比较器31的输出信号V_otp出现上升沿时，输出级33生成控制信号V_con至切换器32使得输入信号V_in和参考信号V_cm切换。

请一并参阅图4和图5，图4是图3所示的信号自校准电路中比较器31的输入信号切换的示意图；图5是图3所示信号自校准电路的输出信号的变化示意图。

本实施方式中，输入信号V_in首先由比较器31的同相输入端T_ip输入，参考信号V_cm由比较器31的反相输入端T_in输入，比较器31的反相输入端T_in处存在电压偏移V_os，且本实施方式中V_os为反相输入端正偏移，因此比较器31的同相输入端T_ip的信号为V_in，反相输入端T_in的信号为V_cm+V_os。当V_os为负偏移或同相输入端偏移时，可同理进行推断。

自校准电路300中信号变化的具体过程如下：

在t₃₁时刻之前的初始状态时，V_in＜V_cm+V_os，即，比较器31的同相输入端的信号V_in小于其反相输入端的信号V_cm+V_os，比较器31的输出信号V_otp为低电平，输出信号V_otn为高电平，下面仅对输出信号V_otp进行描述，输出信号V_otn为V_otp的反向，可同理推断。

在t₃₁时刻，V_in＞V_cm+V_os，比较器31的输出信号V_otp由低电平变为高电平，即，此时比较器31的输出信号V_otp出现上升沿。切换器32切换比较器31的同相输入端和反相输入端的输入信号，输入信号V_in耦接至反相输入端，参考信号V_cm耦接至同相输入端。此时比较器31的同相输入端的信号为V_cm，反相输入端的信号为V_in+V_os，而V_cm<V_in+V_os。

在t₃₁时刻后，由于比较器31的两个输入端的信号已经发生切换，V_cm<V_in+V_os，即V_in＞V_cm-V_os，因此输出信号V_otp由高电平变为低电平，如此低电平一直持续到t₃₂时刻。

在t₃₂时刻，V_in＜V_cm-V_os，即，比较器31的同相输入端的信号V_cm大于其反相输入端的信号V_in+V_os，输出信号V_otp再由低电平变为高电平，此时输出信号V_otp再次出现上升沿，切换器32再次切换比较器31的同相输入端和反相输入端的输入信号，重复上述步骤。

如此通过不断的切换输入至比较器31的同相输入端和反向输入端的信号，实现输入信号V_in和参考信号V_cm分别交替地输入值比较器31的同相输入端和反向输入端，得到的比较器31的输出信号V_otp为多个脉冲，两次相邻上升沿之间的时间间隔T_otp为基准脉宽T_d，基准脉宽T_d为输入信号V_in转换后得到的理想方波数字信号的脉冲宽度，即比较器31不存在电压偏移的情况下，得到的理想方波数字信号V_d的周期的一半。根据该输出信号V_otp，输出级33可以获得如图5所示的脉宽为T_d的占空比为50％的方波数字信号V_d。

图6为图3所示的信号自校准电路中切换器32的电路示意图。切换器32包括四个切换元件S1～S4，控制信号V_con控制切换元件S1～S4的导通或断开。如图6所示，输入信号V_in经由切换元件S1和S2分别耦接至比较器的同相输入端和反相输入端，参考信号V_cm经由切换元件S3和S4分别耦接至比较器的同相输入端和反相输入端。切换元件S1和S4同时导通或断开，切换元件S2和S3同时导通或断开。当切换元件S1和S4导通，切换元件S2和S3断开时，输入信号V_in输入至比较器31的同相输入端T_ip，参考信号V_cm输入至比较器31的反相输入端T_in。当切换元件S1和S4断开，切换元件S2和S3导通时，输入信号V_in输入至比较器31的反相输入端T_in，参考信号V_cm输入至比较器31的同相输入端T_ip。切换元件S1～S4例如可以由N型或P型场效应管实现。例如，切换元件S1和S4若为N型场效应管，则切换元件S2和S3为P型场效应管，反之亦然。请注意，图6仅仅示出了的切换器32的一种示例性实施方式，本领域技术人员可以依据本领域的公知常识来实现切换器，只要能够实现其功能即可。

图7是图3所示的信号自校准电路300中输出级33的电路示意图。输出级33包括第一D触发器331、开关332和开关333。例如，开关332可以为N型或P型场效应管，开关333可以为P型或N型场效应管。在此实施方式中，以开关332为N型场效应管，开关333为P型场效应管为例进行说明。

其中，第一D触发器331的时钟(CK)输入端连接比较器31的输出端，即第一D触发器331的CK输入端的输入信号V_{CK_in}为比较器31的输出信号V_otp。第一D触发器331由比较器31的输出信号V_otp进行触发，并在Q输出端生成数字方波信号V_d。

高电源电压(例如，高电平)AVDD通过开关333连接至第一D触发器331的数据(D)输入端，低电源电压(例如，作为接地电压的低电平)AVSS通过开关332也连接至第一D触发器331的D输入端。其中，开关332和开关333均由第一D触发器331的输出信号V_d控制其导通和断开。由于作为场效应管类型的开关，开关332和开关333的类型互补，因此，开关332和开关333同时仅其中一个导通，而另一个断开。

例如，第一D触发器331的Q输出端的输出信号V_d为高电平时，如图7所示的开关333断开，开关332导通，因而，第一D触发器331的D输入端的输入信号V_{D_in}为低电平AVSS。在Q输出端的输出信号V_d变为低电平时，开关333导通，开关332断开，因而，第一D触发器331的D输入端的输入信号V_{D_in}为高电平AVDD。

图8是图7所示信号自校准电路的第一D触发器331的信号变化示意图。

第一D触发器331中CK输入端的输入信号V_{CK_in}可以为V_otp，该信号为比较器31输出端的输出信号，其两相邻两个上升沿之间的时间间隔T_otp为基准脉宽T_d；D输入端的输入信号为V_{D_in}，Q输出端的输出信号为V_d。

假设在初始状态时，即在t₃₃₁时刻之前，V_otp为低电平，V_d为低电平，则P型场效应管开关333导通，D输入端信号V_{D_in}为高电平。

当t₃₃₁时刻，V_otp出现上升沿时，V_d根据V_{D_in}变为高电平，高电平的V_d信号进一步使N型场效应管开关332导通而P型场效应管开关333断开，因而，接着D输入端的信号V_{D_in}转变为低电平。

在t₃₃₁时刻到t₃₃₂时刻之间，V_otp未出现上升沿，V_d保持不变。

当t₃₃₂时刻，V_otp再次出现上升沿时，V_d根据V_{D_in}变为低电平，接着P型场效应管开关333导通，D输入端信号V_{D_in}变为高电平。重复上述步骤。

由图8可知，在比较器的输出信号V_otp出现上升沿时，第一D触发器331的Q输出端的输出信号V_d发生电平反转，即每当比较器的输出信号V_otp的上升沿时，输出级产生的方波信号即发生电平改变。因而，实现了每当比较器的输出信号V_otp的上升沿时，输出级33的信号电平发生反转，形成50％占空比的数字方波信号V_d。

此外，第一D触发器331的输出的数字方波信号V_d可进一步作为图6所示的切换器32的控制信号V_con，以切换输入至比较器31的同相输入端和反相输入端的信号。在第一D触发器331的Q输出端的输出信号V_d出现电平变化时，切换器32将比较器31同相输入端和反相输入端的输入信号切换。由于每当比较器的输出信号V_otp的上升沿时，输出级33的输出信号V_d电平发生反转，因而相当于在比较器的输出信号V_otp的上升沿时，切换器32将比较器31的同相输入端和反相输入端的输入信号切换。

在其他实施方式中，输出级33中还可以进一步包括第二D触发器335，用于使得输入至第一D触发器331的CK输入端的输入信号V_otp与系统时钟V_ck同步。该第二D触发器335的D输入端从比较器31接收信号V_otp，CK输入端接收系统时钟V_ck作为触发时钟，其Q输出端生成信号作为第一D触发器331的CK输入端的输入信号V_{CK_in}。

信号V_{CK_in}作为信号V_otp经时钟同步后的信号，对第一D触发器331进行触发，实现信号自校准电路300中整体的时钟同步。

在另一实施方式中，在输出级33中还可以进一步包括两个反相缓冲器334，第一D触发器331的Q输出端的输出信号V_d经由两个反相缓冲器334后输出，得到具有标准脉宽T_d占空比为50％的数字方波信号。

以上描述了比较器31正相输出端的连接情况，对于其反相输出端，也可以作相同的设置。

请参阅图9，图9描述了图3所示信号自校准电路300的信号变化示意图。

输入信号V_in和参考信号V_cm经由切换器32输入至比较器31；其中T_ip和T_in在图9中分别表示比较器31的同相输入端T_ip和反向输入端T_in处的信号；比较器31的输出信号V_otp经时钟同步后为信号V_{CK_in}，作为输出级中第一D触发器331的CK输入端的输入信号；数字方波信号V_d为信号自校准电路300的输出信号；V_ck表示系统时钟。

其信号变化的具体过程如下：

初始状态时，比较器的同相输入端接收输入信号V_in，反相输入端接收参考信号V_cm，此时V_in<V_cm+V_os。

从t₆₁时刻开始，V_in>V_cm+V_os，则比较器31输出高电平信号V_otp，其经时钟同步后为信号V_{CK_in}，即比较器31的输出信号产生上升沿。

信号V_{CK_in}作为输出级33中第一D触发器331的触发时钟，使得输出级33生成的数字方波信号V_d电平发生反转。由于数字信号V_d也作为切换器32的控制信号V_con，并且数字信号V_d电平发生反转，因而，接着切换器32在t₆₂时刻切换输入信号V_in和参考信号V_cm，如图9中所示，比较器的同相输入端T_ip和反相输入端T_in的输入信号发生改变，同相输入端T_ip的信号为参考信号V_cm，反相输入端T_in的信号为V_in+V_os。由于V_cm小于V_in+V_os，信号V_{CK_in}再次变为低电平。

直到t₆₃时刻，同相输入端T_ip的信号V_cm大于反相输入端T_in的信号V_in+V_os，信号V_{CK_in}再次由低电平变为高电平，即产生上升沿；信号V_{CK_in}作为输出级中第一D触发器331的触发时钟，使得输出级33生成的数字信号V_d电平再次发生反转，因而，接着切换器32在t₆₄时刻切换输入信号V_in和参考信号V_cm，如图9中所示，比较器的同相输入端T_ip和反相输入端T_in的输入信号发生改变，同相输入端T_ip的信号为V_in，反相输入端T_in的信号为V_cm+V_os。由于V_in小于V_cm+V_os，信号V_{CK_in}再次变为低电平。如此重复循环，实现输入信号V_in和参考信号V_cm分别交替地输入至比较器的同相输入端T_ip和反相输入端T_in，具体不再赘述。

由以上信号变化过程可知，输入信号V_in经信号自校准电路300转换得到数字信号V_d，且利用该数字信号V_d作为控制器的控制信号来反馈控制切换器，以切换比较器的输入端的信号，实现信号的自校准，最终获得占空比为50％的数字方波信号V_d，对于SPDIF来说，能够准确的识别该数字信号，因此传输的信号不会出现失真的问题。

请参阅图10，图10是根据本发明的实施方式的信号自校准方法的流程示意图。信号自校准方法用于对输入信号转换为数字信号的过程进行自校准，以避免数字信号的失真，本实施方式中以SPDIF音频接口输入信号的转换为例对自校准方法进行描述，对于其他类型的输入信号的转换，也可采用该方法进行自校准。本实施方式包括以下步骤。

S101：在比较器的输出信号出现上升沿时，切换输入至比较器的同相输入端和反相输入端的输入信号和参考信号。输入信号和参考信号分别交替地输入比较器的同相输入端和反相输入端。

S102：根据比较器的输出信号，获得占空比为50％的数字方波信号。

具体信号变化过程可参照图5以及上述图5对信号输出过程的描述，此处不再赘述。

采用本发明的信号自校准电路和方法，对于其中比较器的电压偏移的容忍度更大，更利于电路设计。以SPDIF为例，具体请参阅图11，图11是SPDIF中比较器电压偏移的最大容忍值的比较示意图。

以SPDIF的输入信号的峰峰值为160mV且SPDIF可容忍的最小占空比为40％为例进行说明。如图11中的(a)部分所示，SPDIF能够识别的数字信号V_d的占空比最好大于40％，因而比较器可容忍的电压偏移V_os最大值为16mV。若电压偏移V_os超过可容忍的最大值，则比较器生成的数字信号V_d的占空比将小于40％，会导致SPDIF的误识别，出现信号失真的问题。请注意，160mV在此仅用作举例说明，并不构成对本申请的范围限制。

在采用本发明提出的自校准电路的情况下，如图11中的(b)部分所示，此时可容忍的电压偏移V_os最大值为72mV。例如本实施方式中，基于电路运作过程，获取到的比较器的输出信号V_otp的脉冲最窄为2个系统时钟周期，例如为2ns，以输出信号的半个时钟周期为40ns为例，可得出可容忍的电压偏移V_os的最大值为72mV。可见，利用本发明，通过比较器获得SPDIF信号的过程中，比较器对电压偏移V_os的容忍度大大增加。

本发明的信号自校准电路和方法，在比较器的输出信号出现上升沿时，切换比较器的两个输入端的信号，从而在比较器的输出端生成间隔为输出信号的半个时钟周期的一系列脉冲，根据该一系列脉冲生成占空比为50％的数字方波信号。通过这种方式，即使在比较器的输入端存在较大的电压偏移时，仍能够生成50％占空比的方波信号。

本申请的信号自校准电路和方法对于比较器电压偏移的容忍度较大，并且采用较少的功耗即能达到对数字信号占空比的要求，相应的可以减小自校准芯片的面积。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均应包括在本发明的专利保护范围内。

Claims (15)

1.一种信号自校准电路，其特征在于，所述信号自校准电路包括：

比较器，具有同相输入端和反相输入端，其中，输入信号和参考信号分别交替地输入至所述比较器的同相输入端和反相输入端；

切换器，用于在所述比较器的输出信号出现上升沿时，切换分别输入至所述比较器的同相输入端和反相输入端的所述输入信号和所述参考信号；以及

输出级，根据所述比较器的输出信号生成占空比为50％的方波信号。

2.根据权利要求1所述的自校准电路，其特征在于，所述比较器的输出信号为一系列的脉冲信号，且脉冲信号之间的时间间隔为所述方波信号的周期的一半。

3.根据权利要求1所述的自校准电路，其特征在于，在所述比较器的输出信号出现上升沿时，所述方波信号的电平发生反转。

4.根据权利要求1所述的自校准电路，其特征在于，所述输出级包括第一D触发器、第一开关和第二开关，

所述第一D触发器的时钟输入端耦接至所述比较器的输出端；

所述第一D触发器的数据输入端耦接至所述第一开关和所述第二开关；以及

所述第一D触发器的输出端用于输出所述方波信号，并且所述第一D触发器的输出端耦接至所述第一开关和所述第二开关的控制端，控制所述第一开关和所述第二开关的导通或者断开。

5.根据权利要求4所述的自校准电路，其特征在于，高电源电压通过所述第一开关连接至所述所述第一D触发器的数据输入端，低电源电压通过所述第二开关连接至所述所述第一D触发器的数据输入端。

6.根据权利要求5所述的自校准电路，其特征在于，所述第一开关和所述第二开关同时只有其中一个导通，而另一个断开。

7.根据权利要求4所述的自校准电路，其特征在于，所述第一开关和所述第二开关是场效应管类型的开关，且类型互补。

8.根据权利要求4所述的自校准电路，其特征在于，所述输出级进一步包括两个反相器，所述第一D触发器的输出端经由所述两个反相器生成所述方波信号。

9.根据权利要求4所述的自校准电路，其特征在于，所述切换器包括第一切换元件、第二切换元件、第三切换元件、第四切换元件，其中所述输入信号经由第一切换元件和第二切换元件分别耦接至所述比较器的同相输入端和反相输入端，所述参考信号经由第三切换元件和第四切换元件分别耦接至所述比较器的同相输入端和反相输入端。

10.根据权利要求9所述的自校准电路，其特征在于，所述方波信号作为所述切换器的控制信号，控制第一切换元件、第二切换元件、第三切换元件和第四切换元件的导通或断开，使得在所述方波信号的电平发生反转时，切换所述输入信号和所述参考信号。

11.根据权利要求1所述的自校准电路，其特征在于，所述输入信号为索尼飞利浦数字音频接口输入信号。

12.一种信号自校准方法，其特征在于，所述信号自校准方法包括：

在比较器的输出信号出现上升沿时，切换分别输入至所述比较器的同相输入端和反相输入端的输入信号和参考信号；以及

根据所述比较器的输出信号生成占空比为50％的方波信号。

13.根据权利要求12所述的自校准方法，其特征在于，所述比较器的输出信号的两次上升沿之间的时间间隔为所述方波信号的周期的一半。

14.根据权利要求12所述的自校准方法，其特征在于，在所述比较器的输出信号出现上升沿时，所述方波信号的电平发生反转。

15.根据权利要求14所述的自校准方法，其特征在于，在所述方波信号发生电平变化时，切换所述输入信号和所述参考信号。