CN106876471B - 双槽umosfet器件 - Google Patents
双槽umosfet器件 Download PDFInfo
- Publication number
- CN106876471B CN106876471B CN201710208837.9A CN201710208837A CN106876471B CN 106876471 B CN106876471 B CN 106876471B CN 201710208837 A CN201710208837 A CN 201710208837A CN 106876471 B CN106876471 B CN 106876471B
- Authority
- CN
- China
- Prior art keywords
- region
- source
- gate
- double
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009977 dual effect Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 150000002500 ions Chemical class 0.000 claims description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 29
- -1 nitrogen ions Chemical class 0.000 claims description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 31
- 239000003292 glue Substances 0.000 description 24
- 238000002513 implantation Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 24
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 18
- 239000012495 reaction gas Substances 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 15
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 12
- 239000012159 carrier gas Substances 0.000 description 12
- 229910000077 silane Inorganic materials 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 239000001294 propane Substances 0.000 description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 3
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical group C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
- H10D62/107—Buried supplementary regions, e.g. buried guard rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/141—VDMOS having built-in components
- H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种双槽UMOSFET器件。该器件包括衬底区(1)；漂移区(2)、外延层(3)、源区(4)，依次层叠于衬底区(1)的上表面；栅极，设置于漂移区(2)、外延层(3)及源区(4)内部并位于双槽UMOSFET器件的中间位置处；栅介质保护区(5)，设置于漂移区(2)内并位于栅极下方；源极(10)，设置于漂移区(2)、外延层(3)及源区层(4)内部并位于双槽UMOSFET器件的靠近两侧位置处；源槽拐角保护区(6)，设置于漂移区(2)内并位于源极(10)下方；漏极(11)，设置于衬底区(1)下表面。本发明通过在源极与漂移区及外延层的界面形成肖特基接触，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种双槽UMOSFET器件。
背景技术
宽带隙半导体材料SiC具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温、高压、大功率、抗辐照的半导体器件。在功率电子领域中，功率MOSFET已被广泛应用，它具有栅极驱动简单，开关时间短等特点。垂直结构的UMOSFET相对于横向结构的MOSFET，具有导通电阻小，元胞尺寸小的优点，具有广阔的应用前景。
但在UMOSFET中，槽栅拐角处的电场集中很容易导致该处氧化层被提前击穿，对于SiC材料来说这一现象更为严重。通过在栅槽的底部设计一层P+型掺杂区域即P+栅氧保护区，使槽底的尖峰电场从栅氧化层上转移到P+栅氧保护区与N-漂移区所构成的PN结上，进而缓解了栅氧电场带来的可靠性问题。并且双槽结构的UMOSFET，通过在源极刻槽，该区域深入N-漂移区的深度要大于栅氧在N-漂移区中的深度，利用这点，氧化层处的电场因为源槽的存在而转移到源槽拐角处，进一步改善器件的击穿特性。同时MOSFET在变流器中作为功率开关，当其体二极管作为续流通路持续流过正向电流时，会发生“通电劣化”现象，使导通电阻和二极管的正向导通压降增大，并引起可靠性问题。
因此在实际的应用中，通常采用在器件源漏极两端并联一个开启电压小于体二极管的肖特基二极管的方法来提供续流通路。显然这种方法极大地增加了电路设计的复杂性和成本费用。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种双槽UMOSFET器件。
具体地，本发明一个实施例提出的一种双槽UMOSFET器件，包括：
衬底区1；
漂移区2、外延层3、源区4，依次层叠于所述衬底区1的上表面；
栅极，设置于所述漂移区2、所述外延层3及所述源区4内部并位于所述双槽UMOSFET器件的中间位置处；
栅介质保护区5，设置于所述漂移区2内并位于所述栅极下方；
源极10，设置于所述漂移区2、所述外延层3及所述源区层4内部并位于所述双槽UMOSFET器件的靠近两侧位置处；
源槽拐角保护区6，设置于所述漂移区2内并位于所述源极10下方；
漏极11，设置于所述衬底区1下表面。
在本发明的一个实施例中，所述衬底区1为N型SiC材料，其厚度为200μm～500μm、掺杂浓度为5×1018cm-3～1×1020cm-3、掺杂离子为氮离子。
在本发明的一个实施例中，所述漂移区2为N型SiC材料，其厚度为10μm～20μm、掺杂浓度为1×1015cm-3～6×1015cm-3、掺杂离子为氮离子。
在本发明的一个实施例中，所述外延层3为P型SiC材料，其厚度为1μm～1.5μm、掺杂浓度为1×1017cm-3、掺杂离子为铝离子。
在本发明的一个实施例中，所述源区4为N型SiC材料，其厚度为0.5μm、掺杂浓度为5×1018cm-3、掺杂离子为氮离子。
在本发明的一个实施例中，所述栅极包括栅介质层7和栅极层8；所述栅介质层7为SiO2材料，其厚度为100nm；所述栅极层8为ploy-Si材料，其厚度为2.4μm，宽度为1.3μm。
在本发明的一个实施例中，所述栅介质保护区5为P型掺杂，掺杂浓度为3×1018cm-3，掺杂离子为铝离子，且其厚度为0.5μm。
在本发明的一个实施例中，所述源极10为Ti、Ni或Au材料，所述漏极11为Ti、Ni或Au材料。
在本发明的一个实施例中，所述源槽拐角保护区6为P型掺杂，掺杂浓度为3×1018cm-3，掺杂离子为铝离子，且其厚度为0.5μm。
在本发明的一个实施例中，所述双槽UMOSFET器件还包括栅电极9和钝化层；其中，所述钝化层设置于所述源区4的上表面，且所述栅电极9设置于所述钝化层内连接所述栅极。
上述实施例，通过在源极和漂移区及外延层的界面形成肖特基接触，替代外接的肖特基二极管作为续流通路，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种双槽UMOSFET器件的结构示意图；
图2图2a-图2k为本发明实施例提供的一种双槽UMOSFET器件的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例提供的一种双槽UMOSFET器件的结构示意图。本发明双槽UMOSFET器件包括：
衬底区1；
漂移区2、外延层3、源区4，依次层叠于所述衬底区1的上表面；
栅极，设置于所述漂移区2、所述外延层3及所述源区4内部并位于所述双槽UMOSFET器件的中间位置处；
栅介质保护区5，设置于所述漂移区2内并位于所述栅极下方；
源极10，设置于所述漂移区2、所述外延层3及所述源区层4内部并位于所述双槽UMOSFET器件的靠近两侧位置处；
源槽拐角保护区6，设置于所述漂移区2内并位于所述源极10下方；
漏极11，设置于所述衬底区1下表面。
可选地，所述衬底区1为N型SiC材料，其厚度为200μm～500μm、掺杂浓度为5×1018cm-3～1×1020cm-3、掺杂离子为氮离子。
可选地，所述漂移区2为N型SiC材料，其厚度为10μm～20μm、掺杂浓度为1×1015cm-3～6×1015cm-3、掺杂离子为氮离子。
可选地，所述外延层3为P型SiC材料，其厚度为1μm～1.5μm、掺杂浓度为1×1017cm-3、掺杂离子为铝离子。
可选地，所述源区4为N型SiC材料，其厚度为0.5μm、掺杂浓度为5×1018cm-3、掺杂离子为氮离子。
可选地，所述栅极包括栅介质层7和栅极层8；所述栅介质层7为SiO2材料，其厚度为100nm；所述栅极层8为ploy-Si材料，其厚度为2.4μm，宽度为1.3μm。
可选地，所述栅介质保护区5为P型掺杂，掺杂浓度为3×1018cm-3，掺杂离子为铝离子，且其厚度为0.5μm。
可选地，所述源极10为Ti、Ni或Au材料，所述漏极11为Ti、Ni或Au材料。
可选地，所述源槽拐角保护区6为P型掺杂，掺杂浓度为3×1018cm-3，掺杂离子为铝离子，且其厚度为0.5μm。
可选地，所述双槽UMOSFET器件还包括栅电极9和钝化层；其中，所述钝化层设置于所述源区4的上表面，且所述栅电极9设置于所述钝化层内连接所述栅极。
优选地，源槽(即源极)的深度大于栅槽(即栅极)的深度，且源槽的宽度等于P+源槽拐角保护区6的宽度；栅槽的宽度等于P+栅氧保护区5的宽度，所述源极10与漂移区2和外延层3之间的界面为肖特基接触，其余为欧姆接触。
可选地，源槽深度为3μm，栅槽深度为2.5μm，通过ICP刻蚀形成。源槽和源槽拐角保护区6的宽度分别为1μm，栅槽和栅介质保护区(例如为栅氧保护区)5的宽度分别为1.5μm。
淀积场氧化层或者Si3N4层作为钝化层，腐蚀钝化层开电极孔。栅电极9，漏极11和源极10及其肖特基接触通过电子束蒸发金属形成。
本发明实施例，本发明通过在源槽引入肖特基二极管，替代外接的肖特基二极管作为续流通路，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。
实施例二
请参见图2a-图2k，图2a-图2k为本发明实施例提供的一种双槽UMOSFET器件的工艺示意图，该制备方法包括如下步骤：
步骤a，在N型SiC衬底1上外延生长N-漂移区2，如图2a所示。
先对厚度为200μm，氮离子掺杂浓度为5×1018cm-3的N型SiC衬底进行RCA标准清洗，然后在整个SiC衬底1上外延生长厚度为10μm，氮离子掺杂浓度为1×1015cm-3的N-漂移区2。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤b，外延生长P-外延层3，如图2b所示。
在N-漂移区2上生长一层厚度为1μm，Al离子掺杂浓度为1×1017cm-3的P-外延层3。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三基甲铝。
步骤c，外延生长N+源区层4，如图2c所示。
在P-外延层3上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N+源区层4。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤d，刻蚀形成栅槽，如图2d所示。
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1.5μm，深度为2.5μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤e，利用栅槽的刻蚀掩膜在N-漂移区2进行多次Al离子自对准注入，如图2e所示。
先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移区2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+栅氧保护区5，注入温度为650℃。
步骤f，刻蚀形成源槽，如图2f所示。
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤g，利用源槽的刻蚀掩膜在N-漂移区2进行多次Al离子自对准注入，如图2g所示。
首先先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移区2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+源槽拐角保护区6，注入温度为650℃。
再采用RCA清洗标准对SiC表面进行清洗，烘干后制作C膜保护，然后在1700～1750℃氩气氛围中进行离子激活退火10min。
步骤h，制备槽栅介质7，所用材料为SiO2，如图2h所示。
采用干氧工艺在1150℃下制备SiO2栅介质层，厚度为100nm，然后在1050℃，NO氛围下进行退火，降低SiO2薄膜表面的粗糙度。
步骤i，制备poly Si栅，如图2i所示。
采用低压热壁化学汽相淀积法生长poly Si填满栅槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气,然后涂胶光刻，刻蚀polySi层，形成多晶硅栅，最后去胶，清洗。
步骤j，制备钝化层，如图2j所示。
在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。
步骤k，制备电极，如图2k所示。
先在正面电子束蒸发Ti/Ni/Au制作栅，源电极，然后涂胶光刻，腐蚀金属形成栅，源电极，去胶，清洗。
再在背面电子束蒸发Ti/Ni/Au制作漏电极，最后在Ar气氛中快速退火3min，温度为1050℃。因为N-漂移区2和P-外延层3掺杂浓度较低，在源极10与和N-漂移区2和P-外延层3界面形成肖特基接触，其他界面形成欧姆接触。
实施例三
请再次参见图2a-图2k，该制备方法还可以包括如下步骤：
步骤a，在N型SiC衬底1上外延生长N-漂移区2，如图2a所示。
先对厚度为500μm，氮离子掺杂浓度为1×1020cm-3的N型SiC衬底1进行RCA标准清洗，然后在整个SiC衬底1上外延生长厚度为20μm，氮离子掺杂浓度为3×1015cm-3的N-漂移区2。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤b，外延生长P-外延层3，如图2b所示。
在N-漂移区2上生长一层厚度为1.5μm，Al离子掺杂浓度为1×1017cm-3的P-外延层3。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三基甲铝。
步骤c，外延生长N+源区层4，如图2c所示。
在P-外延层3上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N+源区层4。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤d，刻蚀形成栅槽，如图2d所示。
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1.5μm，深度为2.5μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤e，利用栅槽的刻蚀掩膜在N-漂移区2进行多次Al离子自对准注入，如图2e所示。
先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移区2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+栅氧保护区5，注入温度为650℃。
步骤f，刻蚀形成源槽，如图2f所示。
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤g，利用源槽的刻蚀掩膜在N-漂移区2进行多次Al离子自对准注入，如图2g所示。
首先先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移区2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+源槽拐角保护区6，注入温度为650℃。
再采用RCA清洗标准对SiC表面进行清洗，烘干后制作C膜保护，然后在1700～1750℃氩气氛围中进行离子激活退火10min。
步骤h，制备槽栅介质7，所用材料为SiO2，如图2h所示。
采用干氧工艺在1150℃下制备SiO2栅介质层，厚度为100nm，然后在1050℃，NO氛围下进行退火，降低SiO2薄膜表面的粗糙度。
步骤i，制备poly Si栅，如图2i所示。
采用低压热壁化学汽相淀积法生长poly Si填满栅槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气,然后涂胶光刻，刻蚀polySi层，形成多晶硅栅，最后去胶，清洗。
步骤j，制备钝化层，如图2j所示。
在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。
步骤k，制备电极，如图2k所示。
先在正面电子束蒸发Ti/Ni/Au制作栅，源电极，然后涂胶光刻，腐蚀金属形成栅，源电极，去胶，清洗。
再在背面电子束蒸发Ti/Ni/Au制作漏电极，最后在Ar气氛中快速退火3min，温度为1050℃。因为N-漂移区2和P-外延层3掺杂浓度较低，在源极10与和N-漂移区2和P-外延层3界面形成肖特基接触，其他界面形成欧姆接触。
实施例四
请再次参见图2a-图2k，该制备方法还可以包括如下步骤：
步骤a，在N型Si衬底1上外延生长N-漂移区2，如图2a所示。
先对厚度为300μm，氮离子掺杂浓度为1×1019cm-3的N型SiC衬底进行RCA标准清洗，然后在整个SiC衬底1上外延生长厚度为15μm，氮离子掺杂浓度为6×1015cm-3的N-漂移区2。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤b，外延生长P-外延层3，如图2b所示。
在N-漂移区2上生长一层厚度为1.3μm，Al离子掺杂浓度为1×1017cm-3的P-外延层3。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三基甲铝。
步骤c，外延生长N+源区层4，如图2c所示。
在P-外延层3上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N+源区层4。
其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤d，刻蚀形成栅槽，如图2d所示。
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1.5μm，深度为2.5μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤e，利用栅槽的刻蚀掩膜在N-漂移区2进行多次Al离子自对准注入，如图2e所示。
先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移区2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+栅氧保护区5，注入温度为650℃。
步骤f，刻蚀形成源槽，如图2f所示。
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤g，利用源槽的刻蚀掩膜在N-漂移区2进行多次Al离子自对准注入，如图2g所示。
首先先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移区2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+源槽拐角保护区6，注入温度为650℃。
再采用RCA清洗标准对SiC表面进行清洗，烘干后制作C膜保护，然后在1700～1750℃氩气氛围中进行离子激活退火10min。
步骤h，制备槽栅介质7，所用材料为SiO2，如图2h所示。
采用干氧工艺在1150℃下制备SiO2栅介质层，厚度为100nm，然后在1050℃，NO氛围下进行退火，降低SiO2薄膜表面的粗糙度。
步骤i，制备poly Si栅，如图2i所示。
采用低压热壁化学汽相淀积法生长poly Si填满栅槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气,然后涂胶光刻，刻蚀polySi层，形成多晶硅栅，最后去胶，清洗。
步骤j，制备钝化层，如图2j所示。
在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。
步骤k，制备电极，如图2k所示。
先在正面电子束蒸发Ti/Ni/Au制作栅，源电极，然后涂胶光刻，腐蚀金属形成栅，源电极，去胶，清洗。
再在背面电子束蒸发Ti/Ni/Au制作漏电极，最后在Ar气氛中快速退火3min，温度为1050℃。因为N-漂移区2和P-外延层3掺杂浓度较低，在源极10与和N-漂移区2和P-外延层3界面形成肖特基接触，其他界面形成欧姆接触。
综上所述，本文中应用了具体个例对本发明本发明实施例提供的一种双槽UMOSFET器件及其制备方法的实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种双槽UMOSFET器件，其特征在于，包括：
衬底区(1)；
漂移区(2)、外延层(3)、源区(4)，依次层叠于所述衬底区(1)的上表面；
栅极，设置于所述漂移区(2)、所述外延层(3)及所述源区(4)内部并位于所述双槽UMOSFET器件的中间位置处；
栅介质保护区(5)，设置于所述漂移区(2)内并位于所述栅极下方；
源极(10)，设置于所述漂移区(2)、所述外延层(3)及所述源区层(4)内部并位于所述双槽UMOSFET器件的靠近两侧位置处，且所述源极(10)的深度大于所述栅极的深度，所述源极(10)与所述漂移区(2)和所述外延层(3)之间的界面为肖特基接触，其余为欧姆接触；
源槽拐角保护区(6)，设置于所述漂移区(2)内并位于所述源极(10)下方；
漏极(11)，设置于所述衬底区(1)下表面。
2.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述衬底区(1)为N型SiC材料，其厚度为200μm～500μm、掺杂浓度为5×1018cm-3～1×1020cm-3、掺杂离子为氮离子。
3.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述漂移区(2)为N型SiC材料，其厚度为10μm～20μm、掺杂浓度为1×1015cm-3～6×1015cm-3、掺杂离子为氮离子。
4.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述外延层(3)为P型SiC材料，其厚度为1μm～1.5μm、掺杂浓度为1×1017cm-3、掺杂离子为铝离子。
5.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述源区(4)为N型SiC材料，其厚度为0.5μm、掺杂浓度为5×1018cm-3、掺杂离子为氮离子。
6.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述栅极包括栅介质层(7)和栅极层(8)；所述栅介质层(7)为SiO2材料，其厚度为100nm；所述栅极层(8)为ploy-Si材料，其厚度为2.4μm，宽度为1.3μm。
7.根据权利要求6所述的双槽UMOSFET器件，其特征在于，所述栅介质保护区(5)为P型掺杂，掺杂浓度为3×1018cm-3，掺杂离子为铝离子，且其厚度为0.5μm。
8.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述源极(10)为Ti、Ni或Au材料，所述漏极(11)为Ti、Ni或Au材料。
9.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述源槽拐角保护区(6)为P型掺杂，掺杂浓度为3×1018cm-3，掺杂离子为铝离子，且其厚度为0.5μm。
10.根据权利要求1所述的双槽UMOSFET器件，其特征在于，还包括栅电极(9)和钝化层；其中，所述钝化层设置于所述源区(4)的上表面，且所述栅电极(9)设置于所述钝化层内并连接所述栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710208837.9A CN106876471B (zh) | 2017-03-31 | 2017-03-31 | 双槽umosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710208837.9A CN106876471B (zh) | 2017-03-31 | 2017-03-31 | 双槽umosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876471A CN106876471A (zh) | 2017-06-20 |
| CN106876471B true CN106876471B (zh) | 2019-12-17 |
Family
ID=59160661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710208837.9A Active CN106876471B (zh) | 2017-03-31 | 2017-03-31 | 双槽umosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876471B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017128633B4 (de) | 2017-12-01 | 2024-09-19 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten |
| CN115148812A (zh) * | 2021-03-30 | 2022-10-04 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| CN113990919A (zh) * | 2021-10-12 | 2022-01-28 | 松山湖材料实验室 | 碳化硅半导体结构、器件及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614749A (en) * | 1995-01-26 | 1997-03-25 | Fuji Electric Co., Ltd. | Silicon carbide trench MOSFET |
| CN102403315A (zh) * | 2010-09-07 | 2012-04-04 | 株式会社东芝 | 半导体装置 |
| WO2012105609A1 (ja) * | 2011-02-02 | 2012-08-09 | ローム株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9048118B2 (en) * | 2012-02-13 | 2015-06-02 | Maxpower Semiconductor Inc. | Lateral transistors with low-voltage-drop shunt to body diode |
-
2017
- 2017-03-31 CN CN201710208837.9A patent/CN106876471B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614749A (en) * | 1995-01-26 | 1997-03-25 | Fuji Electric Co., Ltd. | Silicon carbide trench MOSFET |
| CN102403315A (zh) * | 2010-09-07 | 2012-04-04 | 株式会社东芝 | 半导体装置 |
| WO2012105609A1 (ja) * | 2011-02-02 | 2012-08-09 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876471A (zh) | 2017-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241348B (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN103928532B (zh) | 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法 | |
| CN111403486A (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| CN102832248A (zh) | 基于半超结的碳化硅mosfet及制作方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN105810722A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN108417617A (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN115411095B (zh) | 具有介电调控混合场板终端的sbd结构及其制备方法 | |
| CN103928524B (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN109037327A (zh) | 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN104393045B (zh) | 一种新型GaN基增强型HEMT器件及其制备方法 | |
| CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 | |
| CN106684132B (zh) | 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法 | |
| CN110556431B (zh) | 一种垂直导通氮化镓功率二极管及其制备方法 | |
| CN106783987A (zh) | 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法 | |
| CN116387344A (zh) | 一种抗单粒子烧毁的氮化镓基准垂直沟槽mosfet器件结构及其制造方法 | |
| CN104900701B (zh) | 带有双区浮动结的碳化硅umosfet器件及制作方法 | |
| CN115000183A (zh) | 混合阵列终端功率器件及其制作方法 | |
| CN103928346B (zh) | 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |