CN106847713A - 卷对卷制作扇出型封装结构的方法和扇出型封装结构 - Google Patents
卷对卷制作扇出型封装结构的方法和扇出型封装结构 Download PDFInfo
- Publication number
- CN106847713A CN106847713A CN201611249701.4A CN201611249701A CN106847713A CN 106847713 A CN106847713 A CN 106847713A CN 201611249701 A CN201611249701 A CN 201611249701A CN 106847713 A CN106847713 A CN 106847713A
- Authority
- CN
- China
- Prior art keywords
- pad
- chip
- fan
- lead
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 51
- 238000004806 packaging method and process Methods 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000009459 flexible packaging Methods 0.000 claims abstract description 19
- 239000012790 adhesive layer Substances 0.000 claims abstract description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 8
- 239000010949 copper Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本公开涉及一种卷对卷制作扇出型封装结构的方法和扇出型封装结构，该方法包括：a、将芯片通过粘结层粘结在柔性封装基板的底面；其中，所述柔性封装基板卷紧在两根卷轴上，所述柔性封装基板包括紧贴所述卷轴的金属布线层和位于所述金属布线层上方的柔性材料层，所述金属布线层上布设有第一焊盘和引线，所述柔性材料层开设有第二通孔，所述粘结层开设有位于所述引线下方的窗口，所述芯片的顶面所述窗口的下方设有第二焊盘；b、将所述引线穿过所述窗口与所述芯片顶面的第二焊盘电连接；c、在所述第一通孔中形成与所述第一焊盘电连接的焊球。与现有技术相比，本公开提供的方法和采用本公开方法所制作的封装结构的翘曲显著降低。
Description
技术领域
本公开涉及半导体封装技术领域，具体地，涉及一种卷对卷制作扇出型封装结构的方法和扇出型封装结构。
背景技术
集成电路封装经历了多种封装型式，从早期的金属封装和陶瓷封装转向了基于引线框架的封装和基于有机基板的封装。一般而言，无论是基于引线框架还是基于有机基板的封装，通常情况下采用条带式(Strip)的封装来增加效率。随着集成电路技术的发展，圆片级封装(Wafer level Package,WLP)成为发展迅速的封装形式，其中圆片级芯片尺寸封装(Wafer Level Chip Size Package，WLCSP)更是受到重视。由于要将芯片上的焊盘通过再布线工艺重新排布在芯片面积内，WLCSP也被称为是扇入型封装(Fan-in Package)。由于集成电路芯片的封装密度不断提高，电子产品所需要的封装高度不断压缩，产品对于高性价比封装技术的要求一致存在，扇出型封装(Fan-out Package)成为新的发展方向。
国际上一些著名的半导体公司提出它们的扇出型封装结构与制作方法，其中著名的包括英飞凌(Infineon)公司的嵌入式圆片级焊球阵列封装(eWLB)、飞思卡尔(Freescale)的重布线芯片级封装(RCP)等封装，基本结构的示意图如图1所示，其中的金属布线可以不止一层，一般采用Cu材料。其制造方法有多种，可以分为先置芯片(Chip First)和后置芯片(Chip Last)的不同流程。其制造过程一般采用不同材料的圆片(Wafer)或者面板(Panel)作为支撑层(Carrier)，利用再布线(RDL)完成芯片上焊盘的扇出。
条带式封装和利用圆片或者面板作为支撑层的扇出型封装，都有一个共同的特点是利用刚性支撑完成封装。在制造过程中面临由于支撑层、模塑料、芯片以及其他辅料的热膨胀系数不匹配导致的复杂应力状态，并进一步导致制造过程中圆片或者面板的变形，从而对再布线工艺所要求的对准等工艺造成严重影响。
发明内容
为了解决上述技术问题，本公开的目的是提供一种卷对卷制作扇出型封装结构的方法和扇出型封装结构。
为了实现上述目的，本公开提供一种卷对卷制作扇出型封装结构的方法，该方法包括：a、将芯片通过粘结层粘结在柔性封装基板的底面；其中，所述柔性封装基板卷紧在两根平行且间隔设置的卷轴上，所述芯片位于两根卷轴之间，所述柔性封装基板包括紧贴所述卷轴的金属布线层和位于所述金属布线层上方的柔性材料层，所述金属布线层上布设有至少一个第一焊盘和至少一个与所述第一焊盘电连接的引线，所述柔性材料层开设有位于所述第一焊盘上方的第一通孔和位于所述引线上方的第二通孔，所述粘结层开设有位于所述引线下方的窗口，所述芯片的顶面所述窗口的下方设有第二焊盘；b、将所述引线穿过所述窗口与所述芯片顶面的第二焊盘电连接；c、在所述第一通孔中形成与所述第一焊盘电连接的焊球。
可选的，至少一个与所述引线电连接的第一焊盘位于所述芯片的正上方，以及至少一个与所述引线电连接的第一焊盘位于所述芯片侧上方。
可选的，在步骤b之后步骤c之前或步骤c之后，所述方法还包括步骤d：将所述柔性封装基板进行切割，得到扇出型封装结构；所述扇出型封装结构至少包括一个芯片。
可选的，在步骤b之后，所述方法还包括：将引线包封在所述窗口中。
可选的，在步骤d之后，所述方法还包括：将芯片进行包封在所述粘结层的表面。
可选的，所述第一焊盘和第二焊盘的表面形成有金属化层，所述金属化层的材料包括铜和镍。
可选的，所述柔性材料层的材料为聚酰亚胺，所述金属布线层的材料为铜，所述粘结层的材料为环氧树脂。
本公开还提供本公开所提供的方法所制作的扇出型封装结构。
与现有技术相比，本公开提供的方法和采用本公开方法所制作的封装结构的翘曲低。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是现有扇出型封装结构的一种具体实施方式的结构示意图。
图2A-2E是本公开方法一种具体实施方式的流程示意图。
附图标记说明
100 焊球 200 金属布线 300 绝缘介质
400 模塑料 500 芯片
1 柔性材料层 11 第一通孔 12 第二通孔
2 金属布线层 21 第一焊盘 22 引线
3 芯片
4 粘结层 41 窗口
5 焊球
6 卷轴
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
在本公开中，在未作相反说明的情况下，使用的方位词如“上、下、底、顶”通常是在本公开制作封装结构方法正常进行的情况下定义的，具体地可参考图2A所示的图面方向，“内、外”是指相应轮廓的内和外。需要说明的是，这些方位词只用于说明本公开，并不用于限制本公开。
图1现有扇出型封装结构的一种具体实施方式的结构示意图。如图1所示，现有扇出型封装结构包括芯片500以及位于芯片500下方的绝缘介质300，绝缘介质400通过金属布线200电连接焊球100和芯片500底面上的焊盘，芯片500上可以包封有模塑料层400。在封装过程中，由于绝缘介质300采用刚性基板材料制备，且绝缘介质400与芯片500、金属布线200的热膨胀系数不匹配，会导致芯片500、绝缘介质400和金属布线200之间产生复杂的应力，从而导致封装结构变形，热稳定性不高。
为了解决上述问题，如图2A-2C所示，本公开提供一种扇出型封装结构的制作方法，该方法包括a-c。
a、将芯片3通过粘结层4粘结在柔性封装基板的底面；其中，所述柔性封装基板卷紧在两根平行且间隔设置的卷轴6上，所述芯片3位于两根卷轴6之间，所述柔性封装基板包括紧贴所述卷轴6的金属布线层2和位于所述金属布线层2上方的柔性材料层1，所述金属布线层2上布设有至少一个第一焊盘21和至少一个与所述第一焊盘电连接的引线22，所述柔性材料层1开设有位于所述第一焊盘21上方的第一通孔11和位于所述引线22上方的第二通孔12，所述粘结层4开设有位于所述引线22下方的窗口41，所述芯片3的顶面所述窗口41的下方设有第二焊盘。根据需要，柔性封装基板上也可以设置多层布线层。
b、将所述引线22穿过所述窗口41与所述芯片3顶面的第二焊盘电连接(图2B)。实现该电连接的方式可以是采用热压的方法，也可以采用其它常规的方法，例如采用导电胶和焊料等材料进行固定。
c、在所述第一通孔11中形成与所述第一焊盘21电连接的焊球5(图2C)。
本公开的制作方法，由于采用高速的卷对卷的制作方式且不使用刚性的绝缘介质和支撑层结构，而是使用灵活的、具有弯折性的柔性封装基板，可以降低制作过程中基板的翘曲程度，有利于引线端与焊盘的对准与键合。另外，由于省却了现有扇出型封装再布线工艺，本公开的制备方法大大降低了封装成本。而且，本公开的制作方法属于后置芯片(ChipLast)工艺，焊盘的引出采用柔性的金属布线完成，不需要采用凸点等工艺。
本公开第一焊盘相对芯片的位置可以自由选择，可以使部分第一焊盘扇出式布置，部分第一焊盘扇入式布置，例如，如图2A所示，至少一个与所述引线22电连接的第一焊盘21位于所述芯片3的正上方(即位于芯片面积以内)，以及至少一个与所述引线22电连接的第一焊盘21位于所述芯片3侧上方(即位于芯片面积以外)。采用该种第一焊盘布置方式，可以适应不同第一焊盘密度需要。
另外，如图2A所示，并非所有第一焊盘均通过引线与第二焊盘相连，部分第一焊盘可以为不具备电连接功能的虚拟焊盘(Dummy Pad)，即为了封装结构的平衡而设置。
如图2E所示，在步骤b之后步骤c之前或步骤c之后，所述方法还可以包括步骤d：将所述柔性封装基板进行切割，得到扇出型封装结构；所述扇出型封装结构至少包括一个芯片3。该切割的方法可以采用机械方法(如铣削、冲压等)进行裁切，即可裁切成条带(即有多颗扇出型封装结构)，也可裁切成单颗扇出型封装结构。与大面板比较，由于应力不匹配带来的翘曲非常小。对裁切成的条带可以进行模塑工艺，实现封装体的整体模塑；对于单颗封装，可以利用其它包封方法完善对芯片的保护。
如图2D所示，为了增加引线与第二焊盘连接的稳定性，所述方法还可以包括：将引线22包封在所述窗口41中，包封的方法为本领域技术人员所熟知，可以采用封装用胶进行包封，例如模塑料。
如图2E所示，为了使芯片3与柔性封装基板牢固相连并防止芯片3被损坏，所述方法还可以包括：将芯片2包封在所述粘结层4的表面，该包封方法可以与前述包封方法相同，本公开不再赘述。
根据本公开，柔性材料层、金属布线层和粘结层的材料是本领域技术人员所熟知的，例如，所述柔性材料层1的材料为聚酰亚胺；所述金属布线层2的材料为铜，金属布线层的表面可以预设金属化层，例如Ni/Cu合金层；粘结层4的材料为环氧树脂，用于实现柔性封装基板与芯片之间的粘结和缓冲应力。除了上述材料外，本领域技术人员还可以采用其它合适材料进行制作封装结构，本公开不再赘述。
本公开还提供本公开所提供的方法所制作的扇出型封装结构。本公开提供的扇出型封装结构由于采用柔性封装基板，在使用过程中受温度影响较小，因此可以降低其翘曲程度和提高使用稳定性，并具有良好的散热特性和导电性能。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。
Claims (8)
1.一种卷对卷制作扇出型封装结构的方法，该方法包括：
a、将芯片(3)通过粘结层(4)粘结在柔性封装基板的底面；其中，所述柔性封装基板卷紧在两根平行且间隔设置的卷轴(6)上，所述芯片(3)位于两根卷轴(6)之间，所述柔性封装基板包括紧贴所述卷轴(6)的金属布线层(2)和位于所述金属布线层(2)上方的柔性材料层(1)，所述金属布线层(2)上布设有至少一个第一焊盘(21)和至少一个与所述第一焊盘电连接的引线(22)，所述柔性材料层(1)开设有位于所述第一焊盘(21)上方的第一通孔(11)和位于所述引线(22)上方的第二通孔(12)，所述粘结层(4)开设有位于所述引线(22)下方的窗口(41)，所述芯片(3)的顶面所述窗口(41)的下方设有第二焊盘；
b、将所述引线(22)穿过所述窗口(41)与所述芯片(3)顶面的第二焊盘电连接；
c、在所述第一通孔(11)中形成与所述第一焊盘(21)电连接的焊球(5)。
2.根据权利要求1所述的制作方法，其中，至少一个与所述引线(22)电连接的第一焊盘(21)位于所述芯片(3)的正上方，以及至少一个与所述引线(22)电连接的第一焊盘(21)位于所述芯片(3)侧上方。
3.根据权利要求1所述的制作方法，在步骤b之后步骤c之前或步骤c之后，所述方法还包括步骤d：将所述柔性封装基板进行切割，得到扇出型封装结构；所述扇出型封装结构至少包括一个芯片(3)。
4.根据权利要求1所述的制作方法，在步骤b之后，所述方法还包括：将引线(22)包封在所述窗口(41)中。
5.根据权利要求3所述的制作方法，在步骤d之后，所述方法还包括：将芯片(2)进行包封在所述粘结层(4)的表面。
6.根据权利要求1所述的制作方法，其中，所述第一焊盘(11)和第二焊盘的表面形成有金属化层，所述金属化层的材料包括铜和镍。
7.根据权利要求1所述的制作方法，其中，所述柔性材料层(1)的材料为聚酰亚胺，所述金属布线层(2)的材料为铜，所述粘结层(4)的材料为环氧树脂。
8.权利要求1-7中任意一项所述的方法所制作的扇出型封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611249701.4A CN106847713B (zh) | 2016-12-29 | 2016-12-29 | 卷对卷制作扇出型封装结构的方法和扇出型封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611249701.4A CN106847713B (zh) | 2016-12-29 | 2016-12-29 | 卷对卷制作扇出型封装结构的方法和扇出型封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847713A true CN106847713A (zh) | 2017-06-13 |
| CN106847713B CN106847713B (zh) | 2019-03-01 |
Family
ID=59114610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611249701.4A Active CN106847713B (zh) | 2016-12-29 | 2016-12-29 | 卷对卷制作扇出型封装结构的方法和扇出型封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847713B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112180128A (zh) * | 2020-09-29 | 2021-01-05 | 西安微电子技术研究所 | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
| US12227895B2 (en) | 2019-12-30 | 2025-02-18 | Microban Products Company | Odor reduction and bacterial control on a textile material |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274360A (ja) * | 1998-03-25 | 1999-10-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US20030032276A1 (en) * | 2001-08-07 | 2003-02-13 | Kim Jong Heon | Method of fabricating a wafer level package |
| CN201311929Y (zh) * | 2007-12-07 | 2009-09-16 | 利顺精密科技股份有限公司 | 改进的晶体管散热结构 |
| US20120049363A1 (en) * | 2010-09-01 | 2012-03-01 | Unimicron Technology Corporation | Package structure |
| CN102655715A (zh) * | 2011-03-02 | 2012-09-05 | 三星半导体(中国)研究开发有限公司 | 柔性印刷电路板及其制造方法 |
-
2016
- 2016-12-29 CN CN201611249701.4A patent/CN106847713B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274360A (ja) * | 1998-03-25 | 1999-10-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US20030032276A1 (en) * | 2001-08-07 | 2003-02-13 | Kim Jong Heon | Method of fabricating a wafer level package |
| CN201311929Y (zh) * | 2007-12-07 | 2009-09-16 | 利顺精密科技股份有限公司 | 改进的晶体管散热结构 |
| US20120049363A1 (en) * | 2010-09-01 | 2012-03-01 | Unimicron Technology Corporation | Package structure |
| CN102655715A (zh) * | 2011-03-02 | 2012-09-05 | 三星半导体(中国)研究开发有限公司 | 柔性印刷电路板及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12227895B2 (en) | 2019-12-30 | 2025-02-18 | Microban Products Company | Odor reduction and bacterial control on a textile material |
| CN112180128A (zh) * | 2020-09-29 | 2021-01-05 | 西安微电子技术研究所 | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
| CN112180128B (zh) * | 2020-09-29 | 2023-08-01 | 珠海天成先进半导体科技有限公司 | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847713B (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI482261B (zh) | 三維系統級封裝堆疊式封裝結構 | |
| TWI429050B (zh) | 堆疊式晶片封裝 | |
| KR101476883B1 (ko) | 3차원 패키징을 위한 응력 보상층 | |
| CN107768351A (zh) | 具有热机电芯片的半导体封装件及其形成方法 | |
| US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
| CN103715166A (zh) | 用于部件封装件的装置和方法 | |
| US20090278243A1 (en) | Stacked type chip package structure and method for fabricating the same | |
| KR20150091933A (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
| CN106876363A (zh) | 3d连接的扇出型封装结构及其工艺方法 | |
| TW201438159A (zh) | 超薄封裝上封裝ＰｏＰ之封裝 | |
| CN102693965A (zh) | 封装堆迭结构 | |
| TW200406810A (en) | Semiconductor device and manufacturing method of manufacturing the same | |
| CN110246812A (zh) | 一种半导体封装结构及其制作方法 | |
| CN103199075A (zh) | 具堆叠芯片的晶圆级半导体封装构造及其制造方法 | |
| TWI491017B (zh) | 半導體封裝件及其製法 | |
| KR101685068B1 (ko) | 시스템 인 패키지 및 이의 제조방법 | |
| CN110854093A (zh) | 一种三维叠层封装结构及其制造方法 | |
| TWI663781B (zh) | 多頻天線封裝結構 | |
| CN106409785A (zh) | 一种薄型阵列塑料封装件及其生产方法 | |
| CN106847713A (zh) | 卷对卷制作扇出型封装结构的方法和扇出型封装结构 | |
| US11227814B2 (en) | Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof | |
| CN106684003A (zh) | 扇出型封装结构及其制作方法 | |
| US20080237831A1 (en) | Multi-chip semiconductor package structure | |
| TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
| CN206524326U (zh) | 3d连接的扇出型封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |