CN106843358A

CN106843358A - 一种高电源抑制比全cmos基准电压源

Info

Publication number: CN106843358A
Application number: CN201710170849.7A
Authority: CN
Inventors: 岳宏卫; 龚全熙; 朱智勇; 徐卫林; 吴超飞; 孙晓菲; 汤寒雪; 邓进丽
Original assignee: Guilin University of Electronic Technology
Current assignee: Guilin University of Electronic Technology
Priority date: 2017-03-21
Filing date: 2017-03-21
Publication date: 2017-06-13
Anticipated expiration: 2037-03-21
Also published as: CN106843358B

Abstract

本发明公开一种高电源抑制比全CMOS基准电压源，包括基准电压源，该基准电压源包括启动电路、电流源电路和温度补偿电路；启动电路的输出端连接电流源电路的输入端，电流源电路的输出端连接温度补偿电路的输入端，温度补偿电路的输出端形成整个基准电压源的输出端。本发明利用工作在亚阈值区MOS管的工作特性，产生纳安量级的基准电流，采用共源共栅电流镜，来抑制电源噪声。此外，本发明不仅具有芯片面积小、功耗低，仅为纳瓦量级；而且具有高电源抑制比，低温漂系数和低电源电压调整率的优点，且没有使用电阻、二极管以及三极管，与标准CMOS工艺兼容，有效的缩小了版图面积，并降低生产成本。

Description

一种高电源抑制比全CMOS基准电压源

技术领域

本发明涉及集成电路技术领域，具体涉及一种高电源抑制比全CMOS基准电压源。

背景技术

基准电压源在数模混合电路和模拟混合电路中是一个重要的模块，常常被应用于电压管理芯片、数模转换器(DAC)、模数转换器(ADC)和锁相环(PLL)、低压差线性稳压器(LDO)等电路中，基准电压源为系统提供直流参考电压。高精度、高稳定性的基准电压源是高性能模拟集成电路的必要单元。鉴于具有低温度系数、高电源抑制比、以及能与标准CMOS工艺相兼容等优点，使得CMOS基准电压源电路获得了广泛的研究和应用，它为系统提供一个受电源电压、工艺参数和温度变化影响很小的直流电压或电流，其性能直接影响到了系统的精度和稳定性。

随着集成电路系统的进一步复杂化，对于模拟集成电路基本模块，如ADC、DAC、LDO等电路提出了更高的精度及速度要求，这就使得对片内集成的CMOS基准电压源提出了更高的要求。此外，CMOS基准电压源在根据不同的应用需要满足低电源电压、高精度、低功耗、高电源抑制比(PSRR)和低电压调整率(LS)等不同要求。因此，研究设计满足不同性能要求的不同电路结构的CMOS基准电压源具有现实意义和实用价值。

发明内容

本发明所要解决的技术问题是现有基准电压源版图面积大，功耗高，以及电源抑制比较低的问题，提供一种高电源抑制比全CMOS基准电压源。

为解决上述问题，本发明是通过以下技术方案实现的：

一种高电源抑制比全CMOS基准电压源，包括基准电压源，该基准电压源包括启动电路、电流源电路和温度补偿电路；启动电路的输出端连接电流源电路的输入端，电流源电路的输出端连接温度补偿电路的输入端，温度补偿电路的输出端形成整个基准电压源的输出端；

启动电路，帮助基准源摆脱简并偏置点，进入正常工作状态；

电流源电路，利用工作在亚阈值区MOS管工作特性，产生纳安量级的基准电流；采用共源共栅电流镜，抑制电源噪声；采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置；

温度补偿电路，利用不同的MOS管形成栅源电压差，通过相互调节，得到一个与温度无关的参考电压。

上述方案中，形成栅源电压差的MOS管是1.8V的MOS管和3.3V的MOS管。

上述方案中，启动电路包括PMOS管M₁、M₂、M₃，NMOS管M₄、M₅，以及电容C₁；PMOS管M₁和M₃的源极连接到电源VDD；电容C₁的下极板和NMOS管M₄和M₅的源极连接到地GND；PMOS管M₁的栅极和漏极与PMOS管M₂的源极相连接；PMOS管M₂的栅极和漏极、PMOS管M₃的栅极、NMOS管M₄的栅极与电容C₂的上极板相连接；NMOS管M₃和M₄的漏极与M₅的栅极相连接；NMOS管M₅的漏极形成启动电路的输出端，并与电流源电路的输入端连接。

上述方案中，电流源电路包括PMOS管M₆、M₇、M₁₁、M₁₂、M₁₅、M₁₆，以及NMOS管M₈、M₉、M₁₀、M₁₃、M₁₄、M₁₇、M₁₈；PMOS管M₆、M₁₁和M₁₅的源极连接到电源VDD；NMOS管M₁₀、M₁₄、M₁₈的源极连接到地GND；PMOS管M₆的栅极和漏极、PMOS管M₇的源极、PMOS管M₁₁和M₁₅的栅极相连接，形成电流源电路的第一输出端，并与温度补偿电路的第一输入端连接；PMOS管M₇的栅极和漏极与NMOS管M₈的漏极、PMOS管M₁₂和M₁₆的栅极相连接，形成电流源电路的第二输出端，并与温度补偿电路的第二输入端连接；NMOS管M₈的栅极与PMOS管M₁₂的漏极、NMOS管M₁₃的栅极和漏极相连接，形成电流源电路的输入端，并与启动电路的输出端连接；NMOS管M₈的源极与NMOS管M₉的漏极相连接；NMOS管M₉的栅极、NMOS管M₁₄的栅极和漏极与NMOS管M₁₃的源极相连接；NMOS管M₉的源极与NMOS管M₁₀的漏极相连接；NMOS管M₁₀、M₁₇和M₁₈的栅极和NMOS管M₁₇的漏极连接到PMOS管M₁₆的漏极；PMOS管M₁₁的漏极与PMOS管M₁₂的源极相连接；PMOS管M₁₅的漏极与PMOS管M₁₆的源极相连接；NMOS管M₁₇的源极与NMOS管M₁₈的漏极相连接。

上述方案中，温度补偿电路包括PMOS管M₁₉、M₂₀，NMOS管M₂₁、M₂₂，以及电容C₂；PMOS管M₁₉的源极连接到电源VDD；NMOS管M₂₂的源极和电容C₂的下极板连接到地GND；PMOS管M₁₉的栅极形成温度补偿电路的第一输入端，并与电流源电路的第一输出端连接；PMOS管M₁₉的漏极与PMOS管M₂₀的源极相连接；PMOS管M₂₀的栅极形成温度补偿电路的第二输入端，并与电流源电路的第二输出端连接；PMOS管M₂₀的漏极与NMOS管M₂₁的漏极和栅极、NMOS管M₂₂的栅极相连接；NMOS管M₂₁的源极、NMOS管M₂₂的漏极与电容C₂的上极板相连接，并形成整个基准电压源的输出端V_ref。

与现有技术相比，本发明利用工作在亚阈值区MOS管的工作特性，产生纳安量级的基准电流，采用共源共栅电流镜，来抑制电源噪声。此外，本发明不仅具有芯片面积小、功耗低，仅为纳瓦量级；而且具有高电源抑制比，低温漂系数和低电源电压调整率的优点，且没有使用电阻、二极管以及三极管，与标准CMOS工艺兼容，有效的缩小了版图面积，并降低生产成本。

附图说明

图1为一种高电源抑制比全CMOS基准电压源的原理图。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

一种高电源抑制比全CMOS基准电压源，如图1所示，包括启动电路、电流源和温度补偿电路。启动电路的输出端连接电流源电路的输入端，电流源电路的输出端连接温度补偿电路的输入端，温度补偿电路的输出端形成整个基准电压源的输出端V_ref。

启动电路，在基准电压源开启时提供电流，使得基准电压源摆脱简并偏置点，进入正常工作状态。在本发明优选实施例中，上述启动电路包括PMOS管M₁、M₂、M₃，NMOS管M₄、M₅和电容C₁。其中，M₁、M₃的源极连接到电源VDD；电容C₁的下极板和M₄、M₅的源极连接到地GND；M₁的栅极、漏极与M₂的源极相连接；M₂的栅极、漏极、M₃、M₄的栅极与电容C₂的上极板相连接；M₃、M₄的漏极与M₅的栅极相连接；M₅的漏极与电流源电路中的M₈、M₁₃的栅极、M₁₂、M₁₃的漏极相连接。

电流源电路，利用工作在亚阈值区MOS管的工作特性，产生电流。采用共源共栅电流镜，抑制电源噪声；采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置；在本发明优选实施例中，上述纳电流源电路包括PMOS管M₆、M₇、M₁₁、M₁₂、M₁₅、M₁₆，NMOS管M₈、M₉、M₁₀、M₁₃、M₁₄、M₁₇、M₁₈。其中M₆、M₁₁、M₁₅的源极连接到电源VDD；M₁₀、M₁₄、M₁₈的源极连接到地GND；M₆的栅极、漏极与M₇的源极、M₁₁、M₁₅的栅极相连接，并连接到温度补偿电路中M₁₉的栅极；M₇的栅极、漏极与M₈的漏极、M₁₂、M₁₆的栅极相连接，并连接到温度补偿电路中M₂₀的栅极；M₈的栅极与M₁₂的漏极、M₁₃的栅极、漏极相连接，并连接到启动电路中M₅的漏极；M₈的源极与M₉的漏极相连接；M₉的栅极、M₁₄的栅极、漏极与M₁₃的源极相连接；M₉的源极与M₁₀的漏极相连接；M₁₀、M₁₇、M₁₈的栅极和M₁₇的漏极连接到M₁₆的漏极；M₁₁的漏极与M₁₂的源极相连接；M₁₅的漏极与M₁₆的源极相连接；M₁₇的源极与M₁₈的漏极相连接。

温度补偿电路，采用1.8VMOS管和3.3VMOS管栅源电压差，通过相互调节，得到一个与温度无关的参考电压。在本发明优选实施例中，上述温度补偿电路包括PMOS管M₁₉、M₂₀，NMOS管M₂₁、M₂₂和电容C₂。其中，M₁₉的源极连接到电源VDD；M₂₂的源极、电容C₂的下极板连接到地GND；M₁₉的栅极与电流源电路中的M₆、M₁₁、M₁₅的栅极、M₆的漏极、M₇的源极相连接；M₁₉的漏极与M₂₀的源极相连接；M₂₀的栅极与电流源电路中的M₇、M₁₂、M₁₆的栅极、M₇、M₈的漏极相连接；M₂₀的漏极与M₂₁的漏极、栅极、M₂₂的栅极相连接；M₂₁的源极、M₂₂的漏极与电容C₂的上极板相连接，并连接到输出端V_ref。

本发明的工作原理为：

启动电路中，当电源电压VDD由零开始上升时，由于M₁、M₂的栅极为低电平，其源极为电源电压VDD，所以M₁、M₂导通，此时给C1充电，M₃、M₄组成反相器，M₅栅极为高电平，M₅导通，给电流源电路一个启动电流，迫使电路脱离简并点；直到VDD上升到V_TH，反相器M₅栅极为低电平，最终M₅截止，启动电路和核心电路脱离，完成整个启动过程，此后M₅始终处于截止状态，没有静态电流，不消耗功率。

电流源电路由MOS管M₆、M₇、M₈、M₉、M₁₀、M₁₁、M₁₂、M₁₃、M₁₄、M₁₅、M₁₆、M₁₇和M₁₈构成，其中M₆、M₇、M₁₁、M₁₂、M₁₅和M₁₆构成三对共源共栅电流镜，作用是镜像电流；为基准电压源的电源抑制比，采用共源共栅结构；工作在亚阈值区的MOS管的I-V特性可以表示为：

式中，I_D为MOS管的漏端电流；K＝W/I为MOS管的宽长比；I₀为特征电流，μ＝μ₀(T₀/T)^m为MOS管的电子迁移率，T₀为参考温度,μ₀为参考温度T₀时的电子迁移率，T表示为绝对温度，m为温度指数，C_OX＝ε_OX/t_OX为栅氧化层电容，其中ε_OX是氧化物介电常数，t_OX是氧化层厚度，η是亚阈值区斜率因子，V_GS是MOS管的栅源电压，V_T＝k_BT/q为热电压，k_B为玻尔兹曼常数，q为电子电荷，V_TH表示MOS管的阈值电压，V_DS表示MOS管的漏源电压。

当V_DS>3V_T时，可以忽略掉V_DS对I_D的影响，因此简化表示为：

进一步得到MOS管的栅源电压：

η取决于栅氧化层和损耗层的电容，现η假定为一个常数。

V_GSi为MOS管M_i的栅源电压，V_DSi为MOS管M_i的漏源电压，V_THi为MOS管M_i的阈值电压，K_i为MOS管M_i的宽长比。

M₉和M₁₄均工作在亚阈值区，且两个MOS管栅极连接在一起，电位相同，而源极电位不相等，因此M₉和M₁₄源极的电位差等于M₁₀的漏源电压V_DS10，因此M₁₀的漏源电压V_DS10表示为：

M₁₀工作在线性区，M₁₀的I-V特性曲线可以表示为：

忽略的影响，再次表示为：

I_P＝I_D10＝β[(V_A-V_TH)V_DS10] (6)

式中，I_P为电流源电路的输出电流，β＝μC_OXK₁₀，μ(μ＝μ₀(T₀/T)^m)为电子迁移率，m为温度指数，C_OX为栅氧化层电容，K₁₀为M₁₀的宽长比，I_D10为M₁₀的漏极电流，V_TH为阈值电压，V_TH＝V_TH0-κT，V_TH0表示绝对温度为0K时的阈值电压值，κ为V_TH的温度系数。电流I_P的温度系数可以表示为：

在电路中，偏置电压V_A＝V_GS18；M₁₀工作在饱和区，所以V_GS18可以表示为：

I_D18＝QI_P＝I_D10 (9)

式中Q为电路中M₁₈与M₁₀的漏电流的之比，根据公式(7)和(8)，电流源电路中的TC_I最终可被表示为：

由于温度指数m的值约为1.5，TC_I值很小，所以电流源的输出电流I_P表现出良好的温度特性，能为温度补偿电路中提供一个稳定的偏置电流，并驱动其正常工作。

温度补偿电路参考附图1，由工作在亚阈值区的MOS管M₁₉～M₂₂组成。M₁₉、M₂₀与电流源电路中的M₁₅、M₁₆构成共源共栅电流镜结构，可以从电流源电路中镜像电流；利用工作在亚阈值区的1.8VMOS管和3.3VMOS管的栅源电压差，得到一个零温漂的参考电压；M₂₁、M₂₂管为温度补偿的核心电路，均工作在亚阈值区；参考附图1可以得到输出基准电压V_ref的表达式为：

V_ref＝V_GS22-V_GS21 (11)

利用在亚阈值区工作的MOS管的I-V特性，可以得到输出电压V_ref表达式：

式中，t_OX,i表示MOS管M_i的栅氧化层厚度，ΔV_TH表示MOS管M₂₂、M₂₁阈值电压之差；其中阈值电压的表达式为：

V_TH＝V_TH0-κT (13)

因此ΔV_TH具有负温度系数；再通过对具有正温度系数的V_ref和具有负温度系数的ΔV_TH相互调节，便可得到一个和温度无关的输出基准电压V_ref，阈值电压V_TH进一步可以表示为：

式中，ε_si表示硅衬底的相对电介质常数；N_A为衬底掺杂浓度；n_i为本征载流子浓度；E_g为带隙；ψ_B为费米能级势能与本征能级势能之差；

式中，N_C为导带的有效态状态密度，N_ν为价带的有效态状态密度，忽略体效应，可以得到参考电压的温度系数TC_V：

令参考电压的温度系数为零，则可以确定MOS管的宽长比：

由此式可以见得，通过对K₂₁/K₂₂的调整，便可以得到温度系数为零的参考电压。电容C₂的目的提高电源电压抑制比。

在SMIC0.18–μmCMOS工艺标准下，使用CadenceSpectre仿真器进行仿真。仿真结果表明，在1.8V电源电压下，本基准电压源的电源电压抑制比在低频时为-85.62dB，在高频时为-42dB；在-25—125℃的温度范围内具有34.43ppm/℃的温度系数；在1.0V—3.4V电源电压范围内具有0.06％的电源电压调整率，其功耗为206nW，这些仿真结果验证了以上措施的有效性。

Claims

1.一种高电源抑制比全CMOS基准电压源，包括基准电压源，其特征在于：该基准电压源包括启动电路、电流源电路和温度补偿电路；启动电路的输出端连接电流源电路的输入端，电流源电路的输出端连接温度补偿电路的输入端，温度补偿电路的输出端形成整个基准电压源的输出端；

2.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源，其特征在于：形成栅源电压差的MOS管是1.8V的MOS管和3.3V的MOS管。

3.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源，其特征在于：启动电路包括PMOS管M₁、M₂、M₃，NMOS管M₄、M₅，以及电容C₁；

PMOS管M₁和M₃的源极连接到电源VDD；电容C₁的下极板和NMOS管M₄和M₅的源极连接到地GND；PMOS管M₁的栅极和漏极与PMOS管M₂的源极相连接；PMOS管M₂的栅极和漏极、PMOS管M₃的栅极、NMOS管M₄的栅极与电容C₂的上极板相连接；NMOS管M₃和M₄的漏极与M₅的栅极相连接；NMOS管M₅的漏极形成启动电路的输出端，并与电流源电路的输入端连接。

4.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源，其特征在于：电流源电路包括PMOS管M₆、M₇、M₁₁、M₁₂、M₁₅、M₁₆，以及NMOS管M₈、M₉、M₁₀、M₁₃、M₁₄、M₁₇、M₁₈；

PMOS管M₆、M₁₁和M₁₅的源极连接到电源VDD；NMOS管M₁₀、M₁₄、M₁₈的源极连接到地GND；PMOS管M₆的栅极和漏极、PMOS管M₇的源极、PMOS管M₁₁和M₁₅的栅极相连接，形成电流源电路的第一输出端，并与温度补偿电路的第一输入端连接；PMOS管M₇的栅极和漏极与NMOS管M₈的漏极、PMOS管M₁₂和M₁₆的栅极相连接，形成电流源电路的第二输出端，并与温度补偿电路的第二输入端连接；NMOS管M₈的栅极与PMOS管M₁₂的漏极、NMOS管M₁₃的栅极和漏极相连接，形成电流源电路的输入端，并与启动电路的输出端连接；NMOS管M₈的源极与NMOS管M₉的漏极相连接；NMOS管M₉的栅极、NMOS管M₁₄的栅极和漏极与NMOS管M₁₃的源极相连接；NMOS管M₉的源极与NMOS管M₁₀的漏极相连接；NMOS管M₁₀、M₁₇和M₁₈的栅极和NMOS管M₁₇的漏极连接到PMOS管M₁₆的漏极；PMOS管M₁₁的漏极与PMOS管M₁₂的源极相连接；PMOS管M₁₅的漏极与PMOS管M₁₆的源极相连接；NMOS管M₁₇的源极与NMOS管M₁₈的漏极相连接。

5.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源，其特征在于：温度补偿电路包括PMOS管M₁₉、M₂₀，NMOS管M₂₁、M₂₂，以及电容C₂；

PMOS管M₁₉的源极连接到电源VDD；NMOS管M₂₂的源极和电容C₂的下极板连接到地GND；PMOS管M₁₉的栅极形成温度补偿电路的第一输入端，并与电流源电路的第一输出端连接；PMOS管M₁₉的漏极与PMOS管M₂₀的源极相连接；PMOS管M₂₀的栅极形成温度补偿电路的第二输入端，并与电流源电路的第二输出端连接；PMOS管M₂₀的漏极与NMOS管M₂₁的漏极和栅极、NMOS管M₂₂的栅极相连接；NMOS管M₂₁的源极、NMOS管M₂₂的漏极与电容C₂的上极板相连接，并形成整个基准电压源的输出端V_ref。