[go: up one dir, main page]

CN106783743B - 存储器装置及其制造方法 - Google Patents

存储器装置及其制造方法 Download PDF

Info

Publication number
CN106783743B
CN106783743B CN201510814717.4A CN201510814717A CN106783743B CN 106783743 B CN106783743 B CN 106783743B CN 201510814717 A CN201510814717 A CN 201510814717A CN 106783743 B CN106783743 B CN 106783743B
Authority
CN
China
Prior art keywords
insulating layer
wordline
drain region
memory device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510814717.4A
Other languages
English (en)
Other versions
CN106783743A (zh
Inventor
吴奇煌
陈佩瑜
陈品杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201510814717.4A priority Critical patent/CN106783743B/zh
Publication of CN106783743A publication Critical patent/CN106783743A/zh
Application granted granted Critical
Publication of CN106783743B publication Critical patent/CN106783743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种存储器装置及其制造方法。该存储器装置，包括：基板，具有隔离槽及两个主动区，且每一主动区包括：第一字线、第二字线、源极区、第一漏极区及第二漏极区。存储器装置更包括第一绝缘层，部分填入隔离槽；第二绝缘层，设于第一字线以及第二字线之上；以及导电层，设于第一漏极区上、第二漏极区上以及隔离槽未被第一绝缘层覆盖的侧壁上。本发明亦提供此存储器装置的制造方法。通过实施本发明，可增加工艺宽裕度以及工艺良品率。

Description

存储器装置及其制造方法
技术领域
本发明是有关于存储器装置及其制造方法，且特别是有关于一种具有漏极接触插塞的存储器装置及其制造方法。
背景技术
为了增加动态随机存取存储器(DRAM)内的元件堆叠密度以及改善其整体表现，目前制造技术持续朝向缩减动态随机存取存储器内的电容与缩小动态随机存取存储器的尺寸而努力。然而随着动态随机存取存储器的尺寸缩减，会产生工艺宽裕度不足及工艺良品率下降的问题。因此，业界需要一种可更进一步缩小尺寸，且可增加工艺宽裕度以及工艺良品率的存储器装置以及其制造方法。
发明内容
本发明提供一种存储器装置，包括：基板，具有隔离槽及两个主动区，其中两个主动区是通过隔离槽分隔，且每一主动区包括：第一字线以及第二字线，设于基板中；源极区，设于第一字线与第二字线之间的基板中；第一漏极区，其中第一漏极区与源极区是分别设于第一字线的相反侧的基板中；及第二漏极区，其中第二漏极区与源极区是分别设于第二字线的相反侧的基板中；第一绝缘层，部分填入隔离槽；第二绝缘层，设于第一字线以及第二字线之上；以及导电层，设于第一漏极区上、第二漏极区上以及隔离槽未被第一绝缘层覆盖的侧壁上。
本发明更提供一种存储器装置的制造方法，包括：提供基板，具有隔离槽及两个主动区，其中两个主动区是通过隔离槽分隔；形成第一绝缘层填入隔离槽，其中每一主动区包括；第一字线以及第二字线，设于基板中；源极区，设于第一字线与第二字线之间的基板中；第一漏极区，其中第一漏极区与源极区是分别设于第一字线的相反侧的基板中；及第二漏极区，其中第二漏极区与源极区是分别设于第二字线的相反侧的基板中，其中第一绝缘层覆盖源极区、第一漏极区及第二漏极区；形成第二绝缘层于第一字线以及第二字线之上；形成掩膜层，覆盖第一字线、第二字线与源极区，并露出设于第一漏极区上、第二漏极区上及设于隔离槽的第一绝缘层；移除设于第一漏极区上及第二漏极区上的第一绝缘层，并移除部分设于隔离槽的第一绝缘层，以露出第一漏极区、第二漏极区以及隔离槽未被第一绝缘层覆盖的侧壁；以及形成导电层于第一漏极区上、第二漏极区上以及隔离槽未被第一绝缘层覆盖的侧壁上。
通过实施本发明，可增加工艺宽裕度以及工艺良品率。
为让本发明的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A-图1B是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图。
图2是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图。
图3A-图3B是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图。
图4是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图。
图5A-图5B是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图。
图6A-图6B是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图。
附图标号
100存储器装置
102基板
104隔离槽
106主动区
108、110字线
108A、110A栅极电极
108B、110B栅极介电层
108C、110C、130B衬层
112源极区
114A、114B漏极区
116掺杂区
118、118’、120、120’、120”、128、128’、130D、132第二绝缘层
120A、A、B区域
122掩膜层
126、130A、130C导电层
130位线
130E、S侧壁
134保护层
134S上表面
136A、136B漏极接触插塞
1A-1A、3A-3A、5A-5A、6A-6A线段
具体实施方式
以下参照本实施例的图式以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。图式中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
图1A-图1B是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图，且图1A是沿着图1B的线段1A-1A所绘制的剖面图。请参见图1A-图1B，提供基板102，此基板102具有隔离槽104及至少两个主动区106，且此两个主动区106是通过隔离槽104分隔。在一些实施例中，主动区106可为基板102凸起的部分，而隔离槽104可为基板102凹下的部分。基板102例如是半导体基板、半导体化合物基板、半导体合金基板、绝缘层上覆半导体基板(Semiconductor Over Insulator，SOI)或是轻掺杂的P型或N型基板。接着，形成绝缘层120，绝缘层120覆盖后续源极区112、漏极区114A及114B，且填入隔离槽104中。绝缘层120的材质可包括氮化硅、二氧化硅、氮氧化硅或其组合，且其形成方法例如是化学气相沉积法、原子层沉积法或旋转涂布法。
继续参见图1A-图1B，每一主动区106的基板102中形成有两个凹口，此两个凹口中设有字线108及110。此字线108及110亦可称为栅极结构。如图1A所示，字线108包括栅极电极108A及栅极介电层108B，栅极介电层108B是设于栅极电极108A与基板102、后续的漏极区、后续的源极区之间，以防止栅极电极108A与基板102、后续的漏极区及源极区电连接。相似地，字线110亦包括栅极电极110A及栅极介电层110B，栅极介电层110B是设于栅极电极110A与基板102、后续的漏极区、后续的源极区之间，以防止栅极电极110A与基板102、后续的漏极区及源极区电连接。
此外，字线108可更包括一衬层108C。衬层108C是设于栅极电极108A与栅极介电层108B之间。相似地，字线110可更包括一衬层110C。衬层110C是设于栅极电极110A与栅极介电层110B之间。栅极电极108A与110A的材料可各自独立地包括，但不限于非晶硅、多晶硅、一种或多种金属、金属氮化物、导电金属氧化物或其组合。栅极介电层108B与110B的材料可各自独立地包括，但不限于氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料或其组合。在一些实施例中，衬层108C与110C的材料可各自独立地包括，但不限于氮化钨、氮化钛、氮化钽或其组合。此外，字线108与110可通过一刻蚀步骤使其低于绝缘层120。
继续参见图1A-图1B，每一主动区106更包括源极区112、漏极区114A及114B。源极区112是设于字线108与110之间的基板102中，而漏极区114A与源极区112是分别设于字线108的相反侧的基板102中，漏极区114B与源极区112是分别设于字线110的相反侧的基板102中。源极区112、漏极区114A及114B重掺杂有第一导电型(例如N型)的掺质。在所述实施例中，“重掺杂”意指超过约1019/cm3的掺杂浓度，例如为约1019/cm3至约1021/cm3的掺杂浓度，但本发明不限于此。
在一些实施例中，每一主动区106可选择性地更包括两个掺杂区116，此两个掺杂区116分别设于字线108与110之下。此两个掺杂区116可具有第二导电型，例如是P型。此外，此第一导电型与第二导电型不同。此外，掺杂区116的掺杂浓度可为约1014/cm3-1016/cm3，但本发明不限于此。
应注意的是，为清楚说明本发明的实施例，图1B仅绘示出基板102、隔离槽104、主动区106、字线108、字线110、源极区112、漏极区114A及漏极区114B。
接着，于字线108与110之上形成绝缘层118。绝缘层118的材质可包括氮化硅、二氧化硅、氮氧化硅或其组合，且其形成方法例如是化学气相沉积法、原子层沉积法(atomiclayer deposition，ALD)、或旋转涂布法形成。此外，在一些实施例中，绝缘层118与120的材料不同。
然后，形成掩膜层122，掩膜层122覆盖字线108、字线110与源极区112，并露出设于漏极区114A、114B上及设于隔离槽104的绝缘层120。在一些实施例中，此掩膜层122可为图案化光刻胶或图案化硬掩膜。
图2是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图。请参见图2，移除所有设于漏极区114A及114B上的绝缘层120，并移除部分设于隔离槽104中的绝缘层120，仅留下部分填入隔离槽104的绝缘层120’，以及设于源极区112上的绝缘层120”，并露出漏极区114A、114B以及隔离槽104中未被绝缘层120’覆盖的侧壁S。在一些实施例中，可通过刻蚀步骤移除所有设于漏极区114A与114B上的绝缘层120以及部分设于隔离槽104中的绝缘层120。上述刻蚀步骤包括干刻蚀、湿刻蚀或其组合。
图3A是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图，图3B是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的俯视图，且图3A是沿着图3B的线段3A-3A所绘制的剖面图。请参见图3A-图3B，移除掩膜层122。在一些实施例中，可通过湿式剥除法、等离子体灰化法或其结合移除掩膜层122。接着，于漏极区114A与114B上以及设于隔离槽104未被绝缘层120’覆盖的侧壁S上形成导电层126。易言之，导电层126是形成于漏极区114A与114B上以及隔离槽104未被绝缘层120’覆盖的侧壁S上。此外，两导电层126分别电连接漏极区114A及漏极区114B。
在一些实施例中，导电层126可为通过外延成长(epitaxial growth)工艺形成的硅、锗、硅与锗、III-V族化合物或其组合。此外延成长工艺可包括金属有机物化学气相沉积法(MOCVD)、金属有机物化学气相外延法(MOVPE)、等离子体增强型化学气相沉积法(plasma-enhanced CVD)、遥控等离子体化学气相沉积法(RP-CVD)、分子束外延法(MBE)、氢化物气相外延法(HVPE)、液相外延法(LPE)、氯化物气相外延法(Cl-VPE)。
特别说明的是，导电层126是作为后续漏极接触插塞的着陆区。在传统的存储器装置中，漏极接触插塞仅会直接着陆在漏极区的上表面上，亦即仅设于图3A-图3B的A区中。相较之下，本发明实施例是通过将此作为漏极接触插塞的着陆区的导电层126延伸至隔离槽104未被绝缘层120’覆盖的侧壁S上(亦即由A区延伸至B区)，故可增加漏极接触插塞的着陆区(亦即增加了对应图3B的126中深色部分的着陆区，此部分即为俯视图中导电层126位于主动区106以外的部分)，并藉此增加存储器装置的工艺宽裕度以及工艺良品率。
图4是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图。请参见图4，于基板102上毯覆性的形成绝缘层128(未绘示)，并以绝缘层118为停止层进行一平坦化工艺以露出设于源极区112上的绝缘层120”(未绘示于图4，其位置即为图4区域120A所对应的位置)。绝缘层128的材质可包括氮化硅、二氧化硅、氮氧化硅或其组合，且其形成方法例如是化学气相沉积法、原子层沉积法或旋转涂布法。接着，如图4所示，移除设于源极区112上被绝缘层128露出的绝缘层120”。
图5A-图5B是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图，且图5A是沿着图5B的线段5A-5A所绘制的剖面图。请参见图5A-图5B，形成位线130于源极区112上，此位线130电连接源极区112。位线130可包括依序设于基板102上的导电层130A、衬层130B、导电层130C与绝缘层130D以及包覆导电层130A、衬层130B、导电层130C与绝缘层130D的侧壁130E。此外，此侧壁130E更可延伸至绝缘层128上(未绘示)。特别说明的是，在形成侧壁130E时，会刻蚀绝缘层118与128。经刻蚀后的绝缘层是分别以绝缘层118’与绝缘层128’表示。
导电层130A的材料可包括掺杂或未掺杂的多晶硅、铜、铝、钨或其组合。衬层130B的材料可包括氮化钛、氮化钨、氮化钽或其组合。导电层130C的材料可包括钨、铜、铝、金、铬、镍、铂、钛、铱、铑或其组合。导电层130A、衬层130B与导电层130C可通过例如为溅射法、电镀法、电阻加热蒸发法或电子束蒸发法形成。绝缘层130D与侧壁130E的材质可包括氮化硅、二氧化硅、氮氧化硅或其组合，且其形成方法例如是化学气相沉积法、原子层沉积法或旋转涂布法。
继续参见图5A，于基板102上顺应性的形成绝缘层132。接着，于绝缘层132上毯覆性的形成保护层134(未绘示)。然后，以绝缘层132为停止层进行一平坦化工艺，以露出覆盖位线130的绝缘层132的上表面。绝缘层132及保护层134的材质可包括氮化硅、二氧化硅、氮氧化硅或其组合，且其形成方法例如是化学气相沉积法、原子层沉积法或旋转涂布法。在一些实施例中，绝缘层132及保护层134的材质不同。
在一些实施例中，保护层134的材料可与绝缘层120、120’、120”的材料相同。例如，在一些实施例中，保护层134与绝缘层120、120’、120”的材料皆为二氧化硅。此外，在一些实施例中，绝缘层118、128、130D、侧壁130E以及绝缘层132的材料可相同。例如，在一些实施例中，绝缘层118、128、130D、侧壁130E以及绝缘层132的材料皆为氮化硅。
图6A-图6B是显示根据本发明一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图，且图6A是沿着图6B的线段6A-6A所绘制的剖面图。请参见图6A-图6B，于保护层134中形成漏极接触插塞136A与136B，此漏极接触插塞136A与136B是分别设于主动区106左右两侧的两导电层126上，且分别电连接漏极区114A与114B。详细而言，此漏极接触插塞136A与136B自保护层134的上表面134S向下延伸穿过保护层134及绝缘层132与128’并分别直接接触对应的导电层126，以电连接漏极区114A与114B。
由图6A可知，本发明实施例形成自漏极区114A与114B上表面延伸至隔离槽104未被绝缘层120’覆盖的侧壁S上的导电层(亦即由A区延伸至B区)，故可增加漏极接触插塞136A与136B的着陆区(亦即增加了对应图6B的136A与136B中深色部分的着陆区，此部分即为俯视图中导电层126位于主动区106以外的部分)，并藉此增加存储器装置的工艺宽裕度以及工艺良品率。
继续参见图6A-图6B，本发明实施例提供一种存储器装置100，存储器装置100包括基板102，此基板102具有隔离槽104及两个主动区106，且此两个主动区106是通过隔离槽104分隔。每一主动区106包括设于基板102中的字线108以及110、设于字线108与110之间的基板102中的源极区112、设于字线108与源极区112相反侧的基板102中的漏极区114A以及设于字线110与源极区112相反侧的基板102中的漏极区114B。此外，在一些实施例中，每一主动区106更包括分别设于字线108与110的下两个掺杂区116。
存储器装置100更包括设于字线108与110之上的绝缘层118，以及部分填入隔离槽104的绝缘层120’。此外，存储器装置100更包括导电层126，导电层126是设于漏极区114A与114B上以及隔离槽104未被绝缘层120’覆盖的侧壁S上。
存储器装置100更包括设于隔离槽104中的绝缘层120’上的绝缘层128’，以及设于源极区112上的位线130，其中，位线130电连接源极区112。此外，存储器装置100更包括顺应性覆盖基板102及位线130的绝缘层132，以及设于基板102与绝缘层132上的保护层134。此外，存储器装置100更包括设于保护层134中的漏极接触插塞136A与136B。漏极接触插塞136A与136B自保护层134的上表面134S向下延伸穿过保护层134、绝缘层132及128并分别电连接漏极区114A与114B。
综上所述，本发明通过于漏极区上形成延伸至隔离槽侧壁上的导电层，以增加漏极接触插塞的着陆区范围，并藉此增加存储器装置的工艺宽裕度以及工艺良品率。另外，如图3A所示，由于本发明通过外延成长(epitaxial growth)工艺而形成导电层，故无需复杂的光刻刻蚀步骤，即可自对准的仅于暴露出的基板表面形成导电层。
虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。因此本发明的保护范围当视申请专利范围所界定者为准。

Claims (10)

1.一种存储器装置，其特征在于，该存储器装置包括：
一基板，具有一隔离槽及两个主动区，其中该两个主动区是通过该隔离槽分隔，且每一该主动区包括：
一第一字线以及一第二字线，设于该基板中；
一源极区，设于该第一字线与该第二字线之间的该基板中；
一第一漏极区，其中该第一漏极区与该源极区是分别设于该第一字线的相反侧的基板中；及
一第二漏极区，其中该第二漏极区与该源极区是分别设于该第二字线的相反侧的基板中；
一第一绝缘层，填入该隔离槽的下部；
一第二绝缘层，设于该第一字线以及该第二字线之上；以及
一导电层，设于该第一漏极区上、该第二漏极区上以及该隔离槽未被该第一绝缘层覆盖的上部的侧壁上。
2.如权利要求1所述的存储器装置，其特征在于，该存储器装置更包括：
一第三绝缘层，设于该隔离槽中的该第一绝缘层上；以及
一位线，设于该源极区上，其中该位线电连接该源极区。
3.如权利要求2所述的存储器装置，其特征在于，该存储器装置更包括：
一第四绝缘层，顺应性覆盖该基板及该位线；
一保护层，设于该基板与该第四绝缘层上；以及
一第一漏极接触插塞与一第二漏极接触插塞，设于该保护层中，其中该第一漏极接触插塞与该第二漏极接触插塞自该保护层的上表面向下延伸穿过该保护层、该第四绝缘层及该第三绝缘层并分别电连接该第一漏极区与该第二漏极区。
4.如权利要求1所述的存储器装置，其特征在于，每一该主动区更包括：
两个掺杂区，分别设于该第一字线与该第二字线之下。
5.如权利要求1所述的存储器装置，其特征在于，该第二绝缘层的材料与该第一绝缘层的材料不同。
6.一种存储器装置的制造方法，其特征在于，该存储器装置的制造方法包括：
提供一基板，具有一隔离槽及两个主动区，其中该两个主动区是通过该隔离槽分隔；
形成一第一绝缘层填入该隔离槽，其中每一该主动区包括；
一第一字线以及一第二字线，设于该基板中；
一源极区，设于该第一字线与该第二字线之间的该基板中；
一第一漏极区，其中该第一漏极区与该源极区是分别设于该第一字线的相反侧的基板中；及
一第二漏极区，其中该第二漏极区与该源极区是分别设于该第二字线的相反侧的基板中，其中该第一绝缘层覆盖该源极区、该第一漏极区及该第二漏极区；
形成一第二绝缘层于该第一字线以及该第二字线之上；
形成一掩膜层，覆盖该第一字线、该第二字线与该源极区，并露出设于该第一漏极区上、该第二漏极区上及设于该隔离槽的该第一绝缘层；
移除设于该第一漏极区上及该第二漏极区上的该第一绝缘层，并移除部分设于该隔离槽的该第一绝缘层，以露出该第一漏极区、该第二漏极区以及该隔离槽未被该第一绝缘层覆盖的侧壁；以及
形成一导电层于该第一漏极区上、该第二漏极区上以及该隔离槽未被该第一绝缘层覆盖的侧壁上。
7.如权利要求6所述的存储器装置的制造方法，其特征在于，形成该导电层的步骤包括一外延成长工艺。
8.如权利要求6所述的存储器装置的制造方法，其特征在于，于形成该导电层后，该存储器装置的制造方法更包括：
形成一第三绝缘层于该基板上，其中该第三绝缘层露出设于该源极区上的该第一绝缘层；
移除设于该源极区上的该第一绝缘层；以及
形成一位线于该源极区上，其中该位线电连接该源极区。
9.如权利要求8所述的存储器装置的制造方法，其特征在于，于形成该位线后，该存储器装置的制造方法更包括：
形成一第四绝缘层，顺应性覆盖该基板及该位线；
形成一保护层于该基板与该第四绝缘层上；以及
形成一第一漏极接触插塞与一第二漏极接触插塞于该保护层中，其中该第一漏极接触插塞与该第二漏极接触插塞分别电连接该第一漏极区与该第二漏极区。
10.如权利要求6所述的存储器装置的制造方法，其特征在于，每一该主动区更包括：
两个掺杂区，分别设于该第一字线与该第二字线之下。
CN201510814717.4A 2015-11-23 2015-11-23 存储器装置及其制造方法 Active CN106783743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510814717.4A CN106783743B (zh) 2015-11-23 2015-11-23 存储器装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510814717.4A CN106783743B (zh) 2015-11-23 2015-11-23 存储器装置及其制造方法

Publications (2)

Publication Number Publication Date
CN106783743A CN106783743A (zh) 2017-05-31
CN106783743B true CN106783743B (zh) 2019-07-26

Family

ID=58885519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510814717.4A Active CN106783743B (zh) 2015-11-23 2015-11-23 存储器装置及其制造方法

Country Status (1)

Country Link
CN (1) CN106783743B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285841B (zh) * 2017-07-20 2020-11-27 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
CN109494192B (zh) * 2017-09-11 2020-10-09 联华电子股份有限公司 半导体元件以及其制作方法
CN110061000B (zh) * 2018-01-18 2021-07-27 联华电子股份有限公司 半导体存储装置以及其制作方法
CN110364485B (zh) * 2018-04-11 2024-05-17 长鑫存储技术有限公司 存储器及其制备方法、半导体器件
US12256535B2 (en) 2021-05-13 2025-03-18 Changxin Memory Technologies, Inc. Semiconductor device and method for forming semiconductor device
CN115346923A (zh) * 2021-05-13 2022-11-15 长鑫存储技术有限公司 半导体器件及其形成方法
EP4412422A4 (en) 2021-10-25 2025-02-12 Changxin Memory Tech Inc SEMICONDUCTOR STRUCTURE AND METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE
CN116033738A (zh) * 2021-10-25 2023-04-28 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055871A (zh) * 2006-04-13 2007-10-17 尔必达存储器股份有限公司 半导体存储器件
CN101297399A (zh) * 2005-09-01 2008-10-29 美光科技公司 存储器单元布局及工艺流程
CN103107160A (zh) * 2011-11-15 2013-05-15 海力士半导体有限公司 半导体器件、以及包含该半导体器件的组件和系统
CN103390621A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 存储装置及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101297399A (zh) * 2005-09-01 2008-10-29 美光科技公司 存储器单元布局及工艺流程
CN101055871A (zh) * 2006-04-13 2007-10-17 尔必达存储器股份有限公司 半导体存储器件
CN103107160A (zh) * 2011-11-15 2013-05-15 海力士半导体有限公司 半导体器件、以及包含该半导体器件的组件和系统
CN103390621A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 存储装置及其制备方法

Also Published As

Publication number Publication date
CN106783743A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106783743B (zh) 存储器装置及其制造方法
EP3262688B1 (en) Field effect transistor with elevated active regions and methods of manufacturing the same
KR102471277B1 (ko) 게이트 절연층을 갖는 반도체 소자
TWI582956B (zh) 記憶體裝置及其製造方法
US10868033B2 (en) Three-dimensional memory devices and fabricating methods thereof
US9356022B2 (en) Semiconductor device with termination structure for power MOSFET applications
EP3900040B1 (en) Three-dimensional memory devices and fabricating methods thereof
EP3968376A1 (en) Semiconductor devices
US10680009B2 (en) Method for forming gate structure of three-dimensional memory device
US11244956B2 (en) Vertical semiconductor device and method for fabricating the vertical semiconductor device
WO2019037509A1 (en) METHOD OF FORMING THREE DIMENSIONAL MEMORY DEVICE GRID STRUCTURE
US9048212B2 (en) Semiconductor devices, methods of manufacture thereof, and methods of manufacturing capacitors
KR102424370B1 (ko) 수직형 반도체 소자 및 이의 제조 방법
KR20080113858A (ko) 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
TW201707134A (zh) 半導體裝置及其製造方法
US11716839B2 (en) Semiconductor devices
US9269819B2 (en) Semiconductor device having a gate and a conductive line in a pillar pattern
CN110943130B (zh) 晶体管、半导体存储器及其制造方法
TWI594372B (zh) 記憶體裝置及其製造方法
WO2024012085A1 (zh) 半导体结构及半导体结构的制备方法
CN110875317B (zh) 集成电路存储器及其形成方法
CN1307708C (zh) 半导体装置及制造半导体装置的电容器的方法
US20230292487A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
TW201901890A (zh) 半導體結構及其製造方法以及半導體元件的終端區結構
KR20240012167A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant