CN106782338B - 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 - Google Patents

Abstract

本发明实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，能够当用户需求发生变化时，无需逐行对输入至像素电路的信号脉宽进行调整，且使得移位寄存器单元向该像素电路输出的信号稳定。该移位寄存器单元包括第一输入模块、第一输出模块、第二输入模块、第二输出模块、稳定模块。该稳定模块用于当第一输出模块向信号输出端输出信号时，稳定第二节点的电位，以使得第二输出模块无信号输出；或者，用于当第二输出模块向信号输出端输出信号时，稳定第一节点的电位，以使得第一输出模块无信号输出。

Description

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。

背景技术

AMOLED(Active Matrix Driving OLED，有源矩阵驱动有机发光二极管)显示装置具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等等优点，而越来越多地被应用于高性能显示领域当中。

AMOLED显示面板的像素中设置有用于发光的像素电路，然而在使用AMOLED显示器观看显示画面的过程中，不同的环境光线的亮度对人眼的感受程度不同。例如，当环境光线较亮时，需要调高显示器的亮度，以使得显示画面更加清晰；当环境光线较暗时，需要调低显示器的亮度，以避免亮度较高的显示画面带来刺眼的感觉，因此人们需要根据不同的观看环境对显示画面的亮度进行调节。

在此情况下，当用户需求发生变化时，现有技术中需要逐行对输入至上述像素电路的信号的脉宽进行调整，以达到调整像素发光亮度的目的，然而逐行调整调节过程较复杂，导致生产效率降低。

发明内容

本发明的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，能够当用户需求发生变化时，无需逐行对输入至像素电路的信号脉宽进行调整，且使得移位寄存器单元向该像素电路输出的信号稳定。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供的一种移位寄存器单元，包括第一输入模块、第一输出模块、第二输入模块、第二输出模块以及稳定模块；所述第一输入模块连接第一节点，所述第一输入模块用于向所述第一节点输出信号；所述第一输出模块连接信号输出端以及所述第一节点，所述第一输出模块用于在所述第一节点的控制下，向所述信号输出端输出信号；所述第二输入模块连接第二节点，所述第二输入模块用于向所述第二节点输出信号；所述第二输出模块连接所述信号输出端以及所述第二节点，所述第二输出模块用于在所述第二节点的控制下，向所述信号输出端输出信号；所述稳定模块连接所述第一节点以及所述第二节点，所述稳定模块用于当所述第一输出模块向所述信号输出端输出信号时，稳定所述第二节点的电位，以使得第二输出模块无信号输出；或者，用于当所述第二输出模块向所述信号输出端输出信号时，稳定所述第一节点的电位，以使得所述第一输出模块无信号输出。

优选的，所述稳定模块还连接第一电压端，所述稳定用于在所述第一节点的控制下，将所述第一电压端的信号输出至所述第二节点；或在所述第二节点的控制下，将所述第一电压端的信号输出至所述第一节点；所述稳定模块包括：第一晶体管和第二晶体管；其中，所述第一晶体管的宽长比大于所述第二晶体管的宽长比；所述第一晶体管的栅极连接所述第一节点，第一极连接所述第一电压端，第二极与所述第二节点相连接；所述第二晶体管的栅极连接所述第二节点，第一极连接所述第一电压端，第二极与所述第一节点相连接。

优选的，所述第一输入模块还连接信号输入端，所述第一输入模块用于在所述信号输入端的控制下，将所述信号输入端的信号输出至所述第一节点；所述第一输入模块包括第三晶体管，所述第三晶体管的栅极和第一极连接所述信号输入端，第二极与所述第一节点相连接。

优选的，所述第一输出模块还连接所述第一时钟信号端，所述第一输出模块用于在所述第一节点的控制下，将所述第一时钟信号端的信号输出至所述信号输出端；所述第一输出模块包括第四晶体管，所述第四晶体管的栅极连接所述第一节点，第一极连接所述第一时钟信号端，第二极与所述信号输出端相连接。

优选的，所述第二输入模块还连接所述第二时钟信号端以及第二电压端，所述第二输入模块用于在所述第二时钟信号端的控制下，将所述第二电压端的信号输出至所述第二节点；所述第二输入模块包括第五晶体管，所述第五晶体管的栅极连接所述第二时钟信号端，第一极连接所述第二电压端，第二极与所述第二节点相连接。

优选的，所述第二输出模块还连接所述第一电压端，所述第二输出模块用于在所述第二节点的控制下，将所述第一电压端的信号输出至所述信号输出端所述第二输出模块包括第六晶体管和存储电容；所述第六晶体管的栅极连接所述第二节点，第一极连接所述第一电压端，第二极与所述信号输出端相连接；所述存储电容的一端连接第一电压端，另一端与所述第二节点相连接。

本发明实施例的另一方面，提供一种栅极驱动电路，包括多个级联的如上所述的任意一种移位寄存器单元；第一级移位寄存器单元的信号输入端与起始信号端相连接；除了第一级移位寄存器单元以外，上一级移位寄存器单元的信号输出端连接下一级移位寄存器单元的信号输入端。

本发明实施例的又一方面，提供一种显示装置包括如上所述的栅极驱动电路。

本发明实施例的再一方面，提供一种用于驱动上述任意一种移位寄存器单元的方法，一图像帧内所述移位寄存器单元的驱动方法包括：在第一阶段，第一输入模块向所述第一节点输出信号；在第一节点的控制下，所述第一输出模块向信号输出端输出第一信号；稳定模块对第二节点的电位进行稳定，以使得第二输出模块无信号输出；在第二阶段，第一输出模块保持开启状态，向所述信号输出端输出第二信号；所述稳定模块对第二节点的电位进行稳定，以使得第二输出模块无信号输出；在第三阶段，第二输入模块向第二节点输出所述信号；在所述第二节点的控制下，所述第二输出模块向所述信号输出端输出所述第一信号；所述稳定模块对第一节点的电位进行稳定，以使得第一输出模块无信号输出；所述第一信号与所述第二信号互为高低电平。

优选的，当所述稳定模块还连接第一电压端时，所述稳定模块稳定所述第一节点或所述第二节点的电位包括：在所述第一节点的控制下，所述稳定模块将所述第一电压端的信号输出至所述第二节点；或在所述第二节点的控制下，所述稳定模块将所述第一电压端的信号输出至所述第一节点。

优选的，当所述第一输入模块还连接信号输入端时，所述第一输入模块向所述第一节点输出信号包括：所述第一输入模块在所述信号输入端的控制下，将所述信号输入端的信号输出至所述第一节点。

优选的，当所述第一输出模块还连接第一时钟信号端时，所述第一输出模块向信号输出端输出信号包括：在所述第一节点的控制下，所述第一输出模块将所述第一时钟信号端的信号输出至信号输出端。

优选的，当所述第二输入模块还连接第二时钟信号端以及第二电压端时，所述第二输入模块向第二节点输出信号包括：所述第二输入模块在所述第二时钟信号端的控制下，将所述第二电压端的信号输出至第二节点。

优选的，当所述第二输出模块还连接所述第一电压端时，所述第二输出模块向所述信号输出端输出信号包括：所述第二输出模块将所述第二节点的电位进行存储，并在所述第二节点的控制下，将第一电压端的信号输出至所述信号输出端。

优选的，当所述稳定模块还连接第一电压端，所述第一输入模块还连接信号输入端，所述第一输出模块还连接第一时钟信号端，所述第二输入模块还连接第二时钟信号端以及第二电压端，所述第二输出模块还连接所述第一电压端时；且当所述稳定模块包括第一晶体管和第二晶体管，所述第一输入模块包括第三晶体管，所述第一输出模块包括第四晶体管，所述第二输入模块包括第五晶体管，所述第二输出模块包括第六晶体管和存储电容；且上述晶体管均为P型晶体管的情况下，一图像帧内所述移位寄存器单元的驱动方法包括：所述第二电压端输入低电平，所述第一电压端输入高电平；在第一阶段，所述信号输入端和所述第二时钟信号端输入低电平，所述第一时钟信号端输入高电平；所述第四晶体管、所述第三晶体管、所述第五晶体管以及所述第一晶体管导通，其余晶体管截止；所述第一时钟信号端的信号通过所述第四晶体管输出至所述信号输出端；在第二阶段，所述信号输入端和所述第二时钟信号端输入高电平，所述第一时钟信号端输入低电平；所述第四晶体管、所述第一晶体管导通，其余晶体管截止；所述第一时钟信号端的信号通过所述第四晶体管输出至所述信号输出端；在第三阶段，所述信号输入端和所述第一时钟信号端输入高电平，所述第二时钟信号端输入低电平；所述第五晶体管、所述第二晶体管以及所述第六晶体管导通，其余晶体管截止；所述第一电压端的信号通过所述第六晶体管输出至所述信号输出端。

本发明实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。该移位寄存器单元包括第一输入模块、第一输出模块、第二输入模块、第二输出模块以及稳定模块。其中，第一输入模块连接第一节点，该第一输入模块用于在向第一节点输出信号。第一输出模块连接信号输出端以及第一节点，该第一输出模块用于向信号输出端输出信号。第二输入模块连接第二节点，该第二输入模块用于向第二节点输出信号。第二输出模块连接信号输出端以及第二节点，该第二输出模块用于向信号输出端输出信号。稳定模块连接第一电压端、第一节点以及第二节点，该稳定模块用于当第一输出模块向信号输出端输出信号时，稳定第二节点的电位，以使得第二输出模块无信号输出；或者，用于当第二输出模块向信号输出端输出信号时，稳定第一节点的电位，以使得第一输出模块无信号输出。

这样一来，一方面，在上述第一输入模块、第一输出模块、第二输入模块以及第二输出模块的作用下，上述移位寄存器单元可以将信号输入端的信号进行移位，并将移位后的信号通过信号输出端输出。基于此，在采用上述多个级联的移位寄存器构成栅极驱动电路的情况下，当第一级移位寄存器单元的信号输出端输出信号的脉宽发生变化后，其余移位寄存器单元的信号输出端输出的信号脉宽也会随之变化，从而使得每一行像素电路接收到的信号脉宽随之变化。因此，当用户对显示亮度的需求发生变化时，只需对第一级移位寄存器单元信号输出端输出信号的脉宽进行调整即可，从而简化了调整过程。

另一方面，由于该移位寄存器单元的稳定模块能够分别稳定第一节点和第二节点的电位，从而可以在第一输出模块开启时，对第二节点的电位进行稳定，以保证第二输出模块处于关闭状态，或者在第二输出模块开启时，对第一节点的电位进行稳定个，以保证第一输出模块处于关闭状态，进而使得该移位寄存器单元的信号输出端输出的信号稳定。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种移位寄存器单元的结构示意图；

图2为本发明实施例提供的另一种移位寄存器单元的结构示意图；

图3为图2中各个模块的具体结构示意图；

图4为用于控制图3所示的移位寄存器单元的各个控制信号的时序图；

图5为采用如图2或图3所示的多个移位寄存器单元构成的栅极驱动电路的结构示意图。

附图标记：

10-稳定模块；20-第一输入模块；30-第一输出模块；40-第二输入模块；50-第二输出模块。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种移位寄存器单元，如图1所示，包括稳定模块10、第一输入模块20、第一输出模块30、第二输入模块40以及第二输出模块50。

其中，第一输入模块20连接第一节点N1。该第一输入模块20用于向第一节点N1输出信号。

可选的，例如，如图2所示，当第一输入模块20还连接信号输入端INT时，该第一输入模块20用于在信号输入端INT的控制下，将信号输入端INT的信号输出至第一节点N1。

第一输出模块30连接信号输出端OUT以及第一节点N1。该第一输出模块30用于在第一节点N1的控制下，向信号输出端OUT输出信号。

可选的，例如，如图2所示，当第一输出模块30还连接第一时钟信号端CK1时，该第一输出模块30用于在第一节点N1的控制下，将第一时钟信号端CK1的信号输出至信号输出端OUT。

第二输入模块40连接第二节点N2。该第二输入模块40用于向第二节点N2输出信号。

可选的，例如，如图2所示，当第二输入模块40还连接第二时钟信号端CK2、第二电压端VGL时，该第二输入模块40用于在第二时钟信号端CK2的控制下，将第二电压端VGL的信号输出至第二节点N2。

第二输出模块50连接信号输出端OUT以及第二节点N2。该第二输出模块50用于在第二节点N2的控制下，向信号输出端OUT输出信号。

可选的，例如，如图2所示，当第二输出模块50还连接第一电压端VGH时，该第二输出模块50用于在第二节点N2的控制下，将第一电压端VGH的信号输出至信号输出端OUT。

稳定模块10连接第一节点N1以及第二节点N2。该稳定模块10用于当第一输出模块30向信号输出端OUT输出信号时，稳定第二节点N2的电位，以使得第二输出模块50无信号输出；或者，用于当第二输出模块50向信号输出端OUT输出信号时，稳定第一节点N1的电位，以使得第一输出模块30无信号输出。

可选的，例如，如图2所示，当稳定模块10还连接第一电压端VGH时，该稳定模块10用于在第一节点N1的控制下，将第一电压端VGH的信号输出至第二节点N2；或在第二节点N2的控制下，将第一电压端VGH的信号输出至第一节点N1。

这样一来，一方面，在上述第一输入模块20、第一输出模块30、第二输入模块40以及第二输出模块50的作用下，上述移位寄存器单元可以将信号输入端INT的信号进行移位，并将移位后的信号通过信号输出端OUT输出。基于此，当采用上述多个级联的移位寄存器构成栅极驱动电路时，当第一级移位寄存器单元的信号输出端OUT输出信号的脉宽发生变化后，其余移位寄存器单元的信号输出端OUT输出的信号脉宽也会随之变化，从而使得每一行像素电路接收到的信号脉宽随之变化。因此，当用户对显示亮度的需求发生变化时，只需对第一级移位寄存器单元信号输出端OUT输出信号的脉宽进行调整即可，从而简化了调整过程。

另一方面，由于该移位寄存器单元的稳定模块10能够稳定第一节点N1和第二节点N2的电位，而第一节点N1可以控制第一输出模块30向信号输出端OUT输出信号，第二节点N2可以控制第二输出模块50向信号输出端OUT输出信号。这样一来，当第一输出模块30开启时，通过该稳定模块10可以稳定第二节点N2的电位，从而确保第二输出模块50无信号输出，或者在第二输出模块50开启时，通过该稳定模块10可以稳定第一节点N1的电位，从而确保第一输出模块30无信号输出，进而使得信号输出端OUT输出的信号稳定。

以下对如图2中各个模块的具体结构进行详细的说明。

具体的，如图3所示，该稳定模块10包括：第一晶体管T1和第二晶体管T2。

其中，第一晶体管T1的栅极连接第一节点N1，第一极连接第一电压端VGH，第二极与第二节点N2相连接。

第二晶体管T2的栅极连接第二节点N2，第一极连接第一电压端VGH，第二极与第一节点N1相连接。

在此情况下，第一晶体管T1与第二晶体管T2能够互锁。以第一晶体管T1和第二晶体管T2均为P型晶体管，且第一电压端VGH输出高电平为例，当第一晶体管T1导通时，上述第一电压端VGH输出的高电平通过所述第一晶体管T1输出至所述第二晶体管T2的栅极，从而使得该第二晶体管T2处于截止状态。或者当第二晶体管T2导通时，上述第一电压端VGH输出的高电平通过该第二晶体管T2输出至第一晶体管T1的栅极，从而使得第一晶体管T1处于截止状态。

此外，第一晶体管T1的宽长比大于第二晶体管T2的宽长比。这样一来，第一晶体管T1的输出能力大于第二晶体管T2的输出能力，从而在第一晶体管T1和第二晶体管T2的栅极均为低电平时，第一晶体管T1能够先于第二晶体管T2导通。

此外，第一输入模块20包括第三晶体管T3，第三晶体管T3的栅极和第一极连接信号输入端INT，第二极与第一节点N1相连接。

第一输出模块30包括第四晶体管T4，该第四晶体管T4的栅极连接第一节点N1，第一极连接第一时钟信号端CK1，第二极与信号输出端OUT相连接。

第二输入模块40包括第五晶体管T5，该第五晶体管T5的栅极连接第二时钟信号端CK2，第一极连接第二电压端VGL，第二极与第二节点N2相连接。

第二输出模块50包括第六晶体管T6和存储电容C。

其中，第六晶体管T6的栅极连接第二节点N2，第一极连接第一电压端VGH，第二极与信号输出端OUT相连接。

存储电容C的一端连接第一电压端VGH，另一端与第二节点N2相连接。

需要说明的是，上述晶体管可以为P型晶体管，在此情况下，上述第二电压端VGL输入恒定的低电平，第一电压端VGH输入恒定的高电平。其余信号端输入的信号如图4所示。或者，上述也可以为N型晶体管，在此情况下，需要对如图4中的各个信号端输入的信号进行翻转。

此外，上述晶体管的第一极为源极，第二极为漏极。或者第一极为漏极，第二极为源极。

以下，以图3中的各个晶体管均为P型晶体管为例，结合图4对上述各个晶体管在一图像帧内各个阶段的通断状态进行详细的举例说明。其中，本发明中，第一电压端VGH输出恒定的高电平，例如7V，第二电压端VGL输出恒定的低电平，例如-7V。且与该移位寄存器单元相连接的像素电路的晶体管通常为P型晶体管。

在一图像帧的第一阶段P1，INT＝0，CK1＝1，CK2＝0，OUT＝1。其中本申请中“1”表示高电平，“0”表示低电平。

在此情况下，信号输入端INT输入低电平，第三晶体管T3导通，信号输入端INT的低电平通过上述第三晶体管T3输出至第一节点N1。在该第一节点N1的控制下，第四晶体管T4导通，并将第一时钟信号端CK1输出的高电平输出至信号输出端OUT。

此外，第二时钟信号端CK2输入低电平，第五晶体管T5导通，第二电压端VGL的低电平通过上述第五晶体管T5输出至第二节点N2。在此情况下，第一晶体管T1和第二晶体管T2的栅极均为低电平，由于第一晶体管T1的宽长比大于第二晶体管T2的宽长比，因此第一晶体管T1优先于第二晶体管T2导通。这样一来，当第一晶体管T1导通时，第一电压端VGH的高电平通过该第一晶体管T1输出至第二节点N2，以使得该第二节点N2为高电平。此时在该第二节点N2的控制下，第六晶体管T6和第二晶体管T2保持截止状态。

这样一来，通过上述第一晶体管T1和第二晶体管T2的互锁作用使得第六晶体管T6截止，从而使得信号输出端OUT只接收第一时钟信号端CK1输出的信号。

在一图像帧的第二阶段P2，INT＝1，CK1＝0，CK2＝1，OUT＝0。

在此情况下，信号输入端INT输入高电平，第三晶体管T3截止。通常第四晶体管T4的宽长比较大，因此该第四晶体管T4自身的寄生电容将继续保持上一阶段存储的低电平，而使第一节点N1为低电平。基于此，该第四晶体管T4可以保持开启状态，将第一时钟信号端CK1的低电平输出至信号输出端OUT。

此时与该移位寄存器单元的信号输出端OUT相连接的栅线接收到上述低电平，并将该低电平作为栅极驱动信号将该栅线相连接的像素电路中的晶体管导通。

在此基础上，在第一节点N1的控制下，第一晶体管T1导通，将第一电压端VGH的高电平输出至第二节点N2。此时第二节点N2控制第二晶体管T2和第六晶体管T6截止。从而可以通过第一晶体管T1在该阶段稳定第二节点N2的电位，避免第二节点N2的电位不稳定使得，第六晶体管T6导通，将第一电压端VGH的高电平误输出至信号输出端OUT。

在一图像帧的第三阶段P3，INT＝1，CK1＝1，CK2＝0，OUT＝1。

在此情况下，第二时钟信号端CK2输入低电平，第五晶体管T5导通，将第二电压端VGL的低电平输出至第二节点N2，并通过存储电容C进行存储。此时该第六晶体管T6和第二晶体管T2导通。基于此，第一电压端VGH的高电平通过第六晶体管T6输出至信号输出端OUT。此外，第二晶体管T2导通，将第一电压端VGH的高电平输出至第一节点N1，此时第一晶体管T1和第四晶体管T4截止。从而可以通过第二晶体管T2在该阶段稳定第一节点N1的电位。

综上所述，只有在第二阶段P2，上述移位寄存器单元的信号输出端输出低电平，从而将像素电路中与该移位寄存器单元的信号输出端OUT相连接的晶体管导通。

此外，在下一图像帧到来之前，即信号输入端INT再次输出低电平之前，在存储电容C的放电作用以及第二时钟信号端CK2的控制下，第六晶体管T6保持开启状态，使得信号输出端OUT保持高电平输出的状态。

本发明实施例提供一种栅极驱动电路，如图5所示，包括多个级联的如上所述的任意一种移位寄存器单元(RS1、RS2……RS(n-1)、RSn)，分别连接栅线(G1、G2……G(n-1)、Gn)。其中，n为大于2的正整数。

第一级移位寄存器单元RS1的信号输入端INT与起始信号端STV相连接。其中，第一级移位寄存器单元RS1的信号输入端连接起始信号端STV。其中该起始信号端STV用于输入起始信号，从而使得接收该起始信号的栅极驱动电路开始工作。

除了第一级移位寄存器单元RS1以外，上一级移位寄存器单元的信号输出端OUT连接下一级移位寄存器单元的信号输入端INT。

需要说明的是，构成上述栅极驱动电路的移位寄存器单元具有与前述实施例提供的移位寄存器单元相同的结构和有益效果。由于前述实施例已经对移位寄存器单元的结构和有益效果进行了详细的描述，此处不再赘述。

本发明实施例提供一种显示装置，包括如上所述的任意一种栅极驱动电路，具有与前述实施例提供的栅极驱动电路相同的结构和有益效果。由于前述实施例已经对栅极驱动电路的结构和有益效果进行了详细的描述，此处不再赘述。

在本发明实施例中，显示装置具体至少可以包括液晶显示装置和有机发光二极管显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。其中，阵列基板的详细结构已在前述实施例中做了详细的描述，此处不再赘述。

本发明实施例提供一种移位寄存器单元的驱动方法，一图像帧内该移位寄存器单元的驱动方法包括：

在一图像帧的第一阶段P1，第一输入模块20向第一节点N1输出信号。在第一节点N1的控制下，第一输出模块30向信号输出端OUT输出第一信号。该稳定模块10对第二节点N2的电位进行稳定，以使得第二输出模块50无信号输出。其中，上述第一信号和第二信号互为高低电平。当与该移位寄存器单元相连接的像素电路的晶体管为P型晶体管时，上述第一信号为高电平，第二信号为低电平。以下为了方便说明，均是以与该移位寄存器单元相连接的像素电路的晶体管为P型晶体管为例。

可选的，例如，如图2所示，当第一输入模块20还连接信号输入端INT时，该第一输入模块20向第一节点N1输出信号包括：第一输入模块20在信号输入端INT的控制下，将信号输入端INT的信号输出至第一节点N1。

此外，当第一输出模块30还连接第一时钟信号端CK1时，该第一输出模块30向信号输出端OUT输出信号包括：第一输出模块30将第一时钟信号端CK1的信号输出至信号输出端OUT。

具体的，当该稳定模块10如图3所示包括第一晶体管T1和第二晶体管T2。第一输入模块10包括第三晶体管T3，所述第一输出模块包括第四晶体管。第二输入模块40包括第五晶体管T5。第二输出模块50包括第六晶体管T6和存储电容C，且上述晶体管均为P型晶体管情况下，在上述第一阶段P1：

信号输入端INT输入低电平，第三晶体管T3导通，信号输入端INT的低电平通过上述第三晶体管T3输出至第一节点N1。在该第一节点N1的控制下，第四晶体管T4导通，并将第一时钟信号端CK1输出的高电平输出至信号输出端OUT。

此外，第二时钟信号端CK2输入低电平，第五晶体管T5导通，第二电压端VGL的低电平通过上述第五晶体管T5输出至第二节点N2。在此情况下，第一晶体管T1和第二晶体管T2的栅极均为低电平，由于第一晶体管T1的宽长比大于第二晶体管T2的宽长比，因此第一晶体管T1优先于第二晶体管T2导通。这样一来，当第一晶体管T1导通时，第一电压端VGH的高电平通过该第一晶体管T1输出至第二节点N2，以使得该第二节点N2为高电平。此时在第二节点N2的控制下，第六晶体管T6和第二晶体管T2保持截止状态。

这样一来，通过上述第一晶体管T1和第二晶体管T2的互锁作用使得第六晶体管T6截止，从而使得信号输出端OUT只接收第一时钟信号端CK1输出的信号。

在一图像帧的第二阶段P2，第一输出模块30保持开启状态，向信号输出端OUT输出第二信号。稳定模块10对第二节点N2的电位进行稳定，以使得第二输出模块50无信号输出。

具体的，信号输入端INT输入高电平，第三晶体管T3截止。通常第四晶体管T4的宽长比较大，因此该第四晶体管T4自身的寄生电容将继续保持上一阶段存储的低电平，而使第一节点N1为低电平。基于此，该第四晶体管T4可以保持开启状态，将第一时钟信号端CK1的低电平输出至信号输出端OUT。此时，与该移位寄存器单元的信号输出端OUT相连接的栅线接收到上述低电平，从而将像素电路中与该栅线相连接的晶体管导通。

在此基础上，在第一节点N1的控制下，第一晶体管T1导通，将第一电压端VGH的高电平输出至第二节点N2。此时第二节点N2控制第二晶体管T2和第六晶体管T6截止。从而可以通过第一晶体管T1在该阶段稳定第二节点N2的电位，避免第二节点N2的电位不稳定使得，第六晶体管T6导通，将第一电压端VGH的高电平误输出至信号输出端OUT。

在一图像帧的第三阶段P3，第二输入模块40向第二节点N2输出信号。在第二节点N2的控制下，第二输出模块50向信号输出端OUT输出第一信号。稳定模块10对第一节点N1的电位进行稳定，以使得第一输出模块30无信号输出。

可选的，例如，如图2所示，当第二输入模块40还连接第二时钟信号端CK2以及第二电压端VGL时，第二输入模块40向第二节点N2输出信号包括：第二输入模块40在第二时钟信号端CK2的控制下，将第二电压端VGL的信号输出至第二节点N2。

当第二输出模块50还连接第一电压端VGH时，该第二输出模块50向信号输出端OUT输出信号包括：第二输出模块50将第二节点N2的电位进行存储，并在第二节点N2的控制下，将第一电压端VGH的信号输出至信号输出端OUT。

此外，当稳定模块10还连接第一电压端VGH时，稳定模块10稳定第一节点N1或第二节点N2的电位包括：在第一节点N1的控制下，稳定模块10将第一电压端VGH的信号输出至第二节点N2；或在第二节点N2的控制下，稳定模块10将第一电压端VGH的信号输出至第一节点N1。

此外，第二时钟信号端CK2输入低电平，第五晶体管导通，将第二电压端VGL的低电平输出至第二节点N2，并通过存储电容C进行存储。此时，该第六晶体管T6和第二晶体管T2导通。基于此，第一电压端VGH的高电平通过第六晶体管T6输出至信号输出端OUT。此外，第二晶体管T2导通，将第一电压端VGH的高电平输出至第一节点N1，此时第一晶体管T1和第四晶体管T4截止。从而可以通过第二晶体管T2在该阶段稳定第一节点N1的电位。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种移位寄存器单元，其特征在于，包括第一输入模块、第一输出模块、第二输入模块、第二输出模块以及稳定模块；

所述第一输入模块连接第一节点，所述第一输入模块用于向所述第一节点输出信号；

所述第一输出模块连接信号输出端以及所述第一节点，所述第一输出模块用于在所述第一节点的控制下，向所述信号输出端输出信号；

所述第二输入模块连接第二节点，所述第二输入模块用于向所述第二节点输出信号；

所述第二输出模块连接所述信号输出端以及所述第二节点，所述第二输出模块用于在所述第二节点的控制下，向所述信号输出端输出信号；

所述稳定模块连接所述第一节点以及所述第二节点，所述稳定模块用于当所述第一输出模块向所述信号输出端输出信号时，稳定所述第二节点的电位，以使得第二输出模块无信号输出；或者，用于当所述第二输出模块向所述信号输出端输出信号时，稳定所述第一节点的电位，以使得所述第一输出模块无信号输出；

所述稳定模块包括：第一晶体管和第二晶体管；其中，所述第一晶体管的宽长比大于所述第二晶体管的宽长比；

所述第一输入模块包括第三晶体管，所述第三晶体管的栅极和第一极连接信号输入端，第二极与所述第一节点相连接；

所述第一输出模块包括第四晶体管，所述第四晶体管的栅极连接所述第一节点，第一极连接第一时钟信号端，第二极与所述信号输出端相连接；

所述第二输入模块包括第五晶体管，所述第五晶体管的栅极连接第二时钟信号端，第一极连接第二电压端，第二极与所述第二节点相连接；

所述第二输出模块包括第六晶体管和存储电容，所述第六晶体管的栅极连接所述第二节点，第一极连接第一电压端，第二极与所述信号输出端相连接，所述存储电容的一端连接所述第一电压端，另一端与所述第二节点相连接。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述稳定模块还连接所述第一电压端，所述稳定模块用于在所述第一节点的控制下，将所述第一电压端的信号输出至所述第二节点；或在所述第二节点的控制下，将所述第一电压端的信号输出至所述第一节点；

所述第一晶体管的栅极连接所述第一节点，第一极连接所述第一电压端，第二极与所述第二节点相连接；

所述第二晶体管的栅极连接所述第二节点，第一极连接所述第一电压端，第二极与所述第一节点相连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入模块还连接所述信号输入端，所述第一输入模块用于在所述信号输入端的控制下，将所述信号输入端的信号输出至所述第一节点。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输出模块还连接所述第一时钟信号端，所述第一输出模块用于在所述第一节点的控制下，将所述第一时钟信号端的信号输出至所述信号输出端。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输入模块还连接所述第二时钟信号端以及所述第二电压端，所述第二输入模块用于在所述第二时钟信号端的控制下，将所述第二电压端的信号输出至所述第二节点。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输出模块还连接所述第一电压端，所述第二输出模块用于在所述第二节点的控制下，将所述第一电压端的信号输出至所述信号输出端。

7.一种栅极驱动电路，其特征在于，包括多个级联的如权利要求1-6任一项所述的移位寄存器单元；

第一级移位寄存器单元的信号输入端与起始信号端相连接；

除了第一级移位寄存器单元以外，上一级移位寄存器单元的信号输出端连接下一级移位寄存器单元的信号输入端。

8.一种显示装置，其特征在于，包括如权利要求7所述的栅极驱动电路。

9.一种驱动如权利要求1-6任一项所述的移位寄存器单元的方法，其特征在于，一图像帧内所述移位寄存器单元的驱动方法包括：

在第一阶段，第一输入模块向所述第一节点输出信号；在第一节点的控制下，所述第一输出模块向信号输出端输出第一信号；稳定模块对第二节点的电位进行稳定，以使得第二输出模块无信号输出；

在第二阶段，第一输出模块保持开启状态，向所述信号输出端输出第二信号；所述稳定模块对第二节点的电位进行稳定，以使得第二输出模块无信号输出；

在第三阶段，第二输入模块向第二节点输出信号；在所述第二节点的控制下，所述第二输出模块向所述信号输出端输出所述第一信号；所述稳定模块对第一节点的电位进行稳定，以使得第一输出模块无信号输出；

所述第一信号与所述第二信号互为高低电平。

10.根据权利要求9所述的移位寄存器单元的驱动方法，其特征在于，当所述稳定模块还连接第一电压端时，所述稳定模块稳定所述第一节点或所述第二节点的电位包括：在所述第一节点的控制下，所述稳定模块将所述第一电压端的信号输出至所述第二节点；或在所述第二节点的控制下，所述稳定模块将所述第一电压端的信号输出至所述第一节点。

11.根据权利要求9所述的移位寄存器单元的驱动方法，其特征在于，当所述第一输入模块还连接信号输入端时，所述第一输入模块向所述第一节点输出信号包括：所述第一输入模块在所述信号输入端的控制下，将所述信号输入端的信号输出至所述第一节点。

12.根据权利要求9所述的移位寄存器单元的驱动方法，其特征在于，当所述第一输出模块还连接第一时钟信号端时，所述第一输出模块向信号输出端输出信号包括：在所述第一节点的控制下，所述第一输出模块将所述第一时钟信号端的信号输出至信号输出端。

13.根据权利要求9所述的移位寄存器单元的驱动方法，其特征在于，当所述第二输入模块还连接第二时钟信号端以及第二电压端时，所述第二输入模块向第二节点输出信号包括：所述第二输入模块在所述第二时钟信号端的控制下，将所述第二电压端的信号输出至第二节点。

14.根据权利要求9所述的移位寄存器单元的驱动方法，其特征在于，当所述第二输出模块还连接第一电压端时，所述第二输出模块向所述信号输出端输出信号包括：所述第二输出模块将所述第二节点的电位进行存储，并在所述第二节点的控制下，将所述第一电压端的信号输出至所述信号输出端。

15.根据权利要求9所述的移位寄存器单元的驱动方法，其特征在于，当所述稳定模块还连接第一电压端，所述第一输入模块还连接信号输入端，所述第一输出模块还连接第一时钟信号端，所述第二输入模块还连接第二时钟信号端以及第二电压端，所述第二输出模块还连接所述第一电压端时；且当所述稳定模块包括第一晶体管和第二晶体管，所述第一输入模块包括第三晶体管，所述第一输出模块包括第四晶体管，所述第二输入模块包括第五晶体管，所述第二输出模块包括第六晶体管和存储电容；且上述晶体管均为P型晶体管的情况下，一图像帧内所述移位寄存器单元的驱动方法包括：所述第二电压端输入低电平，所述第一电压端输入高电平；

在第一阶段，所述信号输入端和所述第二时钟信号端输入低电平，所述第一时钟信号端输入高电平；

所述第四晶体管、所述第三晶体管、所述第五晶体管以及所述第一晶体管导通，其余晶体管截止；所述第一时钟信号端的信号通过所述第四晶体管输出至所述信号输出端；

在第二阶段，所述信号输入端和所述第二时钟信号端输入高电平，所述第一时钟信号端输入低电平；

所述第四晶体管、所述第一晶体管导通，其余晶体管截止；所述第一时钟信号端的信号通过所述第四晶体管输出至所述信号输出端；

在第三阶段，所述信号输入端和所述第一时钟信号端输入高电平，所述第二时钟信号端输入低电平；

所述第五晶体管、所述第二晶体管以及所述第六晶体管导通，其余晶体管截止；所述第一电压端的信号通过所述第六晶体管输出至所述信号输出端。