[go: up one dir, main page]

CN106663628A - 外延硅晶片和其制造方法 - Google Patents

外延硅晶片和其制造方法 Download PDF

Info

Publication number
CN106663628A
CN106663628A CN201580036994.5A CN201580036994A CN106663628A CN 106663628 A CN106663628 A CN 106663628A CN 201580036994 A CN201580036994 A CN 201580036994A CN 106663628 A CN106663628 A CN 106663628A
Authority
CN
China
Prior art keywords
silicon wafer
oxygen
atoms
epitaxial
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580036994.5A
Other languages
English (en)
Other versions
CN106663628B (zh
Inventor
藤濑淳
小野敏昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN106663628A publication Critical patent/CN106663628A/zh
Application granted granted Critical
Publication of CN106663628B publication Critical patent/CN106663628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

外延硅晶片的制造方法，其包括：预热处理步骤，对氧浓度处于9×1017原子/cm3~16×1017原子/cm3的范围、且包含氧析出抑制区域而不含位错簇和COP的硅晶片，实施用于提高氧析出物密度的热处理；以及，外延层形成步骤，在预热处理步骤之后，在硅晶片的表面上形成外延层。该制造方法还包括：热处理条件确定步骤，基于实施预热处理步骤之前的硅晶片中的氧析出抑制区域的比例，确定预热处理步骤中的热处理条件。通过该制造方法，能够制造外延缺陷的密度少、且遍及晶片的径向的整个区域的吸杂能力优异的外延硅晶片。

Description

外延硅晶片和其制造方法
技术领域
本发明涉及外延硅晶片和其制造方法，更详细而言，涉及使用不含位错簇和COP(Crystal Originated Particle，晶体源生颗粒)的硅晶片得到的外延硅晶片和其制造方法。
背景技术
硅晶片中的氧析出物(BMD；Bulk Micro Defect，体微缺陷)在半导体器件工艺中对于捕获杂质而言是有用的。该氧析出物例如在作为晶片的原材料的硅单晶的培育阶段形成。但是，针对外延硅晶片，已知在外延生长处理时，由于将晶片暴露于高温，导致晶片内部的氧析出物会消失，杂质捕获能力(吸杂能力)变低。因此，寻求提供杂质捕获能力优异的外延晶片。
为了获得这样的外延硅晶片，已知在外延生长处理前在600℃以上的温度下进行晶片的热处理的技术(预退火技术)(例如参照专利文献1)。通过该热处理，预先提高晶片内部的氧析出物密度，从而使得在外延生长处理后以充分的密度残留有氧析出物，由此能够提高外延生长后的晶片的杂质捕获能力。
另一方面，对于制造高品质的半导体器件而言，重要的是不向成为基板的外延硅晶片的外延层中导入缺陷。但是，外延层逐渐薄膜化，如果在形成外延层的硅晶片的表层部中存在缺陷，则存在外延层中产生由该缺陷引起的堆垛层错等外延缺陷的担忧。
硅晶片所包含的缺陷中，会成为外延缺陷原因的有位错簇和COP。位错簇是在晶格间过量引入的晶格间隙硅的聚集物，是尺寸例如为10μm左右的大型缺陷(位错环)。COP是应构成晶格的原子缺失而成的空孔的聚集物(空孔聚集空洞缺陷)。为了不产生外延缺陷，有用的是使用不存在位错簇和COP的晶片。
硅晶片中，作为不存在COP和位错簇的区域，有氧析出促进区域(以下也称为“Pv区域”)和氧析出抑制区域(以下也称为“Pi区域”)。Pv区域是空孔型点缺陷占优势的无缺陷区域，Pi区域是晶格间隙硅型点缺陷占优势的无缺陷区域。
如果将硅单晶的提拉速度记作V、将刚提拉后的单晶内的生长方向的温度梯度记作G，则取决于V/G，可能出现COP、或出现位错簇、或者它们均不出现。如果从硅单晶的中心轴起算的距离相同，则随着V/G变大，会依次出现包含位错簇的区域、Pi区域、Pv区域和包含COP的区域。晶片中混合存在多种区域时，各区域相对于晶片的中心以同心状分布。
由不存在COP和位错簇的区域构成的硅晶片作为外延生长用的基板晶片是有用的。但是，以遍及晶片的整个区域均成为同种结晶区域(例如，仅为Pv区域和Pi区域中的一者)的方式培育硅单晶是非常困难的。其原因在于，控制工艺的允许幅度窄、具体而言是可允许的V/G范围窄。如果允许在能够得到Pv区域和Pi区域这两者的培育条件的范围内培育单晶，则控制工艺的允许幅度拓宽，能够稳定地生产不含位错簇和COP的结晶。
现有技术文献
专利文献
专利文献1：国际公开第2003/009365号。
发明内容
发明要解决的问题
但是，如果对晶片进行加热，则在Pv区域中氧容易析出，但另一方面，在Pi区域中氧难以析出。在混合存在有Pv区域和Pi区域的晶片中，这些区域存在于晶片的径向上的不同区域。因此，如果将这样的晶片用作外延生长用基板，则晶片径向上的氧析出物密度变得显著不均，如果在外延生长处理中对晶片进行加热，则所得外延硅晶片中存在径向上吸杂能力不同的问题。专利文献1中，并未针对混合存在有Pv区域和Pi区域的晶片加以考虑。
本发明是鉴于上述问题而进行的，其目的在于，提供晶片和其制造方法，所述晶片为外延硅晶片、且遍及该晶片整面的吸杂能力均优异。
用于解决问题的方法
本发明的主旨在于下述(I)的外延硅晶片、以及下述(II)的外延硅晶片的制造方法。
(I)外延硅晶片，其是在不含位错簇和COP的硅晶片的表面上具有外延层的外延硅晶片，
对该外延硅晶片实施在1000℃下进行16小时热处理的氧析出物评价热处理从而评价氧析出物密度时，该硅晶片的厚度方向中央部处的氧析出物密度遍及该硅晶片的径向的整个区域为5×104个/cm3以上。
(II)外延硅晶片的制造方法，其包括：
预热处理步骤，对氧浓度处于9×1017原子/cm3~16×1017原子/cm3的范围内、且包含氧析出抑制区域而不含位错簇和COP的硅晶片，实施用于提高氧析出物密度的热处理；以及
外延层形成步骤，在前述预热处理步骤之后，在前述硅晶片的表面上形成外延层，
还包括：
热处理条件确定步骤，基于实施前述预热处理步骤之前的前述硅晶片的氧析出抑制区域的比例，确定前述预热处理步骤中的热处理条件。
在前述(II)的外延硅晶片的制造方法中，在前述热处理条件确定步骤中，将前述预热处理步骤中的热处理温度(℃)记作T，将前述硅晶片半径方向的氧析出抑制区域的宽度相对于前述硅晶片的半径的比例(%)记作X，将前述硅晶片的氧浓度(原子/cm3)记作Co时，优选以满足下述关系式(1)~(3)中的任一者的方式来确定前述热处理条件。
9×1017原子/cm3≤Co<11.5×1017原子/cm时：
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤800 　(1)
11.5×1017原子/cm3≤Co<13.5×1017原子/cm3时：
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤900-(13.5×1017-Co)×5×10-16 　(2)
13.5×1017原子/cm3≤Co≤16×1017原子/cm3时：
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤900 　(3)。
发明的效果
本发明的外延硅晶片在厚度方向中央部处遍及径向的整个区域能够具有5×104个/cm3以上的氧析出物密度。具有这样的氧析出物密度的外延硅晶片遍及晶片的整面的吸杂能力优异。
此外，本发明的制造方法中使用的硅晶片不含位错簇和COP，因此能够防止或抑制向外延层中导入以位错簇或COP作为起点的堆垛层错等外延缺陷。
本发明的外延硅晶片的制造方法中，基于氧析出抑制区域的比例来确定预热处理步骤中的热处理(用于提高氧析出物密度的热处理)的条件。氧析出抑制区域的比例成为以晶片整体计的氧析出物的生成和生长的难易度的指标。因此，通过基于氧析出抑制区域的比例来确定预热处理步骤中的热处理条件，能够得到遍及径向整体的氧析出物密度高的外延硅晶片。对于这样的外延硅晶片，通过适当条件下的热处理，使氧析出物生长，从而能够形成具有优异吸杂能力的硅晶片。通过本发明的制造方法，能够制造本发明的外延硅晶片。
附图说明
图1是示出氧浓度为9×1017原子/cm3的晶片的特性的图。
图2是示出氧浓度为11.5×1017原子/cm3的晶片的特性的图。
图3是示出氧浓度为12.5×1017原子/cm3的晶片的特性的图。
图4是示出氧浓度为13.5×1017原子/cm3的晶片的特性的图。
图5是示出氧浓度为16×1017原子/cm3的晶片的特性的图。
具体实施方式
是否存在COP可以通过下述评价方法来判断。通过Czochralski(CZ)法培育硅单晶，从该单晶锭中切出硅晶片。对从该单晶锭中切出的硅晶片，通过SC-1(氨水、过氧化氢水溶液与超纯水以1:1:15(体积比)混合得到的混合液)进行洗涤。使用KLA-Tenchor公司制造的Surfscan SP-2作为表面缺陷检测装置，对洗涤后的硅晶片表面进行观察评价，鉴别出在表面形成的被推定为凹坑(凹部)的亮点缺陷(LPD：Light Point Defect)。此时，观察模式设为Oblique模式(倾斜入射模式)，亮点缺陷是否为凹坑的推定基于宽窄通道(WideNarrow Channel)的检测尺寸比来进行。对以这样的方式鉴别出的LPD，使用原子力显微镜(AFM：Atomic Force Microscope)评价是否为COP。此时，凹坑的形状呈现八面体的一部分时，判断该凹坑为COP。通过该观察评价，能够判断是否存在COP。因此，是否为“不含COP的”硅晶片可以通过上述评价方法来鉴别。
硅晶片“不含位错簇”是指不含通过Secco蚀刻等蚀刻处理或Cu修饰而显现化从而能够以目视水平识别出的缺陷。
不含COP和位错簇的硅晶片包括氧析出抑制区域(Pi区域)和氧析出促进区域(Pv区域)。这些之中，Pi区域是指下述区域：在氧化性气体氛围中，对硅晶片进行在1000℃下加热16小时的热处理(以下称为“氧析出物评价热处理”)，其后，以能够观察到沿着厚度方向的截面的方式劈开，通过Wright蚀刻(使用铬酸)，将该截面的表层部除去2μm厚时，通过光学显微镜在厚度方向中心处观察到的氧析出物的密度低于1×104个/cm2的结晶区域。
Pv区域是指下述区域：进行与按照上述Pi区域的定义评价结晶区域是否为Pi区域时相同的观察时，氧析出物的密度为1×104个/cm2以上的结晶区域。只要满足该条件，则OSF(Oxidation induced Stacking Fault，氧化感生堆垛层错)区域(在原生(as-grown)状态下包含在1000~1200℃下作为OSF而显现化的板状氧析出物(OSF核)的区域)也被包括在Pv区域中。
如上所述，本发明的外延硅晶片在不含位错簇和COP的硅晶片的表面上具有外延层。对该外延硅晶片在1000℃下实施16小时的氧析出物评价热处理从而评价氧析出物密度时，该硅晶片的厚度方向中央部处的氧析出物密度遍及该硅晶片的径向的整个区域为5×104个/cm3以上。
本发明的外延硅晶片能够在厚度方向中央部处遍及径向的整个区域具有5×104个/cm3以上的氧析出物密度。具有这样的密度的氧析出物的外延硅晶片遍及其整面的吸杂能力优异。
如上所述，本发明的外延硅晶片的制造方法包括：预热处理步骤，对氧浓度处于9×1017原子/cm3~16×1017原子/cm3的范围内、且包含氧析出抑制区域而不含位错簇和COP的硅晶片，实施用于提高氧析出物密度的热处理；以及，外延层形成步骤，在前述预热处理步骤之后，在前述硅晶片的表面上形成外延层。该制造方法还包括：热处理条件确定步骤，基于实施前述预热处理步骤之前的前述硅晶片的氧析出抑制区域的比例，确定前述预热处理步骤中的热处理条件。
针对硅晶片，“氧浓度”是指根据ASTM F121-1979而得到的氧浓度。
对于在预热处理步骤中进行热处理的硅晶片，可以混合存在有氧析出抑制区域和氧析出促进区域。因此，制造要切出硅晶片的硅单晶时，能够拓宽控制工艺的允许幅度。在预热处理步骤中进行热处理的硅晶片可以仅由氧析出抑制区域构成。
如果实施预热处理步骤之前的硅晶片的氧浓度为9×1017原子/cm3以上，则不仅在氧析出促进区域中、而且在氧析出抑制区域中也可以通过预热处理来提高氧析出物的密度。如果实施预热处理步骤之前的硅晶片的氧浓度高于16×1017原子/cm3，则氧析出变得过多，氧析出物形成直至形成外延层的晶片表面侧，存在产生由氧析出物引起的外延缺陷的风险。
依照本发明的要件实施了预热处理步骤中的热处理的硅晶片即使在外延层形成步骤中被加热，氧析出物也不会消失，通过在实施外延层形成步骤后在适当的条件下进行加热，在晶片的厚度方向中央部处遍及径向的整个区域以5×104个/cm3以上的密度形成氧析出物。因此，通过本发明的方法，能够制造遍及整面的吸杂能力优异的外延硅晶片。
预热处理步骤中的热处理时间(维持于规定热处理温度的时间；以下称为“预热处理保持时间”)根据目标的氧析出物密度而大致在0.5~16小时的范围内进行设定即可。作为预热处理保持时间，优选为该范围的时间的理由如下所示。在预热处理保持时间低于0.5小时的情况下，氧析出抑制区域中的氧析出物的生长变得不充分，会因外延层形成步骤中的高温热处理而导致氧析出物消失。此外，如果预热处理保持时间超过16小时，则氧析出变得过多，容易发生以存在于晶片表面上的氧析出物作为起点的外延缺陷(堆垛层错)。
作为在外延层形成步骤中形成的外延层，可以举出硅外延层。形成外延层的方法没有特别限定，例如可以通过CVD法等在通常的条件下形成。例如，可以以氢气作为载气，将二氯硅烷、三氯硅烷等源气体导入至容纳有硅晶片的室内，在大致1000~1200℃范围的温度(生长温度)下通过CVD法使硅外延层生长于硅晶片上。生长温度还因所使用的源气体的种类而异。外延层的厚度优选为0.5~15μm的范围内。
适合的是，在热处理条件确定步骤中，以满足下述关系式(1)~(3)中的任一者的方式，确定预热处理步骤中的热处理条件，
9×1017原子/cm3≤Co<11.5×1017原子/cm3时：
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤800 　(1)
11.5×1017原子/cm3≤Co<13.5×1017原子/cm3时：
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤900-(13.5×1017-Co)×5×10-16 　(2)
13.5×1017原子/cm3≤Co≤16×1017原子/cm3时：
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤900 　(3)。
上述关系式(1)~(3)中，T、X和Co的含义如下所示，
T：预热处理步骤中的热处理温度(℃)
X：硅晶片半径方向的氧析出抑制区域的宽度相对于硅晶片的半径的比例(%)
Co：硅晶片的氧浓度(原子/cm3)。
实施例
为了确认本发明的效果，进行下述试验和评价。
通过Czochralski法，制造不含COP和位错簇、且直径为约300mm的多个硅单晶，从这些硅单晶的各部位切出硅晶片。培育硅单晶时，变更培育条件以使得氧浓度和氧析出抑制区域的比例各不相同。
表1示出所得硅晶片的氧浓度以及氧析出抑制区域的比例。氧析出抑制区域的比例用硅晶片半径方向的氧析出抑制区域的宽度相对于硅晶片的半径的比例(%；以下称为“Pi比例”)来表示。像这样，在所得硅晶片中，氧浓度存在5个水平、Pi比例存在4个水平，氧浓度与Pi比例的组合存在20个水平。任一硅晶片均包含氧析出抑制区域(Pi比例不为0)。
[表1]
。
针对这些硅晶片，改变温度来进行16小时的热处理(预热处理)。将热处理的温度示于表1。其后，将各硅晶片运送至单片式外延生长装置(アプライドマテリアルズ公司制)内，在装置内在1120℃的温度下实施30秒钟的氢气烘烤处理后，以氢气作为载体、以三氯硅烷作为源气体，在1150℃下通过CVD法在硅晶片上生长厚度为4μm的硅外延层，从而得到外延硅晶片。
接着，在1000℃下对这些外延硅晶片进行16小时的氧析出物评价热处理。其后，将这些外延硅晶片在晶片的厚度方向上以包括晶片中心的面劈开，将该劈开面用Wright蚀刻液进行2μm蚀刻，通过倍率为500倍的光学显微镜测定在该蚀刻面上显现化的凹坑的密度，将其作为氧析出物密度。氧析出物密度的测定在沿着晶片径向上的多个部位处进行。
图1~图5示出各氧浓度下的各个晶片的特性。任一图中，均示出预热处理的温度T的倒数(1/T(/℃))和100-Pi比例与氧析出物评价热处理后的氧析出物密度是否遍及晶片整面为5×104个/cm2以上之间的关系。图1~图5的每一个中，横轴取为1/T(一并示出T值(标记了“℃”的数值))，纵轴取为100-Pi比例、即非Pi区域的区域的比例。此外，图1~图5的每一个中，在氧析出物密度遍及晶片整面为5×104个/cm2以上的条件区域内标记了影线。
各图中，氧析出物密度遍及晶片整面为5×104个/cm2以上的条件区域(以下称为“高BMD浓度条件区域”)为比向右上升的曲线更靠近高温的一侧(各图中的左侧)、且为比垂直于横轴的直线靠近低温的一侧(各图中的右侧)。即，这些线的至少一部分成为高BMD浓度条件区域与除此之外的区域之间的边界。
作为预热处理的温度T(℃)且氧析出物评价热处理后的氧析出物密度遍及晶片整面达到5×104个/cm2以上的温度范围如下所示。在下述式中，X为Pi比例。
晶片的氧浓度Co为9×1017原子/cm3以上且低于11.5×1017原子/cm3时(参照图1)，
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤800 　(1)。
晶片的氧浓度Co为11.5×1017原子/cm3以上且低于13.5×1017原子/cm3时(参照图2和图3)，
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤900-(13.5×1017-Co)×5×10-16 　(2)。
晶片的氧浓度Co为13.5×1017原子/cm3以上且16×1017原子/cm3以下时(参照图4和图5)，
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤900 　(3)。
如上所述可明确，根据晶片的氧浓度Co和Pi比例X，按照上述(1)~(3)中的任一式来确定外延层形成前的热处理温度T，由此能够制造遍及晶片整面的氧析出物评价热处理后的氧析出物密度为5×104个/cm2以上的外延硅晶片。这样的外延硅晶片的吸杂能力高。
此外，针对以表1所示的各水平分别制作的外延硅晶片，测定在外延层的表面观察到的LPD的密度。具体而言，针对各外延硅晶片的外延层表面，使用KLA-Tencor公司制造的Surfscan SP1作为LPD评价装置，用Normal模式进行LPD的测定，在算作90nm以上的LPD的LPD之中，将算作LPD-N的LPD检测为外延缺陷。其结果确认，对于任一外延硅晶片的外延缺陷，平均1个晶片的外延缺陷均为10个以下，外延缺陷少。

Claims (3)

1.外延硅晶片，其是在不含位错簇和COP的硅晶片的表面上具有外延层的外延硅晶片，
对该外延硅晶片实施在1000℃下进行16小时热处理的氧析出物评价热处理从而评价氧析出物密度时，该硅晶片的厚度方向中央部处的氧析出物密度遍及该硅晶片的径向的整个区域为5×104个/cm3以上。
2.外延硅晶片的制造方法，其包括：
预热处理步骤，对氧浓度处于9×1017原子/cm3~16×1017原子/cm3的范围内、且包含氧析出抑制区域而不含位错簇和COP的硅晶片，实施用于提高氧析出物密度的热处理；以及
外延层形成步骤，在所述预热处理步骤之后，在所述硅晶片的表面上形成外延层，
还包括：
热处理条件确定步骤，基于实施所述预热处理步骤之前的所述硅晶片的氧析出抑制区域的比例，确定所述预热处理步骤中的热处理条件。
3.根据权利要求2所述的外延硅晶片的制造方法，其中，在所述热处理条件确定步骤中，将所述预热处理步骤中的热处理温度(℃)记作T、将所述硅晶片半径方向的氧析出抑制区域的宽度相对于所述硅晶片的半径的比例(%)记作X、将所述硅晶片的氧浓度(原子/cm3)记作Co时，以满足下述关系式(1)~(3)中的任一者的方式确定所述热处理条件，
9×1017原子/cm3≤Co<11.5×1017原子/cm3时：
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤800　　(1)
11.5×1017原子/cm3≤Co<13.5×1017原子/cm3时：
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤900-(13.5×1017-Co)×5×10-16 　(2)
13.5×1017原子/cm3≤Co≤16×1017原子/cm3时：
(Co×(100-X)/5.3×1051)(-1/11.29)<T≤900 　(3)。
CN201580036994.5A 2014-07-09 2015-04-21 外延硅晶片和其制造方法 Active CN106663628B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014141551A JP6241381B2 (ja) 2014-07-09 2014-07-09 エピタキシャルシリコンウェーハの製造方法
JP2014-141551 2014-07-09
PCT/JP2015/002157 WO2016006145A1 (ja) 2014-07-09 2015-04-21 エピタキシャルシリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
CN106663628A true CN106663628A (zh) 2017-05-10
CN106663628B CN106663628B (zh) 2019-07-16

Family

ID=55063808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580036994.5A Active CN106663628B (zh) 2014-07-09 2015-04-21 外延硅晶片和其制造方法

Country Status (5)

Country Link
US (1) US10192754B2 (zh)
JP (1) JP6241381B2 (zh)
KR (1) KR101939129B1 (zh)
CN (1) CN106663628B (zh)
WO (1) WO2016006145A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937595A (zh) * 2022-04-29 2022-08-23 郑州合晶硅材料有限公司 一种改善外延片面内电阻率均匀性的方法
TWI828442B (zh) * 2022-11-25 2024-01-01 日商Ｓｕｍｃｏ股份有限公司 磊晶晶圓

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108505114B (zh) * 2017-02-28 2021-03-05 胜高股份有限公司 外延生长晶圆及其制造方法
KR20200094882A (ko) 2019-01-30 2020-08-10 삼성전자주식회사 에피택셜 웨이퍼 및 그의 제조 방법
JP6867718B1 (ja) * 2020-02-20 2021-05-12 Ｅａｇｌｙｓ株式会社 情報処理システム、情報処理装置、情報処理方法、および、情報処理プログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001509319A (ja) * 1997-02-26 2001-07-10 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法
CN1883032A (zh) * 2003-11-14 2006-12-20 信越半导体株式会社 硅外延晶片的制造方法
JP2010087512A (ja) * 2008-09-29 2010-04-15 Magnachip Semiconductor Ltd シリコンウエハ及びその製造方法
JP2011243923A (ja) * 2010-05-21 2011-12-01 Sumco Corp シリコンウェーハの製造方法
CN102373509A (zh) * 2010-08-11 2012-03-14 硅电子股份公司 硅片及其生产方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4473571B2 (ja) 2001-07-10 2010-06-02 信越半導体株式会社 シリコンウェーハの製造方法
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
JP5163459B2 (ja) * 2008-12-05 2013-03-13 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法及びシリコンウェーハの検査方法
KR101422713B1 (ko) 2009-03-25 2014-07-23 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
KR101461531B1 (ko) 2010-02-08 2014-11-13 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법, 그리고, 반도체 디바이스의 제조 방법
JP6458551B2 (ja) 2015-02-25 2019-01-30 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6413952B2 (ja) 2015-06-26 2018-10-31 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001509319A (ja) * 1997-02-26 2001-07-10 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法
CN1883032A (zh) * 2003-11-14 2006-12-20 信越半导体株式会社 硅外延晶片的制造方法
JP2010087512A (ja) * 2008-09-29 2010-04-15 Magnachip Semiconductor Ltd シリコンウエハ及びその製造方法
JP2011243923A (ja) * 2010-05-21 2011-12-01 Sumco Corp シリコンウェーハの製造方法
CN102373509A (zh) * 2010-08-11 2012-03-14 硅电子股份公司 硅片及其生产方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937595A (zh) * 2022-04-29 2022-08-23 郑州合晶硅材料有限公司 一种改善外延片面内电阻率均匀性的方法
TWI828442B (zh) * 2022-11-25 2024-01-01 日商Ｓｕｍｃｏ股份有限公司 磊晶晶圓

Also Published As

Publication number Publication date
KR20170013984A (ko) 2017-02-07
US20170076959A1 (en) 2017-03-16
JP6241381B2 (ja) 2017-12-06
JP2016018927A (ja) 2016-02-01
CN106663628B (zh) 2019-07-16
KR101939129B1 (ko) 2019-01-16
US10192754B2 (en) 2019-01-29
WO2016006145A1 (ja) 2016-01-14

Similar Documents

Publication Publication Date Title
US9755022B2 (en) Epitaxial silicon wafer having reduced stacking faults
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
CN106663628B (zh) 外延硅晶片和其制造方法
CN105026624B (zh) 外延硅片及其制造方法
KR20180094102A (ko) 균질한 방사형 산소 변화를 갖는 실리콘 웨이퍼
JP2019503960A (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
US20110052923A1 (en) Method of producing epitaxial wafer as well as epitaxial wafer
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
TWI741950B (zh) 矽晶圓的製造方法
US10020203B1 (en) Epitaxial silicon wafer
TWI621182B (zh) 磊晶矽晶圓
JP2011243923A (ja) シリコンウェーハの製造方法
WO2015107875A1 (ja) シリコン単結晶ウェーハの熱処理方法
JP7658332B2 (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP4360208B2 (ja) シリコン単結晶の製造方法
TWI828442B (zh) 磊晶晶圓
CN116072514A (zh) 硅晶片和外延硅晶片
CN116072515A (zh) 硅晶片和外延硅晶片
CN117059473A (zh) 硅晶片和外延硅晶片
JP2024111986A (ja) シリコン単結晶の評価方法、および、エピタキシャルシリコンウェーハの製造方法
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant