[go: up one dir, main page]

CN106611777A - 一种碳化硅半导体器件的终端结构 - Google Patents

一种碳化硅半导体器件的终端结构 Download PDF

Info

Publication number
CN106611777A
CN106611777A CN201510716807.XA CN201510716807A CN106611777A CN 106611777 A CN106611777 A CN 106611777A CN 201510716807 A CN201510716807 A CN 201510716807A CN 106611777 A CN106611777 A CN 106611777A
Authority
CN
China
Prior art keywords
concentration
concentration distribution
region
doped
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510716807.XA
Other languages
English (en)
Inventor
苏冠创
黄升晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Lisheng Semiconductor Technology Co Ltd
Original Assignee
Nanjing Lisheng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Lisheng Semiconductor Technology Co Ltd filed Critical Nanjing Lisheng Semiconductor Technology Co Ltd
Priority to CN201510716807.XA priority Critical patent/CN106611777A/zh
Publication of CN106611777A publication Critical patent/CN106611777A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109Reduced surface field [RESURF] PN junction structures

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种碳化硅半导体器件的终端结构,包括以下特征:终端结构可有多于一个浓度斜率掺杂区,以终端区有三个不同浓度斜率为例:终端区包括负责低温,中间温度和高温的终端结构掺杂浓度,然后根据掺杂剂不同温度的离化率把中温的和高温的浓度分布折合为低温的,这样低温的浓度分布最高,中温的次之,高温的最低,接着把低温的浓度分布紧接着有源区,中温的折合浓度分布接在低温之后,高温的接在中温之后,浓度分布接合点是它们相同浓度之处,把重叠浓度的两者之一拿掉,最后形成有三个不同斜率的掺杂区浓度分布的终端区。

Description

一种碳化硅半导体器件的终端结构
技术领域
本发明涉及一种碳化硅器件的终端结构,更具体地说是涉及一种不会随温度大幅改变而大为降低击穿电压的碳化硅半导体器件的终端结构。
背景技术
使用硅器件的传统集成电路大都只能工作在250℃以下,不能满足高温、高功率及高频等要求。当中,新型半导体材料碳化硅(SiC)最受人注目和研究。
碳化硅半导体材料具有宽带隙、高饱和漂移速度、高热导率、高临界击穿电场等突出优点,特别适合制作大功率、高压、高温、抗辐照电子器件。
碳化硅禁带宽度宽(210eV≤Eg≤710eV),漏电流比硅小几个数量级。而且,碳化硅热稳定性极好,本征温度可达800℃以上,它保证了在高温工作时的长期可靠性。通过分析优值,如Johnson优值(JFOM-通过材料的击穿电场、饱和电子漂移速度来反映相应器件的高功率、高频率性能)、Keyes优值(KFOM-通过材料的热导率、饱和电子漂移速度及介电常数反映相应器件的开关速度和热限制)及热优值(QFOM-通过材料的击穿电场、击穿电场及热导率反映相应器件的散热性能),会发现碳化硅SiC这几个优值都比现在常用的半导体材料高出很多,是实现结合高温与高频高功率的一种理想材料。
碳化硅击穿电场较高,是硅材料的8倍,这对功率器件甚为关键。导通电阻是与击穿电场的立方成反比,所以碳化硅SiC功率器件的导通电阻只有硅器件的百至二百分之一,显着降低电子设备的能耗。因此,碳化硅SiC功率器件也被誉为带动“新能源革命”的“绿色能源”器件。用碳化硅SiC所制造出来的功率器件具有低比导通电阻,高工作频率和高温工作稳定性的优点,拥有很广阔的应用前景。
随着6H、4H-SiC体材料的相继商品化,碳化硅SiC器件工艺,如氧化、掺杂、刻蚀及金属、半导体接触,都日渐成熟,这些为碳化硅SiC器件的研制及应用奠定了基础。
用碳化硅SiC所制造出来的纵向功率器件一般可以承受高的反偏置电压和大的正向导通电流,不同的功率器件有不同的规格,其所能承受的反偏置电压和正向电流是不同的。纵向功率器件在区域结构上可分为有源区和终端区,终端区一般是在外围紧接着有源区的边缘。有源区中有PN结,PN结终止於有源区的周边,一般情况下,PN结的终止会引起PN结的弯曲,在反偏时,这局部的电场相对有源区内较为平行平面的PN结的电场为高,从而会出现提前击穿的现象。为了减少这局部电场,在有源区的周边会放置终端区,用來提高有源区周边的局部击穿电压,尤其是周边表面击穿电压,使有源区外的,即终端区的击穿电压接近有源区内平行平面的击穿电压,最终是使得整个器件的实际击穿电压不因为有源区的边缘的PN结的终止的曲弯而大为降低。从器件物理来说,纵向功率器件的终端部份最常用的结构有场板,场限环,结终端廷伸(JTE),横向变掺杂(VLD),Resurf等,也有是用其中的组合所构成的如场板加场限环。这里要讨论的是与结终端延伸(JTE)所形成的有关结构,结终端结构与Resurf结构的器件物理是基本上一样的。Resurf结构是J.Appels在1979年提出来的,这结构如图1所示,图1中的区域3代表有源区P型掺杂区,区域3与区域4的交界处是有源区的边界,区域4至芯片的边缘是终端区,Appels指出,若区域4是一等浓度掺杂区,若果这区的掺杂浓度过高或过低,在终端区表面的击穿电压都会偏低。如图2所示的表面电场强度随位置的变化,图中所示若浓度过高则在位置b处的电场比别处的高出许多,位置b会先击穿,若掺杂过低,则会在位置a先击穿,若果掺杂浓度为1e12cm-2,则在反向偏置时,位a与位b的电场强度会大致同时到达场强的极限而击穿,如图3所示,这时的击穿电压是这结构的最优化最大的击穿电压,终端区的击穿与每一位置的累积掺杂剂量是有关的,与掺杂的深浅分布无关。后来研究发现,若果区域4的掺杂是线性横向变的会比恒定掺杂的更优化,(Institute of Physics,Semicond.Sci.Technol.17(2002)721-728),图4是线性横向变掺杂的示意图,图4中的区域5是代表掺杂浓度均匀的区域,区域5的面积与掺杂浓度成正比,区域5的掺杂浓度与区域3的浓度是不一样的,一般來说区域3的浓度比区域5的大得多。终端区的击穿与每一位置的累积掺杂剂量是有关的,卻与掺杂的深浅分布无关。若果区域5的掺杂是优化了的线性横向变浓度,在击穿发生时的电场随位置分佈会如图5所示,图5的电场曲线所包围的面积比图3的大,所以其击穿的电压在佔有相同面积下会提供更大的击穿电压,在工艺制作上,要制作出线性横向变掺杂(如图5所示)是很困难的,一般实施方法是通过在渐变的掩膜窗口上作离子注入然后激活,如图6所示,原来的终端区域5的具有线性横向变掺杂区变成多个分立的掺杂区,分立掺杂区之间的距离,即佔空比,随着低掺杂的区域而增大,图6的分立掺杂区的浓度的横向积分面积(代表累积的掺杂剂量)应该与原来连续图5的线性横变掺杂区的横向积分面积相当,图6是把区域5分割为6小等份来计算占空的,若分割成愈多小区来计算占空比,则所得的横向积分面积更接近原來线性横变掺杂区的横向积分面积。一般称图6的终端结构为多环-结终端延伸(MFZ-JTE)。图6的终端结构中的分立掺杂区的浓度与间距一旦选定了优化值,则得到的击穿电压是优化的,若果掺杂的浓度改变了,则击穿电压便会降低,随偏离优化值愈远而下降得愈大。对於碳化硅來说,注入的P型掺杂离子鋁的有效离子化(即能激活的百分比)随温度而变的,如图7所示,例如掺杂浓度为1e17cm-2的铝原子在室温时,离子化(ionizeddopant fraction)只有0.2,在200℃时约为0.6,相差为4倍之多。即是P型铝掺杂浓度(激活了的浓度)对同一的注入区来说,在200℃时的实际有效浓度是室温时的4倍之多,这对Resurf,或是VLD,或是多分立区-结终端延伸(MFZ-JTE)来说都是致命的,即是当这种结构的终端区的掺杂可能在某一温度是优化的,当温度作大幅改变了,如从室温升至200℃,实际有效浓度变成室温时的约4倍之多,掺杂浓度便大大远离原先的优化值,这会使击穿电压大为降低,如果不解决这问题,基於Resurf或VLD,或JTE,或MFZ-JTE等都不适用於作为碳化硅的终端结构。
发明内容
本发明所揭示的终端结构可以避免以上的缺点,能使终端的击穿电压不会随温度大幅改变而大为降低,也不会因为表面态电荷,层间介质电荷或钝化层电荷的变化而大为降低。
本发明所用的基本器件物理原理是Resurf,进一步优化为横向掺杂浓度缐性渐变的Resurf,工艺制作用渐变开孔注入离子来实现。本发明的核心思想是在设计时便安排好终端结构中某一部分是在高温时负责承受反向偏置的电压,某一部份是在低温时起作用,在温度变化过程中,终端结构内怎样会自动地有相应的部份來承受反向电压,设计本发明的终端结构的要点与主要步骤如下:
(1).订好器件要工作的温度范围,这里以低温为室温25℃,高温为200℃为例,实际上低温值和高温值(即终端的低掺杂浓度分布与高掺杂浓度分布)可以随意选择。
(2).先设计好在低温时的终端结构,如在25℃时的结构,其中需要调校的参数可能包括有掺杂浓度(即注入剂量在25℃时经离化后的实际有效浓度),不同掺杂区的宽度,掺杂区之间的间距,终端掺杂区的总长度,掺杂区下的外延层厚度和浓度等等,假如在25℃时的最优化掺杂浓度分布为图8中的线25。
(3).用之前设计好的低温终端结构(即浓度分布)來设计高温终端的浓度分布,假设外延的浓度不变(实际上会增加了20%,这影响不大,在这里忽略),其他的参数如之前(2)所述的基本上都变化很少,那么在200C时的浓度分布应该与在低温时的分布大致一样,要点是在200℃时的离化率是0.6,25℃时是0.2,对同一的注入离子的实际有效浓度在200℃时的浓度增加为4部,所以在200℃时浓度分布折合为图8中的线200的浓度分布。
(4).设计一在约中间温度的终端浓度分布,这里这中间温度为90℃,在90℃时的离化率约为0.3,用之前(3)的论点,中间温度的终端浓度分布折合为图8中的线90的浓度分布。
(5).然后把不同温度的浓度分布用以下方法接合在一起:先把低温的浓度分布紧接着有源区,之后把中间温度(即90℃)的接在低温浓度分布之后,接合点是在两者的相同浓度之处,然后把重叠的属于低温的部分拿掉,之后把高温的接在中间温度浓度分布之后,接合点是它们相同浓度之处,把重叠属于中间温度的拿掉,最后整个浓度分布如图9所示,这是在低温时的有效浓度分布,在低温时,当器件在反向偏置时,区域25’,90’和200’都用来承受反向电压,高温时,有效浓度分布如图10所示,这时主要是区域200”用来承受反向电压,其它区域像有源区一样,除了边缘部份变成耗尽区,大部分区域是没有耗尽的,是最低电位的。
以上是把温度范围分为三段,即低(25℃)、中(90℃)和高(200℃)来设计,也可以分为二段或三段以上的温度来设计。工艺制作可以在渐变掩膜窗口上注入离子来实现,透过渐变掩膜窗口加上恰当的注入掺杂剂量会得到相应的掺杂区和佔空比,从而得到优化的有效结果。
用本发明设计的终端区可以避免因为掺杂剂量的离化率(ionized dopantfraction)随温度变化而变化,用本发明设计的终端区的方法也可使击穿电压不受表面态密度或钝化层的杂质浓度不同而受影响,用本发明设计的终端区需要使用较大的芯片面积。
附图说明
附图用来提供对本发明的进一步理解,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制:
图1是终端为Resurf结构的功率分立器件的横切面示意图;
图2是终端为Resurf结构的P型掺杂区浓度不优化时表面电场分布示意图;
图3是终端为Resurf结构的P型掺杂区浓度优化时表面电场分布示意图;
图4是终端为線性渐变Resurf结构的功率分立器件的横切面示意图;
图5是终端为線性渐变Resurf结构的P型掺杂区浓度优化时的表面电场分布示意图;
图6是在渐变掩膜窗口上注入掺杂来实现線性渐变Resurf终端结构的示意图;图7是铝在4H-SiC中在不同温度时的离化率;
图8是终端P型区在不同温度时优化的掺杂浓度折合在25C时的浓度分布示意图;
图9是本发明终端P型区在25C时优化的掺杂浓度分布示意图;
图10是本发明终端P型区在200C时优化的掺杂浓度分布示意图;
图11是本发明实施例在表面氧化层上形成有源区注入开孔的横切面示意图;
图12是本发明实施例在表面氧化层上形成终端区注入开孔的横切面示意图;
图13是本发明实施例在碳化硅表面部分形成P型掺杂区;
图14是本发明实施例在有源区形成接触孔示意图;
图15是本发明实施例在碳化硅表面金属接触处留下一层鎳(肖特基金属接触)的示意图;
图16是本发明实施例在碳化硅器件表面完成铝合金层的示意图。
参考符号表:
1 碳化硅衬底
2 碳化硅外延层
3 有源区中的P的型区
4 终端区中的Resurf P型区
5 终端区为连续掺杂的線性渐变Resurf P型区
6 终端区为線性渐变Resurf的分立掺杂P型区
10 二氧化硅层
20 层间介质
30 光刻涂层
40 Ni金属层(肖特基金属接触)
50 铝合金层
具体实施方式
本发明可用于各种各样的碳化硅器件终端结构中,现举一有关功率肖特基二极管实施例来介绍本发明的其中一种应用。实施例中主要是介绍如何使用本发明的其中一种工艺方法,碳化硅晶圆片的磨薄和背面金属化等步骤从略。
实施例:
如图11所示,先将碳化硅表面清洗干净,之后在表面沉积一层二氧化硅(厚度为0.5um至2.0um),在二氧化硅表面积淀光刻涂层,利用掩模暴露出部分二氧化硅,然后对暴露出的部分二氧化硅进行干蚀,直至暴露出碳化硅外延层的上表面,在二氧化硅中形成掩模开孔,接着清除掉光刻涂层,然后对硅片表面少于注入一次P型掺杂剂(铝(Al)和硼(B),剂量为1e14/cm2至1e16/cm2,能量为100KeV至2000KeV)。
如图12所示,清除掉表面二氧化硅,之后在表面沉积一层二氧化硅(厚度为0.5um至2.0um),在二氧化硅表面积淀光刻涂层,利用掩模暴露出部分二氧化硅,然后对暴露出的部分二氧化硅进行干蚀,直至暴露出碳化硅外延层的上表面,在二氧化硅中形成多个掩模开孔,接着清除掉光刻涂层,然后对硅片表面少于注入一次P型掺杂剂(铝(Al)和硼(B),剂量为1e14/cm2至2e15/cm2,能量为100KeV至2000KeV)。
如图13所示,为了避免在高温退火时SiC内的Si会蒸发出来,在晶圆最顶层表面沉积石墨(C)层作为保护,然后才进行高温退火热处理,退火温度约为1100℃至1600℃之间,完成退火后便清除掉表面石墨(C)层。
如图14所示,将碳化硅表面清洗干净,之后在外延层最表面上先沉积无掺杂二氧化硅层(厚度为0.1um至0.5um),然后沉积硼磷玻璃(厚度为0.1um至0.8um),形成层间介质,接着在层间介质表面积淀光刻涂层,利用接触孔掩模暴露出部分层间介质,然后对暴露出的部分层间介质进行干蚀,直至暴露出碳化硅外延层的上表面,在层间介质中形成接触孔掩模开孔。
如图15所示,在接触孔底部以及层间介质上表面沉积一层鎳(Ni)层9,接着清除掉光刻涂层,藉着Life-off方法,在剝离光刻涂层时把不需要的Ni金属层去掉。
如图16所示,对Ni金属层进行适当的退火工艺,通常的温度范围为600至800C,在氮氣氛中快速热退火60秒,接着在该器件的上面沉积一层铝合金50(厚度为0.8um至10um),然后通过金属掩模进行金属浸蚀,形成发射区金属垫层和终端区场板。
最后应说明的是:以上仅为本发明的优选实施例而已,并不用于限制本发明,本发明可用于涉及制造各种半导体功率分立器件(例如,绝缘栅双极晶体管(Trench IGBT)或沟槽二极管),本发明可用于制备600V至15000V的半导体功率分立器件,本发明的实施例是以N型沟道器件作出说明,本发明亦可用于P型沟道器件,尽管参照实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换,但是凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种碳化硅半导体器件的终端结构,包括以下特征:
1.终端区有两个不同的掺杂区;
2.每一掺杂区的浓度都是线性横变的,都有一个浓度分布斜率;
3.靠近有源区的掺杂区的浓度分布斜率比远离有源区的掺杂浓度斜率大;
4.把两个不同的掺杂区接合在一起,较高浓度分布的紧接着有源区,较低浓度分布的接在较高的之后,接合点是在两者的相同浓度之处,然后把重叠浓度的两者之一拿掉,最终的浓度分布有二个不同的斜率。
2.根据权利要求1之(2)所述的每一掺杂区的浓度都是线性横变的,其特征在于,所述的掺杂区在工艺上都是用渐变掩膜窗口上注入掺杂离子来实施,用适当的分立掺杂区的佔空比来实施浓度变化率。
3.根据权利要求2所述的分立掺杂区,其特征在于,所述的分立掺杂区的浓度的横向积分面积(代表累积的掺杂剂量)应该与原来连续的浓度线性横变掺杂区的横向积分面积相当。
4.一种碳化硅半导体器件的终端结构,包括以下特征:
1.终端区有三个不同的掺杂区;
2.每一掺杂区的浓度都是线性横变的,都有一个浓度分布斜率;
3.靠近有源区的掺杂区的浓度分布斜率最大,最远离有源区的掺杂浓度斜率最小,中间浓度分布斜率的位置在二者之间;
4.把三个不同的掺杂区接合在一起,最高浓度分布的紧接着有源区,中间浓度分布的接在最高浓度分布之后,最低浓度分布的接在中间浓度分布之后,接合点是在两者的相同浓度之处,然后把重叠浓度的两者之一拿掉,最终的浓度分布有三个不同的斜率。
5.根据权利要求4之(2)所述的每一掺杂区的浓度都是线性横变的,其特征在于,所述的掺杂区在工艺上都是用渐变掩膜窗口上注入掺杂离子来实施,用适当的分立掺杂区的佔空比来实施浓度变化率。
6.根据权利要求5所述的分立掺杂区,其特征在于,所述的分立掺杂区的浓度的横向积分面积(代表累积的掺杂剂量)应该与原来连续的浓度线性横变掺杂区的横向积分面积相当。
7.一种碳化硅半导体器件的终端结构,包括以下特征:
1.终端区有多于三个不同的掺杂区;
2.每一掺杂区的浓度都是线性横变的,都有一个浓度分布斜率;
3.靠近有源区的掺杂区浓度分布斜率最大,然后有较低浓度斜率的掺杂区放置在有较高浓度斜率的掺杂区之后,最远离有源区的掺杂区浓度斜率最小;
4.把所有不同的掺杂区接合在一起,最高浓度分布的紧接着有源区,然后有较低浓度斜率的掺杂区接在有较高浓度斜率的掺杂区之后,接合点是在两者的相同浓度之处,然后把重叠浓度的两者之一拿掉,最终的浓度分布有多于三个不同的斜率,会接近一弧线。
8.根据权利要求7之(2)所述的每一掺杂区的浓度都是线性横变的,其特征在于,所述的掺杂区在工艺上都是用渐变掩膜窗口上注入掺杂离子来实施,用适当的分立掺杂区的佔空比来实施浓度变化率。
9.根据权利要求8所述的分立掺杂区,其特征在于,所述的分立掺杂区的浓度的横向积分面积(代表累积的掺杂剂量)应该与原来连续的浓度线性横变掺杂区的横向积分面积相当。
CN201510716807.XA 2015-10-26 2015-10-26 一种碳化硅半导体器件的终端结构 Pending CN106611777A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510716807.XA CN106611777A (zh) 2015-10-26 2015-10-26 一种碳化硅半导体器件的终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510716807.XA CN106611777A (zh) 2015-10-26 2015-10-26 一种碳化硅半导体器件的终端结构

Publications (1)

Publication Number Publication Date
CN106611777A true CN106611777A (zh) 2017-05-03

Family

ID=58614832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510716807.XA Pending CN106611777A (zh) 2015-10-26 2015-10-26 一种碳化硅半导体器件的终端结构

Country Status (1)

Country Link
CN (1) CN106611777A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447896A (zh) * 2018-04-08 2018-08-24 深圳市太赫兹科技创新研究院 碳化硅功率器件终端结构的制造方法
US12080806B2 (en) 2018-11-21 2024-09-03 Byd Semiconductor Company Limited Fast recovery diode and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1034288A (zh) * 1987-10-15 1989-07-26 Bbc勃朗·勃威力有限公司 半导体元件及其制造方法
US20110233714A1 (en) * 2010-03-24 2011-09-29 Fuji Electric Systems Co. Ltd. Semiconductor device
CN104704635A (zh) * 2012-10-02 2015-06-10 三菱电机株式会社 半导体装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1034288A (zh) * 1987-10-15 1989-07-26 Bbc勃朗·勃威力有限公司 半导体元件及其制造方法
US20110233714A1 (en) * 2010-03-24 2011-09-29 Fuji Electric Systems Co. Ltd. Semiconductor device
CN104704635A (zh) * 2012-10-02 2015-06-10 三菱电机株式会社 半导体装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447896A (zh) * 2018-04-08 2018-08-24 深圳市太赫兹科技创新研究院 碳化硅功率器件终端结构的制造方法
CN108447896B (zh) * 2018-04-08 2021-02-05 深圳市太赫兹科技创新研究院 碳化硅功率器件终端结构的制造方法
US12080806B2 (en) 2018-11-21 2024-09-03 Byd Semiconductor Company Limited Fast recovery diode and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP6766889B2 (ja) 半導体装置および半導体装置の製造方法
CN114122139B (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
US20130140584A1 (en) Semiconductor device
CN107331616A (zh) 一种沟槽结势垒肖特基二极管及其制作方法
CN108183131A (zh) 一种集成sbd结构的单侧mos型器件制备方法
JPWO2011136272A1 (ja) 半導体装置
CN103346169A (zh) SiC结势垒肖特基二极管及其制造方法
WO2013153909A1 (ja) ワイドバンドギャップ半導体装置およびその製造方法
CN106611776A (zh) 一种n型碳化硅肖特基二极管结构
TWI470802B (zh) 溝槽式金氧半導體電晶體元件及其製造方法
CN106898638A (zh) 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
CN103022154A (zh) 一种快速恢复二极管及制造方法
CN113644117A (zh) 具有新型深沟槽的碳化硅jbs器件元胞结构及其制备方法
CN118198126A (zh) 一种改善体二极管反向恢复性能的超级结器件及制备方法
CN102376779A (zh) SiC肖特基二极管及其制作方法
CN106409898B (zh) 一种具有埋氧化层的沟槽栅igbt及其制作方法
CN107958940A (zh) 一种n型碳化硅耐击穿肖特基二极管结构
CN113066870B (zh) 一种具有终端结构的氧化镓基结势垒肖特基二极管
CN108231866B (zh) 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
CN106611798A (zh) 一种n型碳化硅半导体肖特基二极管结构
RU2740124C1 (ru) Карбидокремниевое переключающее устройство и способ его производства
CN106611777A (zh) 一种碳化硅半导体器件的终端结构
CN105226104A (zh) 一种碳化硅肖特基二极管及其制备方法
CN113488540A (zh) 一种具有垂直场板保护的SiC基槽栅MOSFET结构
CN113363311A (zh) 一种双沟槽SiC功率MOS器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170503