CN106507118B - 一种双模亮度插值滤波结构及方法 - Google Patents
一种双模亮度插值滤波结构及方法 Download PDFInfo
- Publication number
- CN106507118B CN106507118B CN201611064867.9A CN201611064867A CN106507118B CN 106507118 B CN106507118 B CN 106507118B CN 201611064867 A CN201611064867 A CN 201611064867A CN 106507118 B CN106507118 B CN 106507118B
- Authority
- CN
- China
- Prior art keywords
- sub
- pixel
- module
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明特别涉及一种双模亮度插值滤波结构及方法。该双模亮度插值滤波结构，将子块1与两组子块2和级联，形成双模亮度插值滤波电路第一级电路；将子块1输出与第一级输出后接两组子块2，第一级输出接一组子块2，形成双模亮度插值滤波电路第二级电路；将第二级输出与第一级输出后接两组子块2，子块1输出与第二级输出后接一组子块2，形成双模亮度插值滤波电路第三级电路；三级电路级联形成双模亮度插值滤波最终电路。该双模亮度插值滤波结构及方法，根据前级输入的编码模式的不同，将H.264协议和AVS/SVAC协议在亮度插值滤波模块电路复用，提高了片上资源利用率，为编码器其他模块留出了域量；且通过级联方式，各个种类的分像素值以流水形式滤波得出，能够快速高效地完成视频编码中帧间预测亮度插值滤波过程。
Description
技术领域
本发明涉及视频编码技术领域，特别涉及一种双模亮度插值滤波结构及方法。
背景技术
随着多媒体技术的高速发展，视频数据在人们的日常生活生产中越来越起到不可替代的作用。为了方便存储与传输，需对视频数据进行压缩编码。目前主流的压缩编码标准有H.264标准，我国自主推出的AVS/SVAC标准等。
然而目前视频编码芯片大多仅包含一种编码模式，或包含多种编码模式但各自占用片上空间资源，压缩了视频编码其他模块所需的资源，无法对片上资源达到最合理利用，无形中增加了成本。
基于上述问题，本发明提出了一种双模亮度插值滤波结构及方法。
发明内容
本发明为了弥补现有技术的缺陷，提供了一种简单高效的双模亮度插值滤波结构及方法。
本发明是通过如下技术方案实现的：
一种双模亮度插值滤波结构，其特征在于：包括模式配置模块，整像素存储模块，整像素输出接口，滤波器组模块，像素移位模块，分像素存储模块和分像素输出接口，其中滤波器组模块，像素移位模块，分像素存储模块和分像素输出接口复用，以级联方式成双模亮度插值滤波电路；所述整像素存储模块后接整像素输出接口，称为子块1，所述滤波器组模块后接像素移位模块，经分像素存储模块后接分像素输出接口，称为子块2；
将子块1与两组子块2级联，形成双模亮度插值滤波电路第一级电路；将子块1输出与第一级输出后接两组子块2，第一级输出接一组子块2，形成双模亮度插值滤波电路第二级电路；将第二级输出与第一级输出后接两组子块2，子块1输出与第二级输出后接一组子块2，形成双模亮度插值滤波电路第三级电路；三级电路级联形成双模亮度插值滤波最终电路。
所述模式配置模块用于根据输入的编码模式，对整像素存储模块、整像素输出接口、滤波器组模块、像素移位模块、分像素存储模块和分像素输出接口的参数进行配置；
所述整像素存储模块用于保存待插值的整数像素值，其深度和宽度由模式配置模块配置；
所述整像素输出接口用于将整像素存储模块中的数据输出给后级，其数据输出个数由模式配置模块配置；
所述滤波器组模块用于连接整像素输出接口或分像素存储模块输出，计算特定的滤波值，其滤波器数量、滤波器抽头数及滤波器系数由模式配置模块配置；
所述像素移位模块用于将滤波器组模块输出值移位，其移位数由模式配置模块配置；
所述分像素存储模块用于存储移位后的像素值，并把分像素值输出给后级滤波器组模块，其深度和宽度由模式配置模块配置；
所述分像素输出接口用于将分像素存储模块中的数据输出给后级，其数据输出个数由模式配置模块配置。
基于本发明双模亮度插值滤波结构的滤波方法，包括以下步骤：
(1)根据模式配置模块配置的参数组建符合特定编码规范的亮度插值滤波电路；
(2)经第一级电路得到部分1/2像素点数值，存入相应分像素存储模块；
(3)经第二级电路得到部分1/2像素点数值和部分1/4像素点数值，存入相应分像素存储模块；
(4)经第三级电路得到部分1/4像素点数值，存入相应分像素存储模块；完成亮度插值滤波过程。
所述步骤(1)中，特定编码规范包括H.264编码和AVS/SVAC编码模式。
所述步骤(1)中，参数包括整像素存储模块的深度与宽度，整像素输出接口数据输出个数，滤波器组模块的滤波器数量、滤波器抽头数和滤波器系数，像素移位模块移位数，分像素存储模块深度与宽度及分像素输出接口数据输出个数。
本发明的有益效果是：该双模亮度插值滤波结构及方法，根据前级输入的编码模式的不同，将H.264协议和AVS/SVAC协议在亮度插值滤波模块电路复用，提高了片上资源利用率，为编码器其他模块留出了域量；且通过级联方式，各个种类的分像素值以流水形式滤波得出，能够快速高效地完成视频编码中帧间预测亮度插值滤波过程。
附图说明
附图1为本发明双模亮度插值滤波结构示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图和实施例，对本发明进行详细的说明。应当说明的是，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
该双模亮度插值滤波结构，包括模式配置模块，整像素存储模块，整像素输出接口，滤波器组模块，像素移位模块，分像素存储模块和分像素输出接口，其中滤波器组模块，像素移位模块，分像素存储模块和分像素输出接口复用，以级联方式成双模亮度插值滤波电路；所述整像素存储模块后接整像素输出接口，称为子块1，所述滤波器组模块后接像素移位模块，经分像素存储模块后接分像素输出接口，称为子块2；
将子块1与两组子块2级联，形成双模亮度插值滤波电路第一级电路，可完成对由整像素输出接口输出的待编码整像素的1/2像素滤波插值功能；将子块1输出与第一级输出后接两组子块2，第一级输出接一组子块2，形成双模亮度插值滤波电路第二级电路；将第二级输出与第一级输出后接两组子块2，子块1输出与第二级输出后接一组子块2，形成双模亮度插值滤波电路第三级电路；三级电路级联形成双模亮度插值滤波最终电路。
所述模式配置模块用于根据输入的编码模式，对整像素存储模块、整像素输出接口、滤波器组模块、像素移位模块、分像素存储模块和分像素输出接口的参数进行配置；
所述整像素存储模块用于保存待插值的整数像素值，其深度和宽度由模式配置模块配置；
具体而言，对于H.264标准，配置深度为14，宽度为8bit；对于AVS/SVAC标准，配置深度为12，宽度为8bit。基于本发明所优选的，所述整像素存储器可同时按行列读写。
所述整像素输出接口用于将整像素存储模块中的数据输出给后级，其数据输出个数由模式配置模块配置；
对于H.264标准，配置数据输出个数为14；对于AVS/SVAC标准，配置数据输出个数为12；
所述滤波器组模块用于连接整像素输出接口或分像素存储模块输出，计算特定的滤波值，其滤波器数量、滤波器抽头数及滤波器系数由模式配置模块配置；
对于H.264标准，配置滤波器数量为9，配置滤波器抽头数为6，配置滤波器系数为(1,-5,20,20,-5,1)；对于AVS/SVAC标准，配置滤波器数量为9，配置滤波器抽头数为4，配置滤波器系数为(-1,5,5,1)。
所述像素移位模块用于将滤波器组模块输出值移位，其移位数由模式配置模块配置；
对于H.264标准，配置移位数为5；对于AVS/SVAC标准，配置移位数为3。
所述分像素存储模块用于存储移位后的像素值，并把分像素值输出给后级滤波器组模块，其深度和宽度由模式配置模块配置；
对于H.264标准和AVS/SVAC标准，配置深度为9，宽度为8bit。
所述分像素输出接口用于将分像素存储模块中的数据输出给后级，其数据输出个数由模式配置模块配置；
对于H.264标准，配置数据输出个数为8；对于AVS/SVAC标准，配置数据输出个数为10。
基于该双模亮度插值滤波结构的滤波方法，包括以下步骤：
(1)根据模式配置模块配置的参数组建符合特定编码规范的亮度插值滤波电路；
(2)经第一级电路得到部分1/2像素点数值，存入相应分像素存储模块；
(3)经第二级电路得到部分1/2像素点数值和部分1/4像素点数值，存入相应分像素存储模块；
(4)经第三级电路得到部分1/4像素点数值，存入相应分像素存储模块；完成亮度插值滤波过程。
所述步骤(1)中，特定编码规范包括H.264编码和AVS/SVAC编码模式。
所述步骤(1)中，参数包括整像素存储模块的深度与宽度，整像素输出接口数据输出个数，滤波器组模块的滤波器数量、滤波器抽头数和滤波器系数，像素移位模块移位数，分像素存储模块深度与宽度及分像素输出接口数据输出个数。
Claims (4)
1.一种双模亮度插值滤波结构，其特征在于：包括模式配置模块，整像素存储模块，整像素输出接口，滤波器组模块，像素移位模块，分像素存储模块和分像素输出接口，其中滤波器组模块，像素移位模块，分像素存储模块和分像素输出接口复用，以级联方式成双模亮度插值滤波电路；所述整像素存储模块后接整像素输出接口，称为子块1，所述滤波器组模块后接像素移位模块，经分像素存储模块后接分像素输出接口，称为子块2；
将子块1与两组子块2级联，形成双模亮度插值滤波电路第一级电路；将子块1输出与第一级输出后接两组子块2，第一级输出接一组子块2，形成双模亮度插值滤波电路第二级电路；将第二级输出与第一级输出后接两组子块2，子块1输出与第二级输出后接一组子块2，形成双模亮度插值滤波电路第三级电路；三级电路级联形成双模亮度插值滤波最终电路；
所述模式配置模块用于根据输入的编码模式，对整像素存储模块、整像素输出接口、滤波器组模块、像素移位模块、分像素存储模块和分像素输出接口的参数进行配置；所述整像素存储模块用于保存待插值的整数像素值，其深度和宽度由模式配置模块配置；
所述整像素输出接口用于将整像素存储模块中的数据输出给后级，其数据输出个数由模式配置模块配置；
所述滤波器组模块用于连接整像素输出接口或分像素存储模块输出，计算特定的滤波值，其滤波器数量、滤波器抽头数及滤波器系数由模式配置模块配置；
所述像素移位模块用于将滤波器组模块输出值移位，其移位数由模式配置模块配置；
所述分像素存储模块用于存储移位后的像素值，并把分像素值输出给后级滤波器组模块，其深度和宽度由模式配置模块配置；
所述分像素输出接口用于将分像素存储模块中的数据输出给后级，其数据输出个数由模式配置模块配置。
2.一种基于权利要求1所述的双模亮度插值滤波结构的滤波方法，其特征在于，包括以下步骤：
(1)根据模式配置模块配置的参数组建符合特定编码规范的亮度插值滤波电路；
(2)经第一级电路得到部分1/2像素点数值，存入相应分像素存储模块；
(3)经第二级电路得到部分1/2像素点数值和部分1/4像素点数值，存入相应分像素存储模块；
(4)经第三级电路得到部分1/4像素点数值，存入相应分像素存储模块；完成亮度插值滤波过程。
3.根据权利要求2所述的双模亮度插值滤波结构的滤波方法，其特征在于，所述步骤(1)中，特定编码规范包括H.264编码和AVS/SVAC编码模式。
4.根据权利要求2所述的双模亮度插值滤波结构的滤波方法，其特征在于，所述步骤(1)中，参数包括整像素存储模块的深度与宽度，整像素输出接口数据输出个数，滤波器组模块的滤波器数量、滤波器抽头数和滤波器系数，像素移位模块移位数，分像素存储模块深度与宽度及分像素输出接口数据输出个数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611064867.9A CN106507118B (zh) | 2016-11-28 | 2016-11-28 | 一种双模亮度插值滤波结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611064867.9A CN106507118B (zh) | 2016-11-28 | 2016-11-28 | 一种双模亮度插值滤波结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106507118A CN106507118A (zh) | 2017-03-15 |
| CN106507118B true CN106507118B (zh) | 2019-10-11 |
Family
ID=58328768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611064867.9A Active CN106507118B (zh) | 2016-11-28 | 2016-11-28 | 一种双模亮度插值滤波结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106507118B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1589020A (zh) * | 2004-07-29 | 2005-03-02 | 联合信源数字音视频技术（北京）有限公司 | 视频解码芯片分数像素滤波系统及其滤波方法 |
| CN101022546A (zh) * | 2006-10-01 | 2007-08-22 | 炬力集成电路设计有限公司 | 插值运算装置及方法 |
| CN102833550A (zh) * | 2012-09-03 | 2012-12-19 | 北京大学深圳研究生院 | 一种低复杂度的分像素插值滤波器 |
| CN103281536A (zh) * | 2013-05-22 | 2013-09-04 | 福建星网视易信息系统有限公司 | 一种兼容avs及h.264的去块滤波方法及装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0800277D0 (en) * | 2008-01-08 | 2008-02-13 | Imagination Tech Ltd | Video motion compensation |
-
2016
- 2016-11-28 CN CN201611064867.9A patent/CN106507118B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1589020A (zh) * | 2004-07-29 | 2005-03-02 | 联合信源数字音视频技术（北京）有限公司 | 视频解码芯片分数像素滤波系统及其滤波方法 |
| CN101022546A (zh) * | 2006-10-01 | 2007-08-22 | 炬力集成电路设计有限公司 | 插值运算装置及方法 |
| CN102833550A (zh) * | 2012-09-03 | 2012-12-19 | 北京大学深圳研究生院 | 一种低复杂度的分像素插值滤波器 |
| CN103281536A (zh) * | 2013-05-22 | 2013-09-04 | 福建星网视易信息系统有限公司 | 一种兼容avs及h.264的去块滤波方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 视频解码器中插值与加权预测的硬件实现;任晓慧，梁齐;《现代电子技术》;20060930;97-99 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106507118A (zh) | 2017-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10638163B2 (en) | Systems and methods for reducing blocking artifacts | |
| CN102984523A (zh) | 一种多方向的帧内预测编解码方法及装置 | |
| US11206399B2 (en) | Methods, systems, devices and computer-readable mediums for deblocking filter | |
| CN110677644A (zh) | 一种视频编码、解码方法及视频编码帧内预测器 | |
| CN104253998A (zh) | 一种适用于hevc标准的去方块效应滤波器的硬件片上存储方法 | |
| CN102801974B (zh) | 基于cabac的图像压缩熵编码器 | |
| CN104780383B (zh) | 一种3d‑hevc多分辨率视频编码方法 | |
| CN106507118B (zh) | 一种双模亮度插值滤波结构及方法 | |
| CN101605259B (zh) | 对多媒体数据进行变换编、解码的装置及方法 | |
| CN101888554A (zh) | 并行流水运动补偿滤波器vlsi结构设计方法 | |
| CN103092559B (zh) | 用于hevc标准下dct/idct电路的乘法器结构 | |
| CN101488225B (zh) | 一种位平面编码器的vlsi系统 | |
| CN102023944A (zh) | 一种存储器多模访问控制方法及其片上sram存储器控制系统 | |
| CN203206399U (zh) | 一种基于fpga的视频亚像素亮度插值的装置 | |
| WO2020181579A1 (zh) | 一种基于帧内预测的编解码方法、装置及滤波器 | |
| CN103237211B (zh) | 一种基于fpga的视频亚像素亮度插值的方法及其装置 | |
| CN104320661B (zh) | 基于差分熵和结构相似性的图像编码质量预测方法 | |
| CN100486333C (zh) | 插值运算装置及方法 | |
| CN103428502B (zh) | 一种解码方法及解码系统 | |
| CN100576918C (zh) | 一种数字音视频编解码技术标准帧间预测像素生成装置 | |
| CN103596013B (zh) | 新型解码器及解码方法 | |
| CN103458244A (zh) | 一种视频压缩方法及视频压缩器 | |
| CN103731674B (zh) | 一种h.264二维并行后处理去块滤波器硬件实现方法 | |
| CN101005619A (zh) | 一种环路滤波的方法 | |
| CN205320217U (zh) | 一种hevc 4k音视频编码器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190911 Address after: 250100 Ji'nan high tech Zone, Shandong, No. 1036 wave road Applicant after: Inspur Group Co., Ltd. Address before: 250100, Ji'nan province high tech Zone, Sun Village Branch Road, No. 2877, building, floor, building, on the first floor Applicant before: Ji'nan wave high and New Technology Investment Development Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |