[go: up one dir, main page]

CN106449660A - 一种阵列基板、其制作方法及显示装置 - Google Patents

一种阵列基板、其制作方法及显示装置 Download PDF

Info

Publication number
CN106449660A
CN106449660A CN201610995914.5A CN201610995914A CN106449660A CN 106449660 A CN106449660 A CN 106449660A CN 201610995914 A CN201610995914 A CN 201610995914A CN 106449660 A CN106449660 A CN 106449660A
Authority
CN
China
Prior art keywords
layer
underlay substrate
grid
holding tank
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610995914.5A
Other languages
English (en)
Inventor
占建英
张慧文
元淼
于凯
王志鹏
李铁朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610995914.5A priority Critical patent/CN106449660A/zh
Publication of CN106449660A publication Critical patent/CN106449660A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板、其制作方法及显示装置，所述阵列基板包括衬底基板、位于所述衬底基板上的绝缘层和膜层图形，所述衬底基板和所述绝缘层中的至少一个的表面上设置有容纳槽，所述膜层图形的至少部分位于所述容纳槽内。这样，可以有效减小薄膜晶体管的高度，并且减小膜层图形的段差，提升膜层图形的平坦度，降低膜层图形断裂的风险。

Description

一种阵列基板、其制作方法及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、其制作方法及显示装置。
背景技术
随着全球信息社会的兴起增加了对各种显示装置的需求。因此，对各种平面显示装置的研究和开发投入了很大的努力，如液晶显示装置(LCD)、等离子显示装置(PDP)、场致发光显示装置(ELD)以及真空荧光显示装置(VFD)。
液晶显示装置因其功耗小、成本低、无辐射和易操作等特点，得到了广泛的应用，已越来越多的走进人们的生活、工作中。液晶显示装置已广泛应用于各个领域，如家庭、公共场所、办公场及个人电子相关产品等。目前，液晶显示装置已经从制作简单、成本低廉但视角较小的扭曲向列型液晶显示装置(Twisted Nematic,TN)，发展到平面电场切换型液晶显示装置(In-Plane Switching,IPS)、多维电场型液晶显示装置(Advanced SuperDimension Switch,AD-SDS,简称ADS)，以及基于ADS模式提出的高开ロ率的HADS型液晶显示装置。
然而，无论是扭曲向列型液晶显示装置(Twisted Nematic,TN)，还是平面电场切换型液晶显示装置(In-Plane Switching,IPS)、多维电场型液晶显示装置(AdvancedSuper Dimension Switch,AD-SDS,简称ADS)等，薄膜晶体管(Thin Film Transistor，TFT)均是其中的一种关键性电子组件。但是现有的薄膜晶体管，一般是在基板上依次沉积各种不同的膜层图形来形成，因此导致薄膜晶体管的高度比较高，并且各膜层之间容易形成段差，段差比较大，导致沉积某些膜层的时候容易断裂。
发明内容
鉴于此，有必要提供一种阵列基板、其制作方法及显示装置，以解决现有的阵列基板中，在基板上依次沉积各种不同的膜层图形时，薄膜晶体管的高度比较高，各层之间的段差比较大，导致沉积某些膜层的时候容易断裂的问题。
为了达到上述目的，本发明实施例提供一种阵列基板，所述阵列基板包括衬底基板、位于所述衬底基板上的包括绝缘层和膜层图形的薄膜晶体管，所述衬底基板和所述绝缘层中的至少一个的表面上设置有容纳槽，所述膜层图形的至少部分位于所述容纳槽内。
本发明还提供一种显示装置，所述显示装置包括一阵列基板，所述阵列基板包括衬底基板、位于所述衬底基板上的绝缘层和膜层图形，所述衬底基板和所述绝缘层中的至少一个的表面上设置有容纳槽，所述膜层图形的至少部分位于所述容纳槽内。
本发明还提供一种阵列基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上分别形成绝缘层和膜层图形，其特征在于，所述衬底基板和所述绝缘层中的至少一个的表面上设置有容纳槽，所述膜层图形的至少一部分位于所述容纳槽内。
本发明实施例提供的阵列基板、其制作方法及显示装置，在阵列基板的衬底基板和薄膜晶体管中的绝缘层中至少一个上设置容纳槽，以收容薄膜晶体管的膜层图形。这样，可以有效减小薄膜晶体管的高度，并且减小膜层图形的段差，提升膜层图形的平坦度，降低膜层图形断裂的风险。
附图说明
图1为本发明一较佳实施例提供的一种显示装置的立体图；
图2为图1中II-II处所示的部分剖面图；
图3为本发明第二实施方式提供的显示装置的部分剖面图；
图4为本发明第三实施方式提供的显示装置的部分剖面图；
图5至图12为本发明第三实施方式提供的阵列基板的制作过程中的剖面图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
请参阅图1，图1为本发明一较佳实施例提供的一种显示装置的立体图。如图1所示，显示装置100包括第一基板、与第一基板相对设置的第二基板及位于第一基板与第二基板之间的液晶层。显示装置100还包括一显示区101及围绕显示区101的周边区102，显示区101用于实现显示装置的显示功能。
本实施方式中，第一基板为包括薄膜晶体管的基板，也可称为阵列基板，第二基板为与第一基板相对设置的对盒基板，但并不局限于此。也就是说，显示装置100包括阵列基板110、与阵列基板110相对设置的对盒基板120及位于阵列基板110与对盒基板120之间的液晶层130。
请同时参阅图2，图2为图1中II-II处所示的部分剖面图。阵列基板110包括衬底基板111、栅极112、栅极绝缘层113、源极114、漏极115、有源层116和钝化层117。栅极112设置于衬底基板111上，栅极绝缘层113覆盖栅极112及衬底基板111，有源层116位于栅极绝缘层113上并对应设置于栅极112的上方，源极114及漏极115位于有源层116上且与有源层116接触，源极114及漏极115分别设置于有源层116的相对两端，钝化层117覆盖栅极绝缘层113、源极114、漏极115及有源层116。栅极112、栅极绝缘层113、源极114、漏极115和有源层116共同构成了阵列基板110上的薄膜晶体管。
其中，栅极112、源极114、漏极115及有源层116组成了阵列基板110的膜层图形，栅极绝缘层113和钝化层117组成了阵列基板110的绝缘层。
衬底基板111靠近栅极绝缘层113的一侧面上设置有容纳槽1111，栅极112收容于容纳槽1111中。优选的，本实施方式中，栅极112全部位于容纳槽1111中，并且栅极112靠近栅极绝缘层113一侧的表面与衬底基板111靠近栅极绝缘层113一侧的表面齐平，但并不局限于此，在其他实施方式中，栅极112也可以只是部分的收容于容纳槽1111中。
一般的，由于在阵列基板的制作过程中，形成栅极112的时候，会一并形成栅线，栅线也可以是组成膜层图形的一部分，即膜层图形包括栅线。因此，本发明实施方式中，衬底基板111上也可以设置有用于收容栅线的容纳槽，栅线收容于容纳槽中，并且栅线靠近栅极绝缘层113一侧的表面与衬底基板111靠近栅极绝缘层113一侧的表面齐平，或者栅线也仅是部分的位于容纳槽中。
阵列基板110还包括像素电极118，像素电极118位于钝化层117上，并通过钝化层117上的一通孔与漏极115连接。阵列基板110还包括与像素电极118绝缘设置的公共电极层(图未示)。像素电极118也是组成阵列基板110的膜层图形的一部分。
本实施方式中，虽然是在衬底基板设置收容栅极的容纳槽，但并不局限于此，在其他实施方式中，也可以是在栅极绝缘层上设置容纳槽，以收容有源层和/或源极及漏极，以达到本发明减小薄膜晶体管高度，并减小膜层段差的目的。
显示装置可以为：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，显示装置还包括柔性电路板、印刷电路板和背板。
本实施方式中，衬底基板111可以为透光(如玻璃、石英或类似物)或不透光(如芯片、陶瓷或类似物)的刚性无机材质，亦可以为塑胶、橡胶、聚酯或聚碳酸酯等可挠性有机材质。
本实施方式中，像素电极118的材料优选为透明导电材质，如氧化铟锡、氧化铟锌或类似物等。
请参阅图3，图3为本发明第二实施方式提供的显示装置的部分剖面图。如图3所示，显示装置200包括阵列基板210、与阵列基板210相对设置的对盒基板220及位于阵列基板210与对盒基板220之间的液晶层230。
阵列基板210包括衬底基板211、栅极212、栅极绝缘层213、源极214、漏极215、有源层216和钝化层217，栅极212设置于衬底基板211上，栅极绝缘层213覆盖栅极212及衬底基板211，有源层216位于栅极绝缘层213上并对应设置于栅极212的上方，源极214及漏极215位于有源层216上且与有源层216接触，源极214及漏极215分别设置于有源层216的相对两端，钝化层217覆盖栅极绝缘层213、源极214、漏极215及有源层216。栅极212、栅极绝缘层213、源极214、漏极215和有源层216共同构成了阵列基板210的薄膜晶体管。
其中，阵列基板210的膜层图形包括栅极212、源极214、漏极215及有源层216，阵列基板210的绝缘层包括栅极绝缘层213和钝化层217。
阵列基板210还包括像素电极218，像素电极218也是组成阵列基板210的膜层图形的一部分。像素电极218位于栅极绝缘层213上。栅极绝缘层213上远离衬底基板211一侧的表面上设置有容纳槽2131，像素电极218收容于容纳槽2131中，并与漏极215连接。优选的，本实施方式中，像素电极218全部的位于容纳槽2131中，并且像素电极218远离衬底基板211一侧的表面与栅极绝缘层213远离衬底基板211一侧的表面齐平，但并不局限于此，在其他实施方式中，像素电极218也可以只是部分的收容于容纳槽2131中。
阵列基板210还包括与像素电极218绝缘设置的公共电极层(图未示)。
本实施方式中，虽然是在栅极绝缘层上设置收容像素电极的容纳槽，但并不局限于此，在其他实施方式中，也可以是在栅极绝缘层上设置用以收容有源层和/或源极及漏极的容纳槽，以达到本发明减小薄膜晶体管高度，并减小膜层段差的目的。
显示装置可以为：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，显示装置还包括柔性电路板、印刷电路板和背板。
本实施方式中，衬底基板211可以为透光(如玻璃、石英或类似物)或不透光(如芯片、陶瓷或类似物)的刚性无机材质，亦可以为塑胶、橡胶、聚酯或聚碳酸酯等可挠性有机材质。
本实施方式中，像素电极218的材料优选为透明导电材质，如氧化铟锡、氧化铟锌或类似物等。
请参阅图4，图4为本发明第三实施方式提供的显示装置的部分剖面图。如图4所示，显示装置300包括阵列基板310、与阵列基板310相对设置的对盒基板320及位于阵列基板310与对盒基板320之间的液晶层330。
阵列基板310包括衬底基板311、栅极312、栅极绝缘层313、源极314、漏极315、有源层316和钝化层317。栅极312设置于衬底基板311上，栅极绝缘层313覆盖栅极312及衬底基板311，有源层316位于栅极绝缘层313上并对应设置于栅极312的上方，源极314及漏极315位于有源层316上且与有源层316接触，源极314及漏极315分别设置于有源层316的相对两端，钝化层317覆盖栅极绝缘层313、源极314、漏极315及有源层316。栅极312、栅极绝缘层313、源极314、漏极315和有源层316共同构成了阵列基板310的薄膜晶体管。
其中，阵列基板310的膜层图形包括栅极312、源极314、漏极315及有源层316，阵列基板310的绝缘层包括栅极绝缘层313和钝化层317。
衬底基板311靠近栅极绝缘层313的一侧面上设置有容纳槽3111，栅极312收容于容纳槽3111中。优选的，本实施方式中，栅极312全部位于容纳槽3111中，并且栅极312靠近栅极绝缘层313一侧的表面与衬底基板311靠近栅极绝缘层313一侧的表面齐平，但并不局限于此，在其他实施方式中，栅极312也可以只是部分的收容于容纳槽3111中。
一般的，由于在阵列基板的制作过程中，形成栅极312的时候，会一并形成栅线，栅线也可以是组成膜层图形的一部分，即膜层图形包括栅线。因此，本发明实施方式中，衬底基板311上也可以设置有用于收容栅线的容纳槽，栅线收容于容纳槽中，并且栅线靠近栅极绝缘层313一侧的表面与衬底基板311靠近栅极绝缘层313一侧的表面齐平，或者栅线也仅是部分的位于容纳槽中。
阵列基板310还包括像素电极318，像素电极318也是组成阵列基板310的膜层图形的一部分。像素电极318位于栅极绝缘层313上。栅极绝缘层313上远离衬底基板311一侧的表面上设置有容纳槽3131，像素电极318收容于容纳槽3131中，并与漏极315连接。优选的，本实施方式中，像素电极318全部的位于容纳槽3131中，并且像素电极318远离衬底基板311一侧的表面与栅极绝缘层313远离衬底基板311一侧的表面齐平，但并不局限于此，在其他实施方式中，像素电极318也可以只是部分的收容于容纳槽3131中。
阵列基板210还包括与像素电极318绝缘设置的公共电极层(图未示)。
本实施方式中，虽然是在栅极绝缘层上设置收容像素电极的容纳槽，但并不局限于此，在其他实施方式中，也可以是在栅极绝缘层上设置用以收容有源层和/或源极及漏极的容纳槽，以达到本发明减小薄膜晶体管高度，并减小膜层段差的目的。
显示装置可以为：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，显示装置还包括柔性电路板、印刷电路板和背板。
本实施方式中，衬底基板311可以为透光(如玻璃、石英或类似物)或不透光(如芯片、陶瓷或类似物)的刚性无机材质，亦可以为硅、塑胶、橡胶、聚酯或聚碳酸酯等可挠性有机材质。
本实施方式中，像素电极318的材料优选为透明导电材质，如氧化铟锡、氧化铟锌或类似物等。
下面以上述本发明第三实施方式提供的显示装置中的阵列基板的制作方法为例来进行具体的说明，而上述本发明一最佳实施方式和本发明第二实施方式中的阵列基板的制作方法，只需要将本发明第三实施方式的阵列基板的制作方法的对应步骤替换成常规步骤或适当修改即可。
请参阅图5至图8，为本发明第三实施方式提供的阵列基板的制作过程的剖面图，本发明的阵列基板的制作方法包括如下步骤：
步骤101、提供一衬底基板411。
其中，衬底基板411可以为透光(如玻璃、石英或类似物)或不透光(如芯片、陶瓷或类似物)的刚性无机材质，亦可以为硅、塑胶、橡胶、聚酯或聚碳酸酯等可挠性有机材质。
具体的，如图5所示，提供一衬底基板411，并可以使用刻蚀等工艺在衬底基板411上形成容纳槽4111。容纳槽4111位于衬底基板411上靠近即将在衬底基板411上形成的栅极绝缘层413的一侧表面上。
步骤102、在衬底基板411上分别形成绝缘层和膜层图形，衬底基板411和绝缘层中的至少一个的表面上设置有容纳槽，膜层图形的至少一部分位于容纳槽内。
该步骤中，可以在衬底基板411上形成包括栅极和栅线的膜层图形，并且栅极和栅线上覆盖有栅极绝缘层，衬底基板上靠近栅极绝缘层的表面设置有容纳槽，栅极和栅线的至少部分位于容纳槽内。
具体的，形成膜层图形具体为：
请参阅图6，首先在具有容纳槽4111的衬底基板411上，涂覆一层光致抗蚀剂层440，使用半阶掩膜或者灰阶掩膜图案化光致抗蚀剂层440，除去光致抗蚀剂层440上位于容纳槽4111上的部分，以暴露出容纳槽4111。
请参阅图7，在光致抗蚀剂层440上形成一金属层450，由于光致抗蚀剂层440及容纳槽4111的存在，段差增加，导致的金属层450断裂，以使得形成的金属层450，一部分位于光致抗蚀剂层440上，一部分位于容纳槽4111中。
请参阅图8，剥离光致抗蚀剂层440及位于光致抗蚀剂层上的金属层450，留下位于容纳槽中4111中的金属层450，以得到包括栅极412的膜层图形，栅极412上可以覆盖有后续即将在衬底基板411上要形成的栅极绝缘层，容纳槽411就位于衬底基板411上靠近栅极绝缘层一侧的表面上，栅极412至少部分位于所述容纳槽内。
优选的，本实施方式中，栅极412全部位于容纳槽4111中，并且栅极412靠近栅极绝缘层413一侧的表面与衬底基板411靠近栅极绝缘层413一侧的表面齐平，但并不局限于此，在其他实施方式中，栅极412也可以只是部分的收容于容纳槽4111中。
一般的，由于在阵列基板的制作过程中，形成栅极412的时候，会一并形成栅线，栅线也可以是组成膜层图形的一部分，即膜层图形包括栅线。因此，本发明实施方式中，衬底基板411上也可以设置有用于收容栅线的容纳槽，并且在制作栅极412的同时，使用相同方法制作得到栅线，栅线收容于容纳槽中，并且与栅极412相同，栅线靠近即将在衬底基板411上形成的栅极绝缘层413一侧的表面与衬底基板411靠近即将在衬底基板411上形成的栅极绝缘层413一侧的表面齐平，或者栅线也仅是部分的位于容纳槽中。
然后，分别在衬底基板上形成包括薄膜晶体管的栅极绝缘层的绝缘层和包括像素电极的膜层图形，栅极绝缘层上远离衬底基板的表面设置有容纳槽，像素电极的至少一部分位于容纳槽内。
具体的，形成绝缘层和膜层图形具体为：
请参阅图9，在所述衬底基板上形成一层绝缘材质的膜层460，并在绝缘材质的膜层460上铺设一层光致抗蚀剂层470，并图案化光致抗蚀剂层470，在光致抗蚀剂层上形成一凹槽471。
对光致抗蚀剂层470进行曝光、显影和蚀刻等工艺后，剥离光致抗蚀剂层470，以得到包括栅极绝缘层413的绝缘层，如图10中所示，栅极绝缘层413远离衬底基板411一侧的表面上具有容纳槽4131，光致抗蚀剂层470上的凹槽471与容纳槽4131的位置相对应，且大小相同。
在栅极绝缘层413上形成一导电材质的膜层，然后通过曝光和蚀刻等工艺形成阵列基板410的像素电极418，如图11中所示，像素电极418也是组成阵列基板410的膜层图形的一部分，即膜层图形包括像素电极418。像素电极418的至少一部分收容于容纳槽4131中。
优选的，本实施方式中，像素电极418全部的位于容纳槽4131中，并且像素电极418远离衬底基板411一侧的表面与栅极绝缘层413远离衬底基板411一侧的表面齐平，但并不局限于此，在其他实施方式中，像素电极318也可以只是部分的收容于容纳槽3131中。
然后在栅极绝缘层413上依次形成有源层416、源极414、漏极415和钝化层417，以形成如图12所示的，在衬底基板411上设置有薄膜晶体管的阵列基板410。有源层416位于栅极绝缘层413上并对应设置于栅极412的上方，源极414及漏极415位于有源层416上且与有源层416接触，源极414及漏极415分别设置于有源层416的相对两端，钝化层417覆盖栅极绝缘层413、源极414、漏极415及有源层416。
其中，栅极412、源极414、漏极415及有源层416共同组成了阵列基板410的膜层图形，栅极绝缘层413和钝化层417共同组成了阵列基板410的绝缘层。
本发明实施例提供的阵列基板、其制作方法及显示装置，在阵列基板的衬底基板和薄膜晶体管中的绝缘层中至少一个上设置容纳槽，以收容薄膜晶体管的膜层图形。这样，可以有效减小薄膜晶体管的高度，并且减小膜层图形的段差，提升膜层图形的平坦度，降低膜层图形断裂的风险。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种阵列基板，所述阵列基板包括衬底基板、位于所述衬底基板上的绝缘层和膜层图形，其特征在于，所述衬底基板和所述绝缘层中的至少一个的表面上设置有容纳槽，所述膜层图形的至少部分位于所述容纳槽内。
2.根据权利要求1所述的阵列基板，其特征在于，所述膜层图形包括位于衬底基板上的薄膜晶体管的栅极和栅线，所述栅极和所述栅线上覆盖有栅极绝缘层，所述衬底基板靠近所述栅极绝缘层的表面设置有容纳槽，所述栅极和所述栅线的至少部分位于所述容纳槽内。
3.根据权利要求2所述的阵列基板，其特征在于，所述栅极和所述栅线全部位于所述容纳槽内，所述栅极和所述栅线靠近所述栅极绝缘层一侧的表面与所述衬底基板靠近所述栅极绝缘层一侧的表面齐平。
4.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述绝缘层包括栅极绝缘层，所述膜层图形包括位于栅极绝缘层上的像素电极，所述栅极绝缘层上远离所述衬底基板的表面设置有容纳槽，所述像素电极的至少一部分位于所述容纳槽内。
5.根据权利要求4所述的阵列基板，其特征在于，所述像素电极全部位于所述容纳槽内，所述像素电极远离所述衬底基板一侧的表面与所述栅极绝缘层远离所述衬底基板一侧的表面齐平。
6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的阵列基板。
7.一种阵列基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上分别形成绝缘层和膜层图形，其特征在于，所述衬底基板和所述绝缘层中的至少一个的表面上设置有容纳槽，所述膜层图形的至少一部分位于所述容纳槽内。
8.如权利要求7所述的制作方法，其特征在于，提供一衬底基板具体为：
提供一衬底基板，并在所述衬底基板的一侧形成一容纳槽；
形成所述膜层图形和所述绝缘层具体为：
在所述衬底基板上涂覆光致抗蚀剂层，并图案化所述光致抗蚀剂层，暴露出所述容纳槽；
在所述光致抗蚀剂层上形成一金属层，使得形成的金属层，一部分位于所述光致抗蚀剂层上，另一部分位于所述容纳槽中；
剥离所述光致抗蚀剂层及位于所述光致抗蚀剂层上的金属层，留下位于所述容纳槽中的金属层，以得到包括栅极和栅线所述膜层图形，所述栅极和所述栅线上覆盖有栅极绝缘层，所述容纳槽位于所述衬底基板上靠近所述栅极绝缘层一侧的表面，所述栅极和所述栅线的至少部分位于所述容纳槽内。
9.如权利要求8所述的制作方法，其特征在于，所述栅极和所述栅线全部位于所述容纳槽内，所述栅极和所述栅线靠近所述绝缘层一侧的表面与所述衬底基板靠近所述绝缘层一侧的表面齐平。
10.如权利要求7-9任一项所述的制作方法，其特征在于，形成所述绝缘层和膜层图形具体为：
在所述衬底基板上形成一层绝缘材质的膜层；
在所述绝缘材质的膜层上铺设光致抗蚀剂层，并图案化光致抗蚀剂层，剥离所述光致抗蚀剂层，以得到包括栅极绝缘层的绝缘层，所述栅极绝缘层在远离所述衬底基板一侧的表面上具有所述容纳槽；
在所述栅极绝缘层上形成包括像素电极的所述膜层图形，所述像素电极的至少一部分位于所述容纳槽内。
11.如权利要求10所述的制作方法，其特征在于，所述像素电极全部位于所述容纳槽内，所述像素电极远离所述衬底基板一侧的表面与所述栅极绝缘层远离所述衬底基板一侧的表面齐平。
CN201610995914.5A 2016-11-11 2016-11-11 一种阵列基板、其制作方法及显示装置 Pending CN106449660A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610995914.5A CN106449660A (zh) 2016-11-11 2016-11-11 一种阵列基板、其制作方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610995914.5A CN106449660A (zh) 2016-11-11 2016-11-11 一种阵列基板、其制作方法及显示装置

Publications (1)

Publication Number Publication Date
CN106449660A true CN106449660A (zh) 2017-02-22

Family

ID=58208360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610995914.5A Pending CN106449660A (zh) 2016-11-11 2016-11-11 一种阵列基板、其制作方法及显示装置

Country Status (1)

Country Link
CN (1) CN106449660A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170749A (zh) * 2017-04-27 2017-09-15 上海天马微电子有限公司 一种阵列基板及其制作方法
WO2019037166A1 (zh) * 2017-08-21 2019-02-28 深圳市华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
US10333086B2 (en) 2017-08-21 2019-06-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel fabrication method and flexible display panel
CN111769207A (zh) * 2020-07-10 2020-10-13 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置
WO2021077477A1 (zh) * 2019-10-25 2021-04-29 Tcl华星光电技术有限公司 一种阵列基板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3504234A1 (de) * 1984-09-06 1986-03-13 Siemens AG, 1000 Berlin und 8000 München Feldeffekt-halbleiterbauelement
CN104393002A (zh) * 2014-10-29 2015-03-04 合肥京东方光电科技有限公司 一种显示基板及其制作方法、显示装置
CN106098701A (zh) * 2016-06-30 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3504234A1 (de) * 1984-09-06 1986-03-13 Siemens AG, 1000 Berlin und 8000 München Feldeffekt-halbleiterbauelement
CN104393002A (zh) * 2014-10-29 2015-03-04 合肥京东方光电科技有限公司 一种显示基板及其制作方法、显示装置
CN106098701A (zh) * 2016-06-30 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170749A (zh) * 2017-04-27 2017-09-15 上海天马微电子有限公司 一种阵列基板及其制作方法
CN107170749B (zh) * 2017-04-27 2020-03-24 上海天马微电子有限公司 一种阵列基板及其制作方法
WO2019037166A1 (zh) * 2017-08-21 2019-02-28 深圳市华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
US10333086B2 (en) 2017-08-21 2019-06-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel fabrication method and flexible display panel
KR20200034805A (ko) * 2017-08-21 2020-03-31 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널
JP2020529047A (ja) * 2017-08-21 2020-10-01 深▲せん▼市華星光電半導体顕示技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． フレキシブルディスプレイパネルの製造方法及びフレキシブルディスプレイパネル
KR102315759B1 (ko) * 2017-08-21 2021-10-21 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널
WO2021077477A1 (zh) * 2019-10-25 2021-04-29 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
CN111769207A (zh) * 2020-07-10 2020-10-13 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置
CN111769207B (zh) * 2020-07-10 2023-07-25 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置

Similar Documents

Publication Publication Date Title
CN104716144B (zh) 阵列基板及其制作方法、显示装置
JP6223987B2 (ja) 表示装置、薄膜トランジスター、アレイ基板及びその製造方法
US9711542B2 (en) Method for fabricating display panel
CN108231671B (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
US20180226604A1 (en) Display substrate, display panel, display apparatus, and method of fabricating display substrate and display panel
CN105161495B (zh) 一种阵列基板及其制作方法、显示面板
US8962404B2 (en) Method for manufacturing fan-out lines on array substrate
WO2014190702A1 (zh) 阵列基板及其制作方法、显示装置
CN104022156B (zh) 薄膜晶体管、阵列基板及相应的制作方法、显示装置
CN106449660A (zh) 一种阵列基板、其制作方法及显示装置
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
CN106057824A (zh) 阵列基板及其制作方法、显示装置
KR20130134448A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
WO2015010397A1 (zh) 阵列基板及其制造方法、显示装置
CN108010924A (zh) 一种阵列基板及制作方法、显示面板
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN106024813A (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
CN104020621B (zh) 一种阵列基板及其制备方法、显示装置
TWI294688B (en) Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus
CN109860207B (zh) 一种阵列基板、其制作方法、显示面板及显示装置
CN104392920A (zh) Tft阵列基板及其制作方法、显示装置
EP3355346B1 (en) Manufacturing method of array substrate, array substrate, and display device
CN103913944A (zh) 半色调掩膜版、阵列基板及其制作方法、显示装置
CN107422543A (zh) 一种显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222