CN106356014B - 内嵌式触控显示面板电路架构 - Google Patents

Abstract

本发明涉及一种内嵌式触控显示面板电路架构，其包括一驱动IC单元（3）、一触控感测控制单元（11）及一显示数据写入单元（12），驱动IC单元的I/O端与触控感测控制单元及显示数据写入单元耦接，藉此电路架构，搭配分时驱动的概念，使面板可以顺利的运作触控及显示功能，并且降低驱动IC的实体管脚（pin）数目，藉此降低线路布局的问题。

Description

内嵌式触控显示面板电路架构

技术领域

本发明涉及一种内嵌式触控显示面板电路架构，特别是涉及一种实体信号端口减少的多任务电路。

背景技术

传统触控显示整合面板，显示的控制信号与触控的感测信号的输入与接收，是分别藉由不同的驱动IC来控制，信号间的彼此相互干扰较低，也不易会有信号线集成空间的冲突问题，但随着以整合式触控显示技术的发展，不论是外挂式或内嵌式触控技术，随着整合程度增加，上述的信号线集成空间的冲突问题都会随之增加。

以目前最具整合性及竞争性的内嵌式触控技术来说，当触摸感测及显示信号透过相同的触控显示驱动器整合IC（Touch Display Driver Integration . TDDI）来进行驱动，将可降低成本（IC/FPC数目及节省Bonding作业），然而这样的作法将会受到极大的问题所挑战，即为整合后的显示器用的显示信号线与触摸感测用的信号线数量大幅增加（数量迭加），如此将使的新控制IC的I/O数量大幅度增加，进而导致面板的线路布局困难及复杂走线所发生的信号干扰更加严重，如此上述的问题限制了高分辨率面板的内嵌式触控技术的应用。

对于上述问题，当前业界主要的开发及解决手段，是倾向使用高生产成本的低温多晶硅（Low Temperature Poly Silicon . LTPS）薄膜晶体管技术，将显示用的数据传输线（data line）的管脚（pin），藉由多任务器（multiplexer）的设计帮助，做高速多任务切换来减少驱动IC的实体管脚（pin）数目，藉此降低线路布局的问题。

然而这种解决手段，除了生产成本昂贵外，如遇到更高分辨率的产品整合时，相同的问题（线路布局困难及复杂走线所发生的信号干扰）将会再次发生，如此可知当前的解决手段，并非长久有效的方式。

发明内容

本发明的目的是提供一种利用触控/显示整合的分时驱动概念，利用较长的信号输出间隔特性，进而对应于一般TFT技术多任务电路，来达成实体信号数减少的优点及目的。

为实现上述目的，本发明提供一种内嵌式触控显示面板电路架构，其包括驱动IC单元、触控感测控制单元和显示数据写入单元。驱动IC单元包括一I/O端，并由该I/O端进行分时输出一数据信号及一感测信号，或由该I/O端接收该感测信号；一触控感测控制单元，该触控感测控制单元具有至少三端点，其中第一端点耦接到该驱动IC单元的该I/O端，第二端点耦接到共通电极，第三端点耦接到感测共通共用线（Sensor（Vcom） Line），该触控感测控制单元进行分时控制将共通电极的共通电压信号（Vcom）耦接到感测共通共用线（Sensor（Vcom） Line）输出，以及分时将该驱动IC单元的该I/O端耦接到感测共通共用线，输出或接收感测信号；一显示数据写入单元，该显示数据写入单元的一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，该显示数据写入单元进行分时控制，在该触控感测控制单元将共通电极耦接到感测共通共用线（Sensor（Vcom） Line）时，将该驱动IC单元的I/O端输出数据信号耦接到该第一数据线，以及分时控制该触控感测控制单元将该驱动IC单元的I/O端输出或接收感测信号时,使第一数据线浮接。

在内嵌式触控显示面板电路架构再一种示意性的实施方式中，触控感测控制单元包括一第一晶体管及一第二晶体管。该第一晶体管一端耦接到该驱动IC单元的I/O端，该第二晶体管一端耦接到共通电极，两晶体管的另一端共接，该第一晶体管与第二晶体管为分时致动，在第一时间控制将共通电极的共通电压信号（Vcom）耦接到感测共通共用线（Sensor（Vcom） Line）输出，在第二时间将该驱动IC单元的I/O端耦接到感测共通共用线（Sensor（Vcom） Line），输出或接收感测信号。

在内嵌式触控显示面板电路架构又一种示意性的实施方式中，显示数据写入单元包括一第三晶体管，该第三晶体管一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，该第三晶体管分时致动，当第一晶体管与第二晶体管控制将共通电极耦接到感测共通共用线（Sensor（Vcom） Line）时，将该驱动IC单元的I/O端输出数据信号耦接到该第一数据线，而当该第一晶体管与第二晶体管控制将该驱动IC单元该I/O端输出或接收感测信号时，使第一数据线浮接。

在内嵌式触控显示面板电路架构又一种示意性的实施方式中，显示数据写入单元包括一第三晶体管及一第四晶体管。该第三晶体管及第四晶体管的一端耦接到该驱动IC单元的I/O端，另一端则分别耦接到第一数据线及第二数据线，当该第一晶体管与第二晶体管控制将共通电极耦接到感测共通共用线（Sensor（Vcom） Line）时，该第三晶体管与第四晶体管分时致动控制将该驱动IC单元的I/O端输出数据信号耦接到第一数据线及第二数据线，以及当该第一晶体管与第二晶体管控制将该驱动IC单元的I/O端输出或接收感测信号时，使第一数据线及第二数据线浮接。

在内嵌式触控显示面板电路架构另一种示意性的实施方式中，其包括驱动IC单元、触控感测控制单元和显示数据写入单元。驱动IC单元包括一I/O端，并由该I/O端进行分时输出一数据信号及一感测信号，或由该I/O端接收该感测信号；一触控感测控制单元，该触控感测控制单元具有至少三端点，第一端点耦接到该驱动IC单元的该I/O端，第二端点耦接到共通电极，第三端点耦接到感测共通共用线（Sensor（Vcom） Line），该触控感测控制单元进行分时控制将共通电极的共通电压信号（Vcom）耦接到感测共通共用线（Sensor（Vcom）Line）输出，以及分时将该驱动IC单元的该I/O端耦接到感测共通共用线，输出或接收感测信号；一显示数据写入单元，该显示数据写入单元的一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，该显示数据写入单元进行分时控制，在该触控感测控制单元将共通电极耦接到感测共通共用线（Sensor（Vcom） Line）时，将该驱动IC单元的I/O端输出数据信号耦接到该第一数据线，以及分时控制该触控感测控制单元将该驱动IC单元的I/O端输出或接收感测信号时, 将该驱动IC单元的I/O端所输出或接收的感测信号耦接到第一数据线。

在内嵌式触控显示面板电路架构又一种示意性的实施方式中，触控感测控制单元包括一第一晶体管及一第二晶体管。该第一晶体管一端耦接到该驱动IC单元的I/O端，该第二晶体管一端耦接到共通电极，两晶体管的另一端共接，该第一晶体管与第二晶体管为分时致动，在第一时间及第二时间控制将共通电极的共通电压信号（Vcom）耦接到感测共通共用线（Sensor（Vcom） Line）输出，在第三时间将该驱动IC单元的I/O端耦接到感测共通共用线（Sensor（Vcom） Line），输出或接收感测信号。

在内嵌式触控显示面板电路架构又一种示意性的实施方式中，显示数据写入单元包括一第三晶体管及一第四晶体管。该第三晶体管与该第四晶体管一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，该第三晶体管分时致动，当该第一晶体管与第二晶体管控制将共通电极耦接到感测共通共用线（Sensor（Vcom） Line）时，将该驱动IC单元的I/O端输出数据信号耦接到该第一数据线，该第四晶体管分时致动，当该第一晶体管与第二晶体管控制将该驱动IC单元的I/O端所输出或接收感测信号时，将该驱动IC单元的I/O端输出或接收的感测信号耦接到第一数据线。

在内嵌式触控显示面板电路架构又一种示意性的实施方式中，显示数据写入单元更包括一第三晶体管、一第四晶体管、一第五晶体管及一第六晶体管。该第三晶体管及该第四晶体管一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，而该第五晶体管及该第六晶体管一端耦接到该驱动IC单元的I/O端，另一端耦接到一第二数据线，当该第一晶体管与第二晶体管控制将共通电极耦接到感测共通共用线（Sensor（Vcom） Line）时，该第三晶体管与第五晶体管分时致动控制将该驱动IC单元的I/O端输出数据信号耦接到第一数据线或第二数据线；当该第一晶体管与第二晶体管控制将该驱动IC单元的I/O端输出或接收感测信号时，该第四晶体管与第六晶体管分时致动控制，将该驱动IC单元的I/O端输出或接收感测信号耦接到第一数据线与第二数据线。

藉由上述的电路架构，在分时驱动的情况下，将驱动IC单元显示所使用的data、Vcom及触控使用的sensor等信号，藉由本发明的电路架构连结到触控显示整合面板的主动区（active area）的数据线（Data Line）及感测共通共用线（Sensor（Vcom） Line），藉此减少触控显示驱动器整合IC（Touch Display Driver Integration , TDDI）的实体的实体管脚（pin）数目。

为让本案的目的、特征和优点能使本领域普通技术人员更易理解，下文结合较佳实施例，并配合附图，作详细说明如下。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是应用本发明电路架构的内嵌式触控显示面板的示意图。

图2是应用本发明电路架构的方块示意图。

图3是本发明分时驱动信号第一类型的时序变化示意图。

图4是本发明第一实施例的电路架构示意图。

图5和图6是本发明第一实施例的电路架构在第一类型时序变化中的关系示意图。

图7是本发明第二实施例的电路架构示意图。

图8和图9是本发明第二实施例的电路架构在第一类型时序变化中的关系示意图。

图10是本发明分时驱动信号第二类型的时序变化示意图。

图11是本发明第三实施例的电路架构示意图。

图12、图13和图14是本发明第三实施例的电路架构在第二类型时序变化中的关系示意图。

图15是本发明第四实施例的电路架构示意图。

图16、图17和图18是本发明第四实施例的电路架构在第二类型时序变化中的关系示意图。

标记说明：

1 电路架构

11、11a、11b、11c触控感测控制单元

111、111a、111b、111c 第一晶体管

112、112a、112b、112c 第二晶体管

12、12a、12b、12c显示数据写入单元

121、121a、121b、121c第三晶体管

122a、122b、122c第四晶体管

123c 第五晶体管

124c 第六晶体管

2触控显示整合面板

3、3a、3b、3c驱动IC单元

4、4a、4b、4c感测共通共用线

5、5a第一数据线

51b、51c 第一数据线

52b、52c 第二数据线

6、6a、6b、6c 共通电极

7 显示像素的控制主动组件

8 触控感应电极

9 触控显示有效区。

具体实施方式

为清楚呈现本发明的特征，附图中的各组件仅为示意而并非按照实物的外形与比例绘制，且省略部分公知组件。此外，为呈现对本发明说明的一贯性，在不同实施例中，相同或相似的标记代表相同或相似的组件或步骤。在实施例中所提到的方向用语，例如：上、下、左、右、前、后等，仅是参考附图的方向，因此，使用的方向用语是用来说明，而非用来限制本发明，且在此先定义说明，在本实施例及下述所有的实施例中，在文中所提到“晶体管”一词，在图示中皆具有三个电极，“第一电极”是指“晶体管”上方的电极，可为晶体管的汲极或源极，“第二电极”是指“晶体管”下方的电极，可为晶体管的汲极或源极，而“第三电极”是指“晶体管”水平方向的电极（有可能向左或向右的晶体管闸极）。

请参阅图1，为应用本发明电路架构的内嵌式触控显示面板的示意图，由图中可看出，电路架构1在触控显示整合面板2内，并分别与驱动IC单元3、感测共通共用线4、第一数据线5及共通电极6连接，又其中感测共通共用线4将在触控显示有效区9内与多个触控感应电极8连接，而第一数据线5将在触控显示有效区9内与多个显示像素的控制主动组件7连结；其运用本发明的电路架构1的内嵌式触控显示面板结构示意，具体来说，本发明的技术重点在于电路架构1的设计改变，来减少驱动IC单元3（触控显示驱动器整合IC）的实体I/O管脚（pin）数量，藉此来克服当前a-Si（非晶硅薄膜晶体管） TFT或IGZO（氧化铟镓锌） TFT面板困难于In-cell触控显示面板整合技术的应用。

请参阅图2，应用本发明电路架构的方块示意图，在一个电路架构1中，包含了一驱动IC单元3，其连接至少一个触控感测控制单元11及至少一显示数据写入单元12，透过这样的电路架构，搭配分时驱动的概念，将可使触控显示整合面板2正常顺利的运作，并且降低驱动IC单元3的实体管脚（pin）数目，来实现降低线路布局的问题；为了方便说明，在下述的实施例说明，都为一驱动IC单元3对应一触控感测控制单元11及显示数据写入单元12，但不因此有所局限本发明的技术应用。

请参阅图3，本发明分时驱动信号第一类型的时序变化示意图，在本发明中的第一实施例、第二实施例中，皆是运用图3中的分时驱动来进行周期性操作，具体来说，一个完整的周期时间（Frame time）可分为两个时段，分别为第一时间（Display）及第二时间（Touch）：在第一时间（Display）时，DE处来源将会为high的状态，而TE处来源将会low的状态；而当在第二时间（Touch）时，DE处来源将会为low的状态，TE处来源将会high的状态；上述的第一时间（Display）及第二时间（Touch）将进行周期性的反复轮替，来进行分时驱动操作。

请参阅图4，为本发明第一实施例的电路架构示意图，在图中可看出电路架构包含了：

触控感测控制单元11，包含：

一第一晶体管111；及

一第二晶体管112，该第一晶体管111的第一电极与该第二晶体管112的第二电极共接，该第一晶体管111与第二晶体管112为分时致动，在第一时间控制将共通电极6的共通电压信号（Vcom）耦接到感测共通共用线4（Sensor（Vcom） Line）输出，在第二时间将该驱动IC单元的I/O端耦接到感测共通共用线4（Sensor（Vcom） Line），输出或接收感测信号；

显示数据写入单元12，包含：

一第三晶体管121，该第三晶体管121一端耦接到该驱动IC单元3的I/O端，另一端耦接到第一数据线5，该第三晶体管121分时致动，当第一晶体管111与第二晶体管112控制将共通电极6耦接到感测共通共用线4（Sensor（Vcom） Line）时，将该驱动IC单元3的I/O端输出数据信号耦接到该第一数据线5。

请参阅图5和图6，为本发明第一实施例的电路架构在第一类型时序变化（参见图3）中的关系示意图，图示中为第一实施例的一个完整的周期时间（Frame time）下的变化，在第一时间（Display）的情况下，DE输出为高电平，第二晶体管112及第三晶体管121将会导通（ON），而TE输出为低电平，第一晶体管111将会截止（OFF），在此状态下，第一数据线5将会送出显示时所需要的灰阶信号，而感测共通共用线4则输出共通电极6的共通电压信号（Vcom），为了方便表示上述的说明，在第一时间（Display）的情况使用了箭头实线来表示。

而当第二时间（Touch）的情况下，DE输出为低电平，第二晶体管112及第三晶体管121将会截止（OFF），而TE输出为高电平，第一晶体管111将会导通（ON），在此状态下，将会使驱动IC单元3输出触控用传感器的感测信号至感测共通共用线4，而第一数据线5在此状态下将会保持浮接状态（Floating），为了方便表示上述的说明，在第二时间（Touch）的情况使用了箭头虚线来表示。

请参阅图7，为本发明第二实施例的电路架构示意图，本实施例在图中可看出电路架构包含了：

触控感测控制单元11a，包含：

一第一晶体管111a；及

一第二晶体管112a，该第一晶体管111a的第一电极与该第二晶体管112a的第二电极共接，该第一晶体管111a与第二晶体管112a为分时致动，在第一时间控制将共通电极6a的共通电压信号（Vcom）耦接到感测共通共用线4a（Sensor（Vcom） Line），在第二时间将该驱动IC单元的I/O端耦接到感测共通共用线4a（Sensor（Vcom） Line），输出或接收感测信号；

显示数据写入单元12a，包含：

一第三晶体管121a；及

一第四晶体管122a，该第三晶体管121a与该第四晶体管122a一端耦接到该驱动IC单元3a的I/O端，另一端耦接到第一数据线5a，该第三晶体管121a分时致动，当该第一晶体管111a与第二晶体管112a控制将共通电极6a耦接到感测共通共用线4a（Sensor（Vcom）Line）时，将该驱动IC单元3a的I/O端输出数据信号耦接到该第一数据线5a，该第四晶体管122a分时致动，当该第一晶体管111a与第二晶体管112a控制将该驱动IC单元3a的I/O端输出或接收感测信号时，将该驱动IC单元3a的I/O端所输出或接收的感测信号耦接到第一数据线5a。

请参阅图8和图9，为本发明第二实施例的电路架构在第一类型时序变化（图3）中的关系示意图，图示中为第二实施例的一个完整的周期时间（Frame time）下的变化，在第一时间（Display）的情况下，DE输出为high，第二晶体管112a及第三晶体管121a将会导通（ON），而TE输出为low，第一晶体管111a及第四晶体管122a将会截止（OFF），在此状态下，第一数据线5a将会送出显示时所需要的灰阶信号（由第三晶体管121a的路径通过），而感测共通共用线4a则输出共通电极6a的共通电压信号（Vcom），为了方便表示上述的说明，在第一时间（Display）的情况使用了箭头实线来表示。

而当第二时间（Touch）的情况下，DE输出为低电平，第二晶体管112a及第三晶体管121a将会截止（OFF），而TE输出为高电平，第一晶体管111a及第四晶体管122a将会导通（ON），在此状态下，将会使驱动IC单元3a输出触控用传感器的感测信号至感测共通共用线4a（由第一晶体管111a的路径通过）及第一数据线5a（由第四晶体管122a的路径通过），在此状态下，将使数据线输出不会保持浮接状态（Floating），而与触控信号同步，进一步使耦合干扰降低，为了方便表示上述的说明，在第二时间（Touch）的情况使用了箭头虚线来表示。

上述的第一实施例及第二实施例，因利用显示及触控分时驱动的概念，可多任务处理显示数据及触控感测信号，所以实体驱动IC的I/O脚位，可减少为原来需求数目的1/2，改善显示及触控整合技术线路布局的挑战。

请参阅图10，本发明分时驱动信号第二类型的时序变化示意图，在本发明中的第三实施例及第四实施例中，皆是运用图10中的分时驱动来进行周期性操作，具体来说，一个完整的周期时间（Frame time）可分为三个区段，分别为第一时间（Display1）、第二时间（Display2）及第三时间（Touch）：在第一时间（Display1）时，DE处来源、DE1处来源将会为high的状态，而TE处来源、DE2处来源将会low的状态；第二时间（Display2）时，DE处来源、DE2处来源将会为high的状态，而TE处来源、DE1处来源将会low的状态；而当在第三时间（Touch）时，DE处来源、DE1处来源及DE2处来源将会为low的状态，而TE处来源将会high的状态；上述的第一时间（Display1）、第二时间（Display2）及第三时间（Touch）将进行周期性的反复轮替，来进行分时驱动操作。

请参阅图11，为本发明第三实施例的电路架构示意图，在图中可看出电路架构包含了：

触控感测控制单元11b，包含：

一第一晶体管111b；及

一第二晶体管112b，该第一晶体管111b的第一电极与该第二晶体管112b的第二电极共接，该第一晶体管111b与第二晶体管112b为分时致动，在第一时间及第二时间控制将共通电极6b的共通电压信号（Vcom）耦接到感测共通共用线4b（Sensor（Vcom） Line），在第三时间将该驱动IC单元3b的I/O端耦接到感测共通共用线4b（Sensor（Vcom） Line），输出或接收感测信号；

显示数据写入单元12b，包含：

一第三晶体管121b：及

一第四晶体管122b，该第三晶体管121b及第四晶体管122b的一端耦接到该驱动IC单元3b的I/O端，另一端则分别耦接到第一数据线51b及第二数据线52b，当该第一晶体管111b与第二晶体管112b控制将共通电极耦接到感测共通共用线4b（Sensor（Vcom） Line）时，该第三晶体管121b与第四晶体管122b分时致动控制将该驱动IC单元3b的I/O端输出数据信号耦接到第一数据线51b 及第二数据线52b ，以及当该第一晶体管111b与第二晶体管112b控制将该驱动IC单元3b的I/O端输出或接收感测信号时，使第一数据线51b及第二数据线52b浮接。

请参阅图12、图13和图14，为本发明第三实施例的电路架构在第二类型时序变化中的关系示意图，图示中为第三实施例的一个完整的周期时间（Frame time）下的变化，在第一时间（Display1）的情况下，DE处及DE1处输出为高电平，第二晶体管112b及第三晶体管121b将会导通（ON），而DE2处及TE处输出为低电平，第一晶体管111b及第四晶体管122b将会截止（OFF），在此状态下，第一数据线51b将会送出显示时所需要的灰阶信号，而感测共通共用线4b则输出共通电极6b的共通电压信号（Vcom），为了方便表示上述的说明，在第一时间（Display1）的情况使用了箭头粗实线来进行表示。

第二时间（Display2）的情况下，DE处及DE2处输出为高电平，第二晶体管112b及第四晶体管122b将会导通（ON），而DE1处及TE处输出为低电平，第一晶体管111b及第三晶体管112b将会截止（OFF），在此状态下，第二数据线52b将会送出显示时所需要的灰阶信号，而感测共通共用线4b则输出共通电极6b的共通电压信号（Vcom），为了方便表示上述的说明，在第二时间（Display2）的情况使用了箭头细实线来进行表示。

而当第三时间（Touch）的情况下，DE处、DE1处及DE2处为低电平，第二晶体管112b、第三晶体管121b及第四晶体管122b将会截止（OFF），而TE处为高电平，第一晶体管111b将会导通（ON），在此状态下，将会使驱动IC单元3b输出触控用传感器的感测信号至感测共通共用线4b，而第一数据线51b及第二数据线52b在此状态下将会保持浮接状态（Floating），为了方便表示上述的说明，在第三时间（Touch）的情况使用了箭头虚线来进行表示。

请参阅图15，为本发明第四实施例的电路架构示意图，在图中可看出电路架构包含了：

触控感测控制单元11c，包含：

一第一晶体管111c；及

一第二晶体管112c，该第一晶体管111c的第一电极与该第二晶体管112c的第二电极共接，该第一晶体管111c与第二晶体管112c为分时致动，在第一时间及第二时间控制将共通电极6c的共通电压信号（Vcom）耦接到感测共通共用线4c（Sensor（Vcom） Line），在第三时间将该驱动IC单元3c的I/O端耦接到感测共通共用线4c （Sensor（Vcom） Line），输出或接收感测信号；

显示数据写入单元12c，包含：

一第三晶体管121c；

一第四晶体管122c；

一第五晶体管123c；及

一第六晶体管124c，该第三晶体管121c及该第四晶体管122c一端耦接到该驱动IC单元3c的I/O端，另一端耦接到一第一数据线51c，而该第五晶体管123c及该第六晶体管124c一端耦接到该驱动IC单元3c的I/O端，另一端耦接到一第二数据线52c，当该第一晶体管111c与第二晶体管112c控制将共通电极6c耦接到感测共通共用线4c（Sensor（Vcom）Line）时，该第三晶体管121c与第五晶体管123c分时致动控制将该驱动IC单元3c的I/O端输出数据信号耦接到第一数据线51c或第二数据线52c，当该第一晶体管111c与第二晶体管112c控制将该驱动IC单元3c的I/O端输出或接收感测信号时，经由第四晶体管122c分时致动，将该驱动IC单元3c该I/O端所输出或接收的感测信号耦接到第一数据线51c，而经由第六晶体管124c分时致动，将该驱动IC单元3c该I/O端所输出或接收的感测信号耦接到第二数据线52c。

请参阅图16、图17和图18，为本发明第四实施例的电路架构在第二类型时序变化中的关系示意图，图示中为第五实施例的一个完整驱动操作的周期时间（Frame time）下的变化，在第一时间（Display1）的情况下，DE处及DE1处输出为高电平，第二晶体管112c及第三晶体管121d将会导通（ON），而DE2处及TE处输出为低电平，第一晶体管111c、第四晶体管122c、第五晶体管123c及第六晶体管124c将会截止（OFF），在此状态下，第一数据线51c将会送出显示时所需要的灰阶信号（由第三晶体管121c的路径通过），而感测共通共用线4c则输出共通电极6c的共通电压信号（Vcom），为了方便表示上述的说明，在第一时间（Display1）的情况使用了箭头粗实线来进行表示。

第二时间（Display2）的情况下，DE处及DE2处输出为高电平，第二晶体管112c及第五晶体管123c将会导通（ON），而DE1处及TE处输出为低电平，第一晶体管111c、第三晶体管121c、第四晶体管122c及第六晶体管124c将会截止（OFF），在此状态下，驱动IC单元3c将在第二数据线51c送出显示时所需要的灰阶信号（由第五晶体管123c的路径通过），而感测共通共用线4c则输出共通电极6c的共通电压信号（Vcom），为了方便表示上述的说明，在第二时间（Display2）的情况使用了箭头粗实线来进行表示。

而当第三时间（Touch）的情况下，DE处、DE1处及DE2处为low，第二晶体管112c、第三晶体管121c及第五晶体管123c将会截止（OFF），而TE处输出为high，第一晶体管111c、第四晶体管122c及第六晶体管124c将会导通（ON），在此状态下，将会使驱动IC单元3c输出触控用传感器的感测信号至感测共通共用线4c、第一数据线51c （由第四晶体管122c的路径通过）及第二数据线52c （由第六晶体管124c的路径通过），在此状态下，将使数据线输出不会保持浮接状态（Floating），而与触控信号同步，进一步使耦合干扰降低。为了方便表示上述的说明，在第三时间（Touch）的情况使用了箭头虚线来进行表示。

上述的第三实施例及第四实施例，因利用分时驱动概念，可多任务处理两个显示数据及触控感测信号，所以实体IC的I/O脚位，可更一步减为原来需求数目的1/3，如此更能方便的应用与改善显示及触控整合技术线路布局的挑战。

以上所述仅为本发明的较佳实施例的说明，而非将本发明狭义地限制于上述实施例，凡在本发明的精神和申请专利范围与原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种内嵌式触控显示面板电路架构，包括：

一驱动IC单元，该驱动IC单元包括一I/O端，并由该I/O端进行分时输出一数据信号及一感测信号，或由该I/O端接收该感测信号；

至少一触控感测控制单元，该触控感测控制单元具有至少三端点，所述端点中的第一端点耦接到该驱动IC单元的该I/O端，所述端点中的第二端点耦接到共通电极，所述端点中的第三端点耦接到感测共通共用线，该触控感测控制单元进行分时控制将共通电极的共通电压信号耦接到感测共通共用线输出，以及分时将该驱动IC单元的该I/O端耦接到感测共通共用线，输出或接收感测信号；及

至少一显示数据写入单元，该显示数据写入单元的一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，该显示数据写入单元进行分时控制，在该触控感测控制单元将共通电极耦接到感测共通共用线时，将该驱动IC单元的I/O端输出数据信号耦接到该第一数据线，以及分时控制该触控感测控制单元将该驱动IC单元的I/O端输出或接收感测信号时，使第一数据线浮接。

2. 根据权利要求1所述的内嵌式触控显示面板电路架构，其中该触控感测控制单元包含：

一第一晶体管；及

一第二晶体管，该第一晶体管一端耦接到该驱动IC单元的I/O端，该第二晶体管一端耦接到共通电极，两晶体管的另一端共接，该第一晶体管与第二晶体管为分时致动，在第一时间控制将共通电极的共通电压信号耦接到感测共通共用线输出，在第二时间将该驱动IC单元的I/O端耦接到感测共通共用线，输出或接收感测信号。

3.根据权利要求2所述的内嵌式触控显示面板电路架构，其中该显示数据写入单元包含：

一第三晶体管，该第三晶体管一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，该第三晶体管分时致动，当第一晶体管与第二晶体管控制将共通电极耦接到感测共通共用线时，将该驱动IC单元的I/O端输出数据信号耦接到该第一数据线，而当该第一晶体管与第二晶体管控制将该驱动IC单元的I/O端输出或接收感测信号时，使第一数据线浮接。

4. 根据权利要求2所述的内嵌式触控显示面板电路架构，其中显示数据写入单元还包含：

一第三晶体管：及

一第四晶体管，该第三晶体管及第四晶体管的一端耦接到该驱动IC单元的I/O端，另一端则分别耦接到第一数据线及第二数据线，当该第一晶体管与第二晶体管控制将共通电极耦接到感测共通共用线时，该第三晶体管与第四晶体管分时致动控制将该驱动IC单元的I/O端输出数据信号耦接到第一数据线及第二数据线，以及当该第一晶体管与第二晶体管控制将该驱动IC单元的I/O端输出或接收感测信号时，使第一数据线及第二数据线浮接。

5.一种内嵌式触控显示面板电路架构，包括：

一驱动IC单元，该驱动IC单元包括一I/O端，并由该I/O端进行分时输出一数据信号及一感测信号，或由该I/O端接收该感测信号；

至少一触控感测控制单元，该触控感测控制单元具有至少三端点，所述端点中的第一端点耦接到该驱动IC单元的该I/O端，所述端点中的第二端点耦接到共通电极，所述端点中的第三端点耦接到感测共通共用线，该触控感测控制单元进行分时控制将共通电极的共通电压信号耦接到感测共通共用线输出，以及分时将该驱动IC单元的该I/O端耦接到感测共通共用线，输出或接收感测信号；及

至少一显示数据写入单元，该显示数据写入单元的一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，该显示数据写入单元进行分时控制，在该触控感测控制单元将共通电极耦接到感测共通共用线时，将该驱动IC单元的I/O端输出数据信号耦接到该第一数据线，以及分时控制该触控感测控制单元将该驱动IC单元的I/O端输出或接收感测信号时，将该驱动IC单元的I/O端所输出或接收的感测信号耦接到第一数据线。

6. 根据权利要求5所述的内嵌式触控显示面板电路架构，其中该触控感测控制单元包含：

一第一晶体管；及

一第二晶体管，该第一晶体管一端耦接到该驱动IC单元的I/O端，该第二晶体管一端耦接到共通电极，两晶体管的另一端共接，该第一晶体管与第二晶体管为分时致动，在第一时间及第二时间控制将共通电极的共通电压信号耦接到感测共通共用线输出，在第三时间将该驱动IC单元的I/O端耦接到感测共通共用线，输出或接收感测信号。

7. 根据权利要求6所述的内嵌式触控显示面板电路架构，其中该显示数据写入单元包含：

一第三晶体管；及

一第四晶体管，该第三晶体管与该第四晶体管一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，该第三晶体管分时致动，当该第一晶体管与第二晶体管控制将共通电极耦接到感测共通共用线时，将该驱动IC单元的I/O端输出数据信号耦接到该第一数据线，该第四晶体管分时致动，当该第一晶体管与第二晶体管控制将该驱动IC单元的I/O端所输出或接收感测信号时，将该驱动IC单元的I/O端输出或接收的感测信号耦接到第一数据线。

8.根据权利要求6所述的内嵌式触控显示面板电路架构，其中显示数据写入单元还包含：

一第三晶体管；

一第四晶体管；

一第五晶体管；及

一第六晶体管，该第三晶体管及该第四晶体管一端耦接到该驱动IC单元的I/O端，另一端耦接到第一数据线，而该第五晶体管及该第六晶体管一端耦接到该驱动IC单元的I/O端，另一端耦接到一第二数据线，当该第一晶体管与第二晶体管控制将共通电极耦接到感测共通共用线时，该第三晶体管与第五晶体管分时致动控制将该驱动IC单元的I/O端输出数据信号耦接到第一数据线或第二数据线；当该第一晶体管与第二晶体管控制将该驱动IC单元的I/O端输出或接收感测信号时，该第四晶体管与第六晶体管分时致动控制，将该驱动IC单元的I/O端输出或接收感测信号耦接到第一数据线与第二数据线。