[go: up one dir, main page]

CN106326509B - 一种电路仿真方法和装置 - Google Patents

一种电路仿真方法和装置 Download PDF

Info

Publication number
CN106326509B
CN106326509B CN201510368767.4A CN201510368767A CN106326509B CN 106326509 B CN106326509 B CN 106326509B CN 201510368767 A CN201510368767 A CN 201510368767A CN 106326509 B CN106326509 B CN 106326509B
Authority
CN
China
Prior art keywords
circuit
simulation
port
current
equivalent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510368767.4A
Other languages
English (en)
Other versions
CN106326509A (zh
Inventor
田宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510368767.4A priority Critical patent/CN106326509B/zh
Priority to PCT/CN2016/075912 priority patent/WO2017000585A1/zh
Priority to US15/736,276 priority patent/US20180165389A1/en
Publication of CN106326509A publication Critical patent/CN106326509A/zh
Application granted granted Critical
Publication of CN106326509B publication Critical patent/CN106326509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/16—Equivalence checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种电路仿真方法和装置。该方法将电路划分为第一仿真电路和第二仿真电路。在每一仿真时步中，根据本仿真时步之前的端口电流/端口电压，预先获得的端口开路情况下第一仿真电路之端口电压/端口短路情况下第一仿真电路之端口电流，以及预先获得的第一仿真电路的冲激响应，建立第一仿真电路在当前时步的等效电路；根据预设算法对该等效电路和第二仿真电路组成的电路进行仿真，以获得第二仿真电路中的待求量；进而根据端口电流/端口电压得到第一仿真电路中的待求量。与现有技术相比，本发明通过对电路中的线性部分，即第一仿真电路进行等效处理，减小了仿真电路的规模，从而减小了仿真过程中的计算量，满足实时仿真的需要。

Description

一种电路仿真方法和装置
技术领域
本申请涉及仿真领域，更具体地说，涉及一种电路仿真方法和装置。
背景技术
电路仿真被广泛应用于制造和部署电气电路、电子电路或系统前，对电路的设计进行检查和验证。在电力系统暂态仿真中，首先将发电机，变压器，负荷等转化为电路元件的组合，然后对电力系统的电路进行仿真。因此电力系统暂态仿真(例如电磁暂态仿真，机电暂态仿真等)也属于电路仿真范畴。
电路仿真的目的是获得电路中的待求量(例如待求节点电压，待求支路电流等)在给定时间窗内，以给定时间步长的一系列离散时刻点处的响应。
现有的电路仿真的一种典型方法是差分方程法(或称伴随模型法，数值积分替换法等)，该方法在电力系统电磁暂态仿真领域的一个变种为Electro-Magnetic TransientProgram(EMTP)法。该方法的基本原理为：将描述电路元件动态特性的微分方程通过数值积分法(例如梯形积分法，欧拉法，改进欧拉法等)离散化为差分方程，经过转化后，将原有的动态元件用伴随模型(电阻、电流源或电阻与电流源的并联)的形式表示。用节点法或改进节点法建立电路的代数方程组。在每一个仿真时步，对电路矩阵进行一次或多次矩阵求逆操作(如已生成矩阵因子表，这一过程体现为矩阵前代回代操作)，得到电路的待求量在当前时步的响应。
现有的电路仿真的另一种典型方法是状态变量法(或称状态方程法，数值积分法等)。该方法首先选取一组可以完全描述电路特性的变量作为状态变量，将描述电路中状态变量特性的微分方程联立为一组微分方程组，然后用数值积分法(包括梯形积分法，欧拉法，改进欧拉法，龙格库塔法等)求解微分方程组的时域解。在每一个仿真时步，对状态变量方程的矩阵进行一次或多次矩阵求值操作，更新状态变量的值，得到电路的待求量在当前时步的响应。
对于现有的电路仿真方法，在每个仿真时步中，需要对电路矩阵进行一次或多次矩阵求逆操作(如已生成矩阵因子表，这一过程体现为矩阵前代回代操作)，或对状态变量方程的矩阵进行一次或多次矩阵求值操作。随着电路规模的不断扩大，用现有方法仿真，计算量大，难以满足实时仿真的需要。
发明内容
有鉴于此，本申请提供了一种电路仿真方法和装置，用于减少电路仿真过程中的计算量。
为了实现上述目的，现提出的方案如下：
一种电路仿真方法，包括：
将电路划分为通过若干端口相连的第一仿真电路和第二仿真电路，其中所述第一仿真电路中的电路元件均为线性时不变元件；
在每一仿真时步，包括下述步骤：
根据当前仿真时步之前的仿真时步的端口电流，建立所述第一仿真电路的在当前仿真时步的等效电路；
基于预设仿真算法，对所述等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电流；
或者，
根据当前仿真时步之前的仿真时步的端口电压，建立所述第一仿真电路在当前仿真时步的等效电路；
基于预设仿真算法，对所述等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电压。
优选的，当所述第一仿真电路中存在待求量时，所述方法还包括：根据端口电流或端口电压，计算第一仿真电路中的待求量。
优选的，所述根据当前仿真时步之前的仿真时步的端口电流，建立所述第一仿真电路的在当前仿真时步的等效电路，包括：
计算所述等效电路的等效开路电压和等效电阻；
其中，所述等效开路电压为：
所述等效电阻为：[Req]＝[hv-eq(0)]；
t为当前仿真时步对应的时间，j为端口电流对应的时间，[veq(t)]为等效开路电压在t时刻的值，[veq,0(t)]为端口开路情况下第一仿真电路之端口电压在t时刻的值，[hv-eq(t-j)]为第一仿真电路之端口电压对端口电流的冲激响应在(t-j)时刻的值，[iport(j)]为端口电流在j时刻的值，[Req]为等效电阻，[hv-eq(0)]为第一仿真电路之端口电压对端口电流的冲激响应在0时刻的值；
基于等效开路电压和等效电阻建立第一仿真电路的等效电路。
优选的，所述根据当前仿真时步之前的仿真时步的端口电压，建立所述第一仿真电路在当前仿真时步的等效电路，包括：
计算所述等效电路的等效短路电流和等效电导；
其中，所述等效电路的等效短路电流为：
所述等效电路的等效电导为：[Geq]＝[hi-eq(0)]；
t为当前仿真时步对应的时间，j为端口电压对应的时间，[ieq(t)]为等效短路电流在t时刻的值，[ieq,0(t)]为端口短路情况下第一仿真电路之端口电流在t时刻的值，[hi-eq(t-j)]为第一仿真电路之端口电流对端口电压的冲激响应在(t-j)时刻的值，[vport(j)]为端口电压在j时刻的值，[Geq]为等效电导，[hv-eq(0)]为第一仿真电路之端口电流对端口电压的冲激响应在0时刻的值；
基于等效短路电流和等效电导建立第一仿真电路的等效电路。
优选的，所述基于预设仿真算法，对所述等效电路和所述第二仿真电路组成的电路进行仿真，包括：
采用差分方程法或状态变量法，对所述等效电路和所述第二仿真电路组成的电路进行仿真。
优选的，所述根据端口电流，计算第一仿真电路中的待求量，包括：
根据公式计算第一仿真电路 中待求节点电压；
和/或，根据公式计算第一仿真 电路中待求支路电流；
其中，t为当前仿真时步对应的时间，j为端口电流对应的时间，[v(t)]为第一仿真电路之待求节点电压在t时刻的值，[v0(t)]为端口开路情况下第一仿真电路之待求节点电压在t时刻的值，[hv(t-j)]为第一仿真电路之待求节点电压对端口电流的冲激响应在(t-j)时刻的值，[iport(j)]为端口电流在j时刻的值，[i(t)]为第一仿真电路之待求支路电流在t时刻的值，[i0(t)]为端口开路情况下第一仿真电路之待求支路电流在t时刻的值，[hi(t-j)]为第一仿真电路之待求支路电流对端口电流的冲激响应在(t-j)时刻的值。
优选的，所述根据端口电压，计算第一仿真电路中的待求量，包括：
根据公式计算第一仿真电路 之待求节点电压；
和/或，根据公式计算第一仿真 电路之待求支路电流；
其中，t为当前仿真时步对应的时间，j为端口电压对应的时间，[v(t)]为第一仿真电路之待求节点电压在t时刻的值，[v0(t)]为端口短路情况下第一仿真电路之待求节点电压在t时刻的值，[hv(t-j)]为第一仿真电路之待求节点电压对端口电压的冲激响应在(t-j)时刻的值，[vport(j)]为端口电压在j时刻的值，[i(t)]为第一仿真电路之待求支路电流在t时刻的值，[i0(t)]为端口短路情况下第一仿真电路之待求支路电流在t时刻的值，[hi(t-j)]为第一仿真电路之待求支路电流对端口电压的冲激响应在(t-j)时刻的值。
优选的，所述计算所述等效电路的等效开路电压和等效电阻，之前还包括：预先采用频域法或时域法计算端口开路情况下第一仿真电路之端口电压和所述第一仿真电路之端口电压对端口电流的冲激响应。
优选的，所述计算所述等效电路的等效短路电流和等效电导，之前还包括：预先采用频域法或时域法计算端口短路情况下第一仿真电路之端口电流和所述第一仿真电路之端口电流对端口电压的冲激响应。
优选的，所述根据端口电流，计算第一仿真电路中的待求量，之前还包括：
预先采用频域法或时域法计算端口开路情况下第一仿真电路之待求节点电压和第一仿真电路之待求节点电压对端口电流的冲激响应，和/或端口开路情况下第一仿真电路之待求支路电流和第一仿真电路之待求支路电流对端口电流的冲激响应。
优选的，所述根据端口电压，计算第一仿真电路中的待求量，之前还包括：
预先采用频域法或时域法计算端口短路情况下第一仿真电路之待求节点电压和第一仿真电路之待求节点电压对端口电压的冲激响应，和/或端口短路情况下第一仿真电路之待求支路电流和第一仿真电路之待求支路电流对端口电压的冲激响应。
一种电路仿真装置，包括：
电路划分单元，用于将电路划分为通过若干端口相连的第一仿真电路和第二仿真电路，其中所述第一仿真电路中的电路元件均为线性时不变元件；
第一等效电路建立单元，用于在每一仿真时步，根据当前仿真时步之前的仿真时步的端口电流，建立所述第一仿真电路的在当前仿真时步的等效电路；
第一仿真单元，用于基于预设仿真算法，对所述第一等效电路建立单元建立的等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电流；
第二等效电路建立单元，用于在每一仿真时步，根据当前仿真时步之前的仿真时步的端口电压，建立所述第一仿真电路在当前仿真时步的等效电路；
第二仿真单元，用于基于预设仿真算法，对所述第一等效电路建立单元建立的等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电压。
从上述的技术方案可以看出，本发明公开了一种电路仿真方法和装置。该方法将电路划分为第一仿真电路和第二仿真电路，其中第一仿真电路中的电路元件均为线性时不变元件。在每一仿真时步，基于端口电流或端口电压，建立第一仿真电路在当前时步的等效电路。进而，根据预设仿真算法对该等效电路和第二仿真电路组成的电路进行仿真，以获得第二仿真电路中的待求量和当前仿真时步的端口电流或端口电压。与现有技术相比，本发明通过对待仿真电路中的线性部分，即第一仿真电路进行等效处理，采用等效开路电压源和等效电阻的串联或等效短路电压源和等效电导的并联替代原有的第一仿真电路，减小了仿真电路的规模，从而减小了仿真过程中的计算量，满足实时仿真的需要。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1示出了本发明一个实施例公开的一种电路仿真方法的流程示意图；
图2示出了本发明中一个实施例中第一仿真电路的等效电路与第二仿真电路的连接图；
图3示出了本发明另一个实施例公开的一种电路仿真方法的流程示意图；
图4出了本发明中另一个实施例中第一仿真电路的等效电路与第二仿真电路的连接图；
图5出了本发明公开的一种频谱图；
图6出了本发明另一个实施例公开的一种电路仿真装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例一
参见图1示出了本发明一个实施例公开的一种电路仿真方法的流程示意图。
由图1可知，该方法包括：
101：将电路划分为通过若干端口相连的第一仿真电路和第二仿真电路。
需要说明的是，为了保证第一仿真电路的线性特点，所述第一仿真电路中的电路元件均为线性时不变元件。
在每一仿真时步，包括下述步骤：
102：根据当前仿真时步之前的仿真时步的端口电流，建立所述第一仿真电路的在当前仿真时步的等效电路。
参见图2示出了本发明中第一仿真电路的等效电路与第二仿真电路的连接图。所述第一仿真电路的等效电路为等效开路电压源和等效电阻的串联。其中，该等效电路的等效开路电压包括以下两部分：
1)端口开路情况下第一仿真电路的端口电压在本仿真时步的值。
2)本仿真时步之前的若干仿真时步的端口电流之加权和，其中权重为第一仿真电路之端口电压对端口电流的冲激响应在时间为τ处的值(其中τ代表当前仿真时步对应的时间与端口电流对应的时间的差值)。
其计算公式为：其中，t为当前仿 真时步对应的时间，j为端口电流对应的时间，[veq(t)]为等效开路电压在t时刻的值，[veq,0 (t)]为端口开路情况下第一仿真电路之端口电压在t时刻的值，[hv-eq(t-j)]为第一仿真电 路之端口电压对端口电流的冲激响应在(t-j)时刻的值，[iport(j)]为端口电流在j时刻的 值。
等效电路的等效电阻[Req]＝[hv-eq(0)]。其中，[hv-eq(0)]为第一仿真电路之端口电压对端口电流的冲激响应在0时刻的值。
进而，根据等效开路电压源和等效电阻的串联的形式，建立第一仿真电路的等效电路。
103：基于预设仿真算法，对所述等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量和当前仿真时步的端口电流。
可选的，可采用差分方程法或状态变量法对等效电路和第二仿真电路组成的电路进行仿真，得到当前仿真时步中第二仿真电路中的待求量以及端口电流。
需要说明的是，在实际过程中第一仿真电路有时也会包含待求量，如待求节点电压和/或待求支路电流，因而在本发明公开的其他实施例中该方法还包括：
104：根据端口电流，计算第一仿真电路中的待求量。
其中，第一仿真电路中的待求节点电压和/或待求支路电流包括如下两部分。
1)端口开路情况下第一仿真电路之待求节点电压/待求支路电流在本仿真时步的值。
2)本仿真时步及本仿真时步之前的若干仿真时步的端口电流之加权和，权重为第一仿真电路之待求节点电压/待求支路电流对端口电流的冲激响应在时间为τ处的值(其中τ代表当前仿真时步对应的时间与端口电流对应的时间的差值)。
具体计算方法如下：
根据公式计算第一仿真电路之 待求节点电压；
根据公式计算第一仿真电路之待 求支路电流；
其中，t为当前仿真时步对应的时间，j为端口电流对应的时间，[v(t)]为待求节点电压在t时刻的值，[v0(t)]为端口开路情况下第一仿真电路之待求节点电压在t时刻的值，[hv(t-j)]为第一仿真电路之待求节点电压对端口电流的冲激响应在(t-j)时刻的值，[iport(j)]为端口电流在j时刻的值，[i(t)]为第一仿真电路之待求支路电流在t时刻的值，[i0(t)]为端口开路情况下第一仿真电路之待求支路电流在t时刻的值，[hi(t-j)]为第一仿真电路之待求支路电流对端口电流的冲激响应在(t-j)时刻的值。
由从上述的技术方案可以看出，本发明公开了一种电路仿真方法。该方法将电路划分为第一仿真电路和第二仿真电路，其中第一仿真电路中的电路元件均为线性时不变元件。在每一仿真时步，根据端口电流，预先获得的端口开路情况下第一仿真电路之端口电压，以及预先获得的第一仿真电路对端口电流的冲激响应，建立第一仿真电路在当前时步的等效电路；根据预设算法对该等效电路和第二仿真电路组成的电路进行仿真，以获得第二仿真电路中的待求量和端口电流；进而根据端口电流得到第一仿真电路中的待求量。与现有技术相比，本发明通过对待仿真电路中的线性部分，即第一仿真电路进行等效处理，采用等效开路电压源和等效电阻的串联替代原有的第一仿真电路，减小了仿真电路的规模，从而减小了仿真过程中的计算量，满足实时仿真的需要。
可选的，在以上实施例中可采用多种方法求取端口开路情况下第一仿真电路的响应(包括：端口开路情况下第一仿真电路之端口电压、端口开路情况下第一仿真电路之待求节点电压、端口开路情况下第一仿真电路之待求支路电流)，以及第一仿真电路对端口电流的冲激响应(包括：第一仿真电路之端口电压对端口电流的冲激响应、第一仿真电路之待求节点电压对端口电流的冲激响应、第一仿真电路之支路电流对端口电流的冲激响应)。
1、采用时域法计算端口开路情况下第一仿真电路的响应。
将第一仿真电路与第二仿真电路的全部连接端口开路，用差分方程法或状态变量法可求得端口开路情况下第一仿真电路的响应(包括：端口开路情况下第一仿真电路的端口电压、端口开路情况下第一仿真电路的待求节点电压、端口开路情况下第一仿真电路的待求支路电流)。
2、采用时域法计算第一仿真电路对端口电流的冲激响应。
将第一仿真电路的所有独立电源置零，用差分方程法或状态变量法进行M次仿真(M为连接第一仿真电路和第二仿真电路的端口个数)。在第Mj次仿真中，相应的第Mj个端口电流为单位冲激电流，其他端口开路(电流为0)，经仿真得到第一仿真电路对第Mj个端口电流的冲激响应列向量。将M次仿真对应的列向量组成的一个M列矩阵，此矩阵即为第一仿真电路对端口电流的冲激响应矩阵。所述第一仿真电路对端口电流的冲激响应包括：第一仿真电路端口电压对端口电流的冲激响应，第一仿真电路待求节点电压对端口电流的冲激响应，第一仿真电路待求支路电流对端口电流的冲激响应。
3、采用频域法计算端口开路情况下第一仿真电路的响应。
生成预设频谱，参见图5示出了本发明公开的一种频谱图。设仿真步长为Δt，仿真时间窗为0～(N-1)Δt，则：预设频谱的频率间隔为Δf＝1/(2N-1)Δt，预设频谱为0～(2N-1)Δf，预设频谱的前半部分为0～NΔf，预设频谱的后半部分为(N+1)Δf～(2N-1)Δf。将第一仿真电路与第二仿真电路的全部连接端口开路，在预设频谱的前半部分的各个频率下，电路为正弦稳态电路，用节点法或改进节点法求解节点方程。具体步骤为：
以节点法为例，求解如下节点电压方程：
[Ynode(f)]×[Vnode,0(f)]＝[Inode,0(f)]，
其中，[Ynode(f)]为频率f下的第一仿真电路的节点导纳矩阵。此矩阵由网络拓扑结构和各个元件的频率特性生成。[Inode,0(f)]为频率f下的第一仿真电路的节点注入电流向量。此向量由电源数据读入。[Vnode,0(f)]为频率f下的第一仿真电路的节点电压向量。
频率f下，端口开路情况下第一仿真电路之端口电压：
[Veq,0(f)]＝[Vk,0(f)]-[Vm,0(f)]，
其中，[Vk,0(f)]为频率f下的等效开路电压的端口始端节点电压，[Vm,0(f)]为频率f下的等效开路电压的端口末端节点电压，[Vk,0(f)]和[Vm,0(f)]可直接由第一仿真电路的节点电压向量[Vnode,0(f)]获得。
频率f下，端口开路情况下第一仿真电路之待求节点电压[V0(f)]可直接由第一仿真电路的节点电压向量[Vnode,0(f)]获得。
频率f下，端口开路情况下第一仿真电路之待求支路电流：
其中，[Vp,0(f)]为频率f下的待求支路电流的支路始端节点电压，[Vq,0(f)]为频率f下的待求支路电流的支路末端节点电压，[Vp,0(f)]和[Vq,0(f)]可直接由第一仿真电路的节点电压向量[Vnode,0(f)]获得，zpq(f)为频率f下的待求支路电流的支路阻抗。
根据频谱共轭对称性和周期性，如图5所示，由预设频谱的前半部分的各个频率下的电路响应得到预设频谱的后半部分的各个频率下的电路响应。
在获得预设频谱的各个频率下的电路响应之后，对电路响应的频谱作离散傅立叶反变换(IDFT)或快速傅立叶反变换(IFFT)，得到电路响应在每个仿真时步所对应时刻的值。电路响应在其他时刻的值可由电路响应在仿真时步所对应时刻的值经线性插值得到。
4、采用频域法计算第一仿真电路对端口电流的冲激响应。
生成预设频谱，参见图5示出了本发明公开的一种频谱图。设仿真步长为Δt，仿真时间窗为0～(N-1)Δt，则：预设频谱的频率间隔为Δf＝1/(2N-1)Δt，预设频谱为0～(2N-1)Δf，预设频谱的前半部分为0～NΔf，预设频谱的后半部分为(N+1)Δf～(2N-1)Δf。将第一仿真电路的所有独立电源置零，在预设频谱的前半部分的各个频率下，用节点法或改进节点法求解节点方程，这里以节点法为例。求解如下节点电压方程：
[Ynode(f)]×[Vnode,impulse(f)]＝[Inode,impulse(f)]，
其中，[Ynode(f)]为频率f下的第一仿真电路的节点导纳矩阵。此矩阵由网络拓扑结构和各个元件的频率特性生成。
[Inode,impulse(f)]为频率f下的第一仿真电路的节点注入电流矩阵。此矩阵为M列，其中M为端口数。此矩阵的第Mj列为：第Mj个端口电流为单位电流，其他所有独立电源置零时的节点注入电流列向量。
[Vnode,impulse(f)]为频率f下的第一仿真电路的节点电压矩阵。此矩阵为M列，其中M为端口数。此矩阵的第Mj列为：第一仿真电路的节点电压对第Mj个端口电流的响应列向量。
频率f下，第一仿真电路之端口电压对端口电流的冲激响应：
[Veq,impulse(f)]＝[Vk,impulse(f)]-[Vm,impulse(f)]，其中，[Vk,impulse(f)]为频率f下的等效开路电压的端口始端节点电压，[Vm,impulse(f)]为频率f下的等效开路电压的端口末端节点电压，[Vk,impulse(f)]和[Vm,impulse(f)]可直接由第一仿真电路的节点电压矩阵[Vnode,impulse(f)]获得。
频率f下，第一仿真电路之待求节点电压对端口电流的冲激响应[Vimpulse(f)]可直接由第一仿真电路的节点电压矩阵[Vnode,impulse(f)]获得。
频率f下的待求支路电流对端口电流的冲激响应：
其中，[Vp,impulse(f)]为频率f下的待求支路电流的支路始端节点电压，[Vq,impulse(f)]为频率f下的待求支路电流的支路末端节点电压，[Vp,impulse(f)]和[Vq,impulse(f)]可直接由第一仿真电路的节点电压矩阵[Vnode,impulse(f)]获得，zpq(f)为频率f下的待求支路电流的支路阻抗。
根据频谱共轭对称性和周期性，如图5所示，由预设频谱的前半部分的各个频率下的冲激响应得到预设频谱的后半部分的各个频率下的冲激响应。
在获得预设频谱的各个频率下的冲激响应之后，对冲激响应的频谱作离散傅立叶反变换(IDFT)或快速傅立叶反变换(IFFT)，得到冲激响应在每个仿真时步所对应时刻的值。冲激响应在其他时刻的值可由冲激响应在仿真时步所对应时刻的值经线性插值得到。
实施例二
参见图3出了本发明另一个实施例公开的一种电路仿真方法的流程示意图。
由图3知，该方法包括：
301：将电路划分为通过若干端口相连的第一仿真电路和第二仿真电路。
其中，所述第一仿真电路中的电路元件均为线性时不变元件。
在每一仿真时步，包括下述步骤：
302：根据当前仿真时步之前的仿真时步的端口电压，建立所述第一仿真电路的在当前仿真时步的等效电路。
参见图4出了本发明中第一仿真电路的另一等效电路与第二仿真电路的连接图。在本实施例中，所述第一仿真电路的等效电路等效短路电流源和等效电导并联。
该等效电路的等效短路电流包括以下两部分：
1)端口短路情况下第一仿真电路之端口电流在本仿真时步的值。
2)本仿真时步之前的若干仿真时步的端口电压之加权和，其中权重为等效短路电流对端口电压的冲激响应在时间为τ处的值(其中τ代表当前仿真时步对应的时间与端口电压对应的时间的差值)。
其计算公式为：其中，t为当前仿 真时步对应的时间，j为端口电压对应的时间，[ieq(t)]为等效短路电流在t时刻的值，[ieq,0 (t)]为端口短路情况下第一仿真电路的端口电流在t时刻的值，[hi-eq(t-j)]为第一仿真电 路的端口电流对端口电压的冲激响应在(t-j)时刻的值，[vport(j)]为端口电压在j时刻的 值。
等效电导[Geq]＝[hi-eq(0)]。其中，[hi-eq(0)]为第一仿真电路的端口电流对端口电压的冲激响应在0时刻的值。
进而，根据等效短路电流源和等效电阻并联的形式，建立第一仿真电路的等效电路。
303：基于预设仿真算法，对所述等效电路和所述第二仿真电路组成进行仿真，获得第二仿真电路中的待求量和当前仿真时步的端口电压。
可选的，可采用差分方程法或状态变量法对等效电路和第二仿真电路组成的电路进行仿真，得到当前仿真时步中第二仿真电路中的待求量以及端口电压。
需要说明的是，在本实施例中当第一仿真电路中包含待求量时，该方法还包括：
304：根据端口电压，计算第一仿真电路中的待求量。
其中，第一仿真电路中的待求节点电压和/或待求支路电流包括如下两部分。
1)端口短路情况下第一仿真电路之待求节点电压/待求支路电流在本仿真时步的值。
2)本仿真时步及本仿真时步之前的若干仿真时步的端口电压之加权和，权重为待求节点电压/待求支路电流的冲激响应在时间为τ处的值(其中τ代表当前仿真时步对应的时间与端口电流对应的时间的差值)。
具体计算方法为：
根据公式计算第一仿真电路 中待求节点电压；
和/或，根据公式计算第一仿真 电路中待求支路电流；
其中，t为当前仿真时步对应的时间，j为端口电压对应的时间，[v(t)]第一仿真电路中待求节点电压在t时刻的值，[v0(t)]为端口短路情况下第一仿真电路之待求节点电压在t时刻的值，[hv(t-j)]为第一仿真电路中待求节点电压对端口电压的冲激响应在(t-j)时刻的值，[vport(j)]为端口电压在j时刻的值，[i(t)]为第一仿真电路中待求支路电流在t时刻的值，[i0(t)]为端口短路情况下第一仿真电路之待求支路电流在t时刻的值，[hi(t-j)]为第一仿真电路中待求支路电流对端口电压的冲激响应在(t-j)时刻的值。
可选的，在以上实施例中可采用多种方法求取端口短路情况下第一仿真电路的响应(包括：端口短路情况下第一仿真电路之端口电流、端口短路情况下第一仿真电路之待求节点电压、端口短路情况下第一仿真电路之待求支路电流)，以及第一仿真电路对端口电压的冲激响应(包括：第一仿真电路之端口电流对端口电压的冲激响应、第一仿真电路之待求节点电压对端口电压的冲激响应、第一仿真电路之支路电流对端口电压的冲激响应)。
1、采用时域法计算端口短路情况下第一仿真电路的响应。
将第一仿真电路与第二仿真电路的全部连接端口短路，用差分方程法或状态变量法可求得端口短路情况下第一仿真电路的响应(包括：端口短路情况下第一仿真电路之端口电流、端口短路情况下第一仿真电路之待求节点电压、端口短路情况下第一仿真电路之待求支路电流)。
2、采用时域法计算第一仿真电路对端口电压的冲激响应。
将第一仿真电路的所有独立电源置零，用差分方程法或状态变量法进行M次仿真(M为连接第一仿真电路和第二仿真电路的端口个数)。在第Mj次仿真中，相应的第Mj个端口电压为单位冲激电压，其他端口短路(电压为0)，经仿真得到第一仿真电路对第Mj个端口电压的冲激响应列向量。将M次仿真对应的列向量组成的一个M列矩阵，此矩阵即为第一仿真电路对端口电压的冲激响应矩阵。所述第一仿真电路对端口电压的冲激响应包括：第一仿真电路端口电流对端口电压的冲激响应，第一仿真电路待求节点电压对端口电压的冲激响应，第一仿真电路待求支路电流对端口电压的冲激响应。
3、采用频域法计算端口短路情况下第一仿真电路的响应。
生成预设频谱，参见图5示出了本发明公开的一种频谱图。设仿真步长为Δt，仿真时间窗为0～(N-1)Δt，则：预设频谱的频率间隔为Δf＝1/(2N-1)Δt，预设频谱为0～(2N-1)Δf，预设频谱的前半部分为0～NΔf，预设频谱的后半部分为(N+1)Δf～(2N-1)Δf。将第一仿真电路与第二仿真电路的全部连接端口短路，在预设频谱的前半部分的各个频率下，电路为正弦稳态电路，用节点法或改进节点法求解节点方程。具体步骤为：
以改进节点法为例，求解如下节点电压方程：
[Ynode(f)]×[Vnode,0(f)]＝[Inode,0(f)]，
其中，[Ynode(f)]为频率f下的第一仿真电路的改进节点矩阵。此矩阵由网络拓扑结构和各个元件的频率特性生成。[Inode,0(f)]为频率f下的第一仿真电路的节点注入电流-独立电压源支路电压混合向量。此向量由电源数据读入。[Vnode,0(f)]为频率f下的第一仿真电路的节点电压-独立电压源支路电流混合向量。
频率f下，端口短路情况下第一仿真电路之端口电流：[Ieq,0(f)]可直接由第一仿真电路的节点电压-独立电压源支路电流混合向量[Vnode,0(f)]获得。
频率f下，端口短路情况下第一仿真电路之待求节点电压[V0(f)]可直接由第一仿真电路的节点电压-独立电压源支路电流混合向量[Vnode,0(f)]获得。
频率f下，端口短路情况下第一仿真电路之待求支路电流：
其中，[Vp,0(f)]为频率f下的待求支路电流的支路始端节点电压，[Vq,0(f)]为频率f下的待求支路电流的支路末端节点电压，[Vp,0(f)]和[Vq,0(f)]可直接由第一仿真电路的节点电压-独立电压源支路电流混合向量[Vnode,0(f)]获得，zpq(f)为频率f下的待求支路电流的支路阻抗。
根据频谱共轭对称性和周期性，如图5所示，由预设频谱的前半部分的各个频率下的电路响应得到预设频谱的后半部分的各个频率下的电路响应。
在获得预设频谱的各个频率下的电路响应之后，对电路响应的频谱作离散傅立叶反变换(IDFT)或快速傅立叶反变换(IFFT)，得到电路响应在每个仿真时步所对应时刻的值。电路响应在其他时刻的值可由电路响应在仿真时步所对应时刻的值经线性插值得到。
4、采用频域法计算第一仿真电路对端口电压的冲激响应。
生成预设频谱，参见图5示出了本发明公开的一种频谱图。设仿真步长为Δt，仿真时间窗为0～(N-1)Δt，则：预设频谱的频率间隔为Δf＝1/(2N-1)Δt，预设频谱为0～(2N-1)Δf，预设频谱的前半部分为0～NΔf，预设频谱的后半部分为(N+1)Δf～(2N-1)Δf。
将第一仿真电路的所有独立电源置零，在预设频谱的前半部分的各个频率下，用改进节点法求解频率f下的方程：
[Ynode(f)]×[Vnode,impulse(f)]＝[Inode,impulse(f)]，
其中，[Ynode(f)]为频率f下的第一仿真电路的改进节点矩阵。此矩阵由网络拓扑结构和各个元件的频率特性生成。
[Inode,impulse(f)]为频率f下的第一仿真电路的节点注入电流-独立电压源支路电压混合矩阵。此矩阵为M列，其中M为端口数。此矩阵的第Mj列为：第Mj个端口电压为单位电压，其他所有独立电源置零时的节点注入电流-独立电压源支路电压混合列向量。
[Vnode,impulse(f)]为频率f下的第一仿真电路的节点电压-独立电压源支路电流矩阵。此矩阵为M列，其中M为端口数。此矩阵的第Mj列为：节点电压-独立电压源支路电流对第Mj个端口电压的响应列向量。
频率f下，第一仿真电路之端口电流对端口电压的冲激响应[Ieq,impulse(f)]可直接由第一仿真电路的节点电压-独立电压源支路电流矩阵[Vnode,impulse(f)]获得。
频率f下，第一仿真电路之待求节点电压对端口电压的冲激响应[Vimpulse(f)]可直接由第一仿真电路的节点电压-独立电压源支路电流矩阵[Vnode,impulse(f)]获得。
频率f下，第一仿真电路之待求支路电流对端口电流的冲激响应
其中，[Vp,impulse(f)]为频率f下的待求支路电流的支路始端节点电压，[Vq,impulse(f)]为频率f下的待求支路电流的支路末端节点电压，[Vp,impulse(f)]和[Vq,impulse(f)]可直接由第一仿真电路的节点电压-独立电压源支路电流矩阵[Vnode,impulse(f)]获得，zpq(f)为频率f下的待求支路电流的支路阻抗。
根据频谱共轭对称性和周期性，如图5所示，由预设频谱的前半部分的各个频率下的冲激响应得到预设频谱的后半部分的各个频率下的冲激响应。
在获得预设频谱的各个频率下的冲激响应之后，对冲激响应的频谱作离散傅立叶反变换(IDFT)或快速傅立叶反变换(IFFT)，得到冲激响应在每个仿真时步所对应时刻的值。冲激响应在其他时刻的值可由冲激响应在仿真时步所对应时刻的值经线性插值得到。
参见图6示出了本发明另一个实施例公开的一种电路仿真装置的结构示意图。
由图6可知，该装置包括：
一种电路仿真装置，包括：
电路划分单元601，用于将电路划分为通过若干端口相连的第一仿真电路和第二仿真电路，其中所述第一仿真电路中的电路元件均为线性时不变元件；
第一等效电路建立单元602，用于在每一仿真时步，根据当前仿真时步之前的仿真时步的端口电流，建立所述第一仿真电路的在当前仿真时步的等效电路；
第一仿真单元603，用于基于预设仿真算法，对所述第一等效电路建立单元建立的等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电流；
第二等效电路建立单元604，用于在每一仿真时步，根据当前仿真时步之前的仿真时步的端口电压，建立所述第一仿真电路在当前仿真时步的等效电路。
第二仿真单元605，用于基于预设仿真算法，对所述第一等效电路建立单元建立的等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电压。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种电路仿真方法，其特征在于，包括：
将电路划分为通过若干端口相连的第一仿真电路和第二仿真电路，其中所述第一仿真电路中的电路元件均为线性时不变元件；
在每一仿真时步，包括下述步骤：
根据当前仿真时步之前的仿真时步的端口电流，建立所述第一仿真电路的在当前仿真时步的等效电路；包括：计算所述等效电路的等效开路电压和等效电阻；其中，所述等效开路电压为：所述等效电阻为：[Req]＝[hv-eq(0)]；t为当前仿真时步对应的时间，j为端口电流对应的时间，[veq(t)]为等效开路电压在t时刻的值，[veq,0(t)]为端口开路情况下第一仿真电路之端口电压在t时刻的值，[hv-eq(t-j)]为第一仿真电路之端口电压对端口电流的冲激响应在(t-j)时刻的值，[iport(j)]为端口电流在j时刻的值，[Req]为等效电阻，[hv-eq(0)]为第一仿真电路之端口电压对端口电流的冲激响应在0时刻的值；基于等效开路电压和等效电阻建立第一仿真电路的等效电路；
基于预设仿真算法，对所述等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电流；
或者，
根据当前仿真时步之前的仿真时步的端口电压，建立所述第一仿真电路在当前仿真时步的等效电路；包括：计算所述等效电路的等效短路电流和等效电导；其中，所述等效电路的等效短路电流为：所述等效电路的等效电导为：[Geq]＝[hi-eq(0)]；t为当前仿真时步对应的时间，j为端口电压对应的时间，[ieq(t)]为等效短路电流在t时刻的值，[ieq,0(t)]为端口短路情况下第一仿真电路之端口电流在t时刻的值，[hi-eq(t-j)]为第一仿真电路之端口电流对端口电压的冲激响应在(t-j)时刻的值，[vport(j)]为端口电压在j时刻的值，[Geq]为等效电导，[hv-eq(0)]为第一仿真电路之端口电流对端口电压的冲激响应在0时刻的值；基于等效短路电流和等效电导建立第一仿真电路的等效电路；
基于预设仿真算法，对所述等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电压。
2.根据权利要求1所述的方法，其特征在于，当所述第一仿真电路中存在待求量时，所述方法还包括：根据端口电流或端口电压，计算第一仿真电路中的待求量。
3.根据权利要求1所述的方法，其特征在于，所述基于预设仿真算法，对所述等效电路和所述第二仿真电路组成的电路进行仿真，包括：
采用差分方程法或状态变量法，对所述等效电路和所述第二仿真电路组成的电路进行仿真。
4.根据权利要求2所述的方法，其特征在于，所述根据端口电流，计算第一仿真电路中的待求量，包括：
根据公式计算第一仿真电路之待求节点电压；
和/或，根据公式计算第一仿真电路之待求支路电流；
其中，t为当前仿真时步对应的时间，j为端口电流对应的时间，[v(t)]为第一仿真电路之待求节点电压在t时刻的值，[v0(t)]为端口开路情况下第一仿真电路之待求节点电压在t时刻的值，[hv(t-j)]为第一仿真电路之待求节点电压对端口电流的冲激响应在(t-j)时刻的值，[iport(j)]为端口电流在j时刻的值，[i(t)]为第一仿真电路之待求支路电流在t时刻的值，[i0(t)]为端口开路情况下第一仿真电路之待求支路电流在t时刻的值，[hi(t-j)]为第一仿真电路之待求支路电流对端口电流的冲激响应在(t-j)时刻的值。
5.根据权利要求2所述的方法，其特征在于，所述根据端口电压，计算第一仿真电路中的待求量，包括：
根据公式计算第一仿真电路之待求节点电压；
和/或，根据公式计算第一仿真电路之待求支路电流；
其中，t为当前仿真时步对应的时间，j为端口电压对应的时间，[v(t)]为第一仿真电路之待求节点电压在t时刻的值，[v0(t)]为端口短路情况下第一仿真电路之待求节点电压在t时刻的值，[hv(t-j)]为第一仿真电路之待求节点电压对端口电压的冲激响应在(t-j)时刻的值，[vport(j)]为端口电压在j时刻的值，[i(t)]为第一仿真电路之待求支路电流在t时刻的值，[i0(t)]为端口短路情况下第一仿真电路之待求支路电流在t时刻的值，[hi(t-j)]为第一仿真电路之待求支路电流对端口电压的冲激响应在(t-j)时刻的值。
6.根据权利要求1所述的方法，其特征在于，所述计算所述等效电路的等效开路电压和等效电阻，之前还包括：预先采用频域法或时域法计算端口开路情况下第一仿真电路之端口电压和所述第一仿真电路之端口电压对端口电流的冲激响应。
7.根据权利要求1所述的方法，其特征在于，所述计算所述等效电路的等效短路电流和等效电导，之前还包括：预先采用频域法或时域法计算端口短路情况下第一仿真电路之端口电流和所述第一仿真电路之端口电流对端口电压的冲激响应。
8.根据权利要求4所述的方法，其特征在于，所述根据端口电流，计算第一仿真电路中的待求量，之前还包括：
预先采用频域法或时域法计算端口开路情况下第一仿真电路之待求节点电压和第一仿真电路之待求节点电压对端口电流的冲激响应，和/或端口开路情况下第一仿真电路之待求支路电流和第一仿真电路之待求支路电流对端口电流的冲激响应。
9.根据权利要求5所述的方法，其特征在于，所述根据端口电压，计算第一仿真电路中的待求量，之前还包括：
预先采用频域法或时域法计算端口短路情况下第一仿真电路之待求节点电压和第一仿真电路之待求节点电压对端口电压的冲激响应，和/或端口短路情况下第一仿真电路之待求支路电流和第一仿真电路之待求支路电流对端口电压的冲激响应。
10.一种电路仿真装置，其特征在于，包括：
电路划分单元，用于将电路划分为通过若干端口相连的第一仿真电路和第二仿真电路，其中所述第一仿真电路中的电路元件均为线性时不变元件；
第一等效电路建立单元，用于在每一仿真时步，根据当前仿真时步之前的仿真时步的端口电流，建立所述第一仿真电路的在当前仿真时步的等效电路；包括：计算所述等效电路的等效开路电压和等效电阻；其中，所述等效开路电压为：所述等效电阻为：[Req]＝[hv-eq(0)]；t为当前仿真时步对应的时间，j为端口电流对应的时间，[veq(t)]为等效开路电压在t时刻的值，[veq,0(t)]为端口开路情况下第一仿真电路之端口电压在t时刻的值，[hv-eq(t-j)]为第一仿真电路之端口电压对端口电流的冲激响应在(t-j)时刻的值，[iport(j)]为端口电流在j时刻的值，[Req]为等效电阻，[hv-eq(0)]为第一仿真电路之端口电压对端口电流的冲激响应在0时刻的值；基于等效开路电压和等效电阻建立第一仿真电路的等效电路；
第一仿真单元，用于基于预设仿真算法，对所述第一等效电路建立单元建立的等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电流；
第二等效电路建立单元，用于在每一仿真时步，根据当前仿真时步之前的仿真时步的端口电压，建立所述第一仿真电路在当前仿真时步的等效电路；包括：计算所述等效电路的等效短路电流和等效电导；其中，所述等效电路的等效短路电流为：所述等效电路的等效电导为：[Geq]＝[hi-eq(0)]；t为当前仿真时步对应的时间，j为端口电压对应的时间，[ieq(t)]为等效短路电流在t时刻的值，[ieq,0(t)]为端口短路情况下第一仿真电路之端口电流在t时刻的值，[hi-eq(t-j)]为第一仿真电路之端口电流对端口电压的冲激响应在(t-j)时刻的值，[vport(j)]为端口电压在j时刻的值，[Geq]为等效电导，[hv-eq(0)]为第一仿真电路之端口电流对端口电压的冲激响应在0时刻的值；基于等效短路电流和等效电导建立第一仿真电路的等效电路；
第二仿真单元，用于基于预设仿真算法，对所述第一等效电路建立单元建立的等效电路和所述第二仿真电路组成的电路进行仿真，获得第二仿真电路中的待求量以及当前仿真时步的端口电压。
CN201510368767.4A 2015-06-29 2015-06-29 一种电路仿真方法和装置 Active CN106326509B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510368767.4A CN106326509B (zh) 2015-06-29 2015-06-29 一种电路仿真方法和装置
PCT/CN2016/075912 WO2017000585A1 (zh) 2015-06-29 2016-03-09 一种电路仿真方法和装置
US15/736,276 US20180165389A1 (en) 2015-06-29 2016-03-09 Method and apparatus for circuit simulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510368767.4A CN106326509B (zh) 2015-06-29 2015-06-29 一种电路仿真方法和装置

Publications (2)

Publication Number Publication Date
CN106326509A CN106326509A (zh) 2017-01-11
CN106326509B true CN106326509B (zh) 2019-08-06

Family

ID=57607751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510368767.4A Active CN106326509B (zh) 2015-06-29 2015-06-29 一种电路仿真方法和装置

Country Status (3)

Country Link
US (1) US20180165389A1 (zh)
CN (1) CN106326509B (zh)
WO (1) WO2017000585A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107577849B (zh) * 2017-08-10 2019-07-02 西安电子科技大学 基于快速电压降分析算法的电源分配网络设计方法
US10445448B2 (en) 2017-12-14 2019-10-15 Yu Tian Method and system for circuit simulation
CN109840350A (zh) * 2018-12-21 2019-06-04 中国电力科学研究院有限公司 一种电力系统动态仿真方法及系统
CN112701684B (zh) * 2020-12-24 2021-09-28 国网湖南省电力有限公司 变电站等效马达负荷比例确定方法及短路电流计算方法
CN113625678B (zh) * 2021-06-28 2022-08-12 上海空间电源研究所 一种端口阻抗自动仿真测试方法
CN113343620B (zh) * 2021-08-09 2021-11-16 苏州贝克微电子有限公司 电路直流分析仿真方法、装置、设备及存储介质
CN115701860A (zh) * 2022-11-09 2023-02-14 华能酒泉风电有限责任公司 发电机的仿真平台

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101694675A (zh) * 2009-10-22 2010-04-14 中兴通讯股份有限公司 电路仿真方法和系统
CN102142052A (zh) * 2011-03-28 2011-08-03 清华大学 一种针对电路仿真中电路稀疏矩阵的快速lu分解方法
CN102411663A (zh) * 2011-12-31 2012-04-11 中国科学院微电子研究所 面向电路微调加速电路仿真的计算复用方法、设备和系统
CN104252550A (zh) * 2013-06-27 2014-12-31 中国矿业大学 一种基于fpga的高性能实时仿真方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353157B2 (en) * 2001-01-11 2008-04-01 P. C. Krause & Associates, Inc. Circuit simulation
US20030046045A1 (en) * 2001-09-06 2003-03-06 Lawrence Pileggi Method and apparatus for analysing and modeling of analog systems
KR101543039B1 (ko) * 2009-10-26 2015-08-10 현대자동차주식회사 임피던스 매칭법을 이용한 인버터 커패시터 모듈의 회로 구성방법
CN102412596B (zh) * 2011-11-28 2013-11-06 湖南大学 一种并网光伏发电系统的等效模拟方法
CN102663174B (zh) * 2012-03-23 2014-01-01 浙江大学 一种mmc的仿真方法及应用
CN102609598B (zh) * 2012-03-27 2014-05-21 天津大学 一种对大型电力系统进行电磁暂态仿真的方法
AT514854A2 (de) * 2013-04-15 2015-04-15 Kompetenzzentrum Das Virtuelle Fahrzeug Forschungsgmbh Verfahren und Vorrichtung zur Co-Simulation von zwei Teilsystemen
CN103746583B (zh) * 2014-01-02 2015-12-02 浙江大学 一种mmc的桥臂等效仿真方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101694675A (zh) * 2009-10-22 2010-04-14 中兴通讯股份有限公司 电路仿真方法和系统
CN102142052A (zh) * 2011-03-28 2011-08-03 清华大学 一种针对电路仿真中电路稀疏矩阵的快速lu分解方法
CN102411663A (zh) * 2011-12-31 2012-04-11 中国科学院微电子研究所 面向电路微调加速电路仿真的计算复用方法、设备和系统
CN104252550A (zh) * 2013-06-27 2014-12-31 中国矿业大学 一种基于fpga的高性能实时仿真方法

Also Published As

Publication number Publication date
CN106326509A (zh) 2017-01-11
US20180165389A1 (en) 2018-06-14
WO2017000585A1 (zh) 2017-01-05

Similar Documents

Publication Publication Date Title
CN106326509B (zh) 一种电路仿真方法和装置
US5692158A (en) Methods for generating models of non-linear systems and components and for evaluating parameters in relation to such non-linear models
Parashar et al. Continuum modeling of electromechanical dynamics in large-scale power systems
Tan et al. A comprehensive modeling and simulation of power quality disturbances using MATLAB/SIMULINK
Mudunkotuwa et al. Development of a hybrid simulator by interfacing dynamic phasors with electromagnetic transient simulation
Thakallapelli et al. Real-time frequency based reduced order modeling of large power grid
Tao et al. Variability analysis via parameterized model order reduction and numerical inversion of Laplace transform
Spina et al. Stochastic macromodeling of nonlinear systems via polynomial chaos expansion and transfer function trajectories
Metallinos et al. Derivation and evaluation of generic measurement-based dynamic load models
Fontana et al. A new simulation program for analog circuits using symbolic analysis techniques
Duan et al. Adaptive time-stepping universal line and machine models for real time and faster-than-real-time hardware emulation
US5781764A (en) Method and apparatus for generation a system component model and for evaluation system parameters in relation to such model
Spina et al. Polynomial chaos-based macromodeling of general linear multiport systems for time-domain analysis
Spina et al. Non intrusive polynomial chaos-based stochastic macromodeling of multiport systems
Solopov Criterion complex optimization in electric-power systems
Hay et al. Dynamic Simulation of Multiconverter HVDC Systems by Digital Computer Part I: Mathematical Model
Sowa et al. Supercapacitor fractional model− DAQ-based measurements of frequency characteristics and error computation
kwon Park et al. Hardware in the loop (HILS) testing of a power electronics controller with RTDS
Augugliaro et al. A model for reactive power tracing by addition of fictitious nodal injections
Lombardi et al. Time-domain sensitivity analysis of delayed partial element equivalent circuits
Luna et al. Transformer model with saturation effects for frequency‐domain transients simulation
CN107947155A (zh) 一种基于机电暂态和电磁暂态的混合仿真方法
de Souza Identification of coherent generators considering the electrical proximity for drastic dynamic equivalents
Sona Augmented Thevenin model for the harmonic analysis of switching circuits
Semlyen et al. Direct frequency domain computation of transmission line transients due to switching operations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant