[go: up one dir, main page]

CN106298962A - 一种薄膜晶体管、阵列基板、显示面板及显示装置 - Google Patents

一种薄膜晶体管、阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN106298962A
CN106298962A CN201611030788.6A CN201611030788A CN106298962A CN 106298962 A CN106298962 A CN 106298962A CN 201611030788 A CN201611030788 A CN 201611030788A CN 106298962 A CN106298962 A CN 106298962A
Authority
CN
China
Prior art keywords
thin film
film transistor
branch
tft
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611030788.6A
Other languages
English (en)
Inventor
杨璐
王文涛
司晓文
徐海峰
王金锋
闫雷
姚磊
李峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201611030788.6A priority Critical patent/CN106298962A/zh
Publication of CN106298962A publication Critical patent/CN106298962A/zh
Priority to US15/710,133 priority patent/US10355097B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管、阵列基板、显示面板及显示装置，涉及显示技术领域。其中，薄膜晶体管，所述薄膜晶体管包括位于衬底基板上的栅极、栅绝缘层、源极、漏极和有源层，其特征在于，所述栅极在所述衬底基板上的投影与所述有源层在所述衬底基板上投影存在多个相互独立的重合区域。本发明的方案使薄膜晶体管的栅极与有源层具有多处独立的重叠区域，在原理上使一个薄膜晶体管结构等效形成多个开关，该设计不仅可以有效降低薄膜晶体管的漏电流，同时还能减小漏电流对薄膜晶体管性能所带来的影响，从而在应用到显示产品时，可以改善显示产品的显示画面出现抖动等不良现象。

Description

一种薄膜晶体管、阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，别特是指一种薄膜晶体管、阵列基板、显示面板及显示装置。
背景技术
在LTPS(低温多晶硅技术，Low Temperature Poly-silicon)显示产品中，薄膜晶体管用于驱动显示区域的像素电极以进行显示画面。因此薄膜晶体管的特性一直是监控显示产品质量的重要指标。
薄膜晶体管特性不仅可反映显示产品的好坏，也可看出产线稳定性。其中，薄膜晶体管的漏电流过大会使显示产品的显示画面不稳定，产生抖动的残像。
有鉴于此，当前亟需一种降低LTPS产品漏电流的方案，以改善画面显示的品质。
发明内容
本发明的目的是解决现有显示产品因其薄膜晶体管的漏电流过大，而导致显示画面出现抖动等不良现象。
为实现上述目的，一方面，本发明提供一种薄膜晶体管，所述薄膜晶体管包括位于衬底基板上的栅极、栅绝缘层、源极、漏极和有源层，其中，所述栅极在所述衬底基板上的投影与所述有源层在所述衬底基板上投影存在多个相互独立的重合区域。
进一步地，所述有源层包括底部以及从所述底部两端延伸而出的延伸部，所述底部与所述延伸部形成U型；
所述栅极包括与所述U型的底部延伸方向大致相同或相同的第一分支部，以及由所述第一分支部延伸出的第二分支部，所述第二分支部与所述第一分支部呈预设角度，所述第一分支部在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影存在两个重合区域；所述第二分支部在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影存在一个重合区域。
进一步地，所述第一分支部与所述第二分支部垂直。
进一步地，所述有源层具有多个独立的漏极轻掺杂区，所述重合区域位于所述漏极轻掺杂区在衬底基板上的投影之间。
另一方面，本发明还提供一种阵列基板，包括衬底基板和形成在所述衬底基板上的多个上述薄膜晶体管。
进一步地，所述阵列基板还包括用于驱动所述多个薄膜晶体管的多个栅线、多个数据线，所述多个薄膜晶体管的第一分支部为栅线的一部分。
进一步地，所述栅线成行排布在所述衬底基板上，同一行的薄膜晶体管中，至少两个相邻的薄膜晶体管的第二分支部连接在一起。
进一步地，同一行的薄膜晶体管中，所有薄膜晶体管的第二分支部均连接在一起。
进一步地，用于遮挡所述第一分支部以及所述第二分支部的黑矩阵。
进一步地，所述黑矩阵设置在所述衬底基板与所述薄膜晶体管之间。
此外，本发明还提供一种显示面板，包括上述阵列基板。
此外，本发明还提供一种显示装置，包括上述的显示面板。
本发明的上述方案具有如下有益效果：
本发明的方案使薄膜晶体管的栅极与有源层具有多处独立的重叠区域，在原理上使一个薄膜晶体管结构等效形成多个开关，该设计不仅可以有效降低薄膜晶体管的漏电流，同时还能减小漏电流对薄膜晶体管性能所带来的影响，从而在应用到显示产品时，可以改善显示产品的显示画面出现抖动等不良现象。
附图说明
图1和图2为本发明的薄膜晶体管的结构示意图；
图3为以本发明的薄膜晶体管的栅极为掩膜板，对有源层进行离子注入的示意图；
图4-图7为本发明的阵列基板的结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
针对现有显示产品因其薄膜晶体管的漏电流过大，而导致显示画面出现抖动等不良现象，本发明提供一种解决方案。
一方面，参考图1和图2，本发明的实施例提供一种薄膜晶体管，与现有技术一样，本发明的薄膜晶体管包括位于衬底基板1上的栅极2、栅绝缘层3、源极4、漏极5和有源层6。
与现有技术不同的是，在上述结构基础上，本发明的薄膜晶体管的栅极2在衬底基板1上的投影与有源层6在衬底基板1上投影存在多个相互独立的重合区域。
通过图1和图2所示结构可以看出，本实施例的薄膜晶体管的栅极与有源层具有多处独立的重叠位置，在原理上使一个薄膜晶体管的结构等效成多个开关，该设计可以有效降低薄膜晶体管的漏电流，同时还能减小漏电流对薄膜晶体管性能所带来的影响，从而在应用到显示产品时，可以改善显示产品的显示画面出现抖动等不良现象。
下面结合一个具体的实现方式，对本实施例的薄膜晶体管进行详细介绍。
参考图1，本实施例的有源层包括底部61以及从底部61两端延伸而出的延伸部62，该底部61与该延伸部62形成U型；
进一步地，栅极2包括与U型的底部61延伸方向大致相同或相同的第一分支部21，以及由第一分支部21延伸出的第二分支部22，该第二分支部22与第一分支21呈预设角度(图2以第一分支部21垂直于第二分支部22进行示例)，且第一分支部21在衬底基板1上的投影与有源层6在衬底基板1上的投影存在两个重合区域；第二分支部22在衬底基板1上的投影与有源层6在衬底基板1上的投影存在一个重合区域。
此外，若本实施例的栅极2形成在有源层6的上方，还可以在栅极2形成后，将其作为掩膜板对有源层6进行离子注入，使得有源层6形成有多个LDD漏极轻掺杂区。
作为示例性介绍，参考图3，图3为对有源层6进行N+重参杂(离子注入的一步工艺，主要用于对有源层6掺杂高剂量的五价的P+离子)的示意图。现有技术采用湿刻蚀的方法制作栅极2的图形，在刻蚀过程中使用光刻胶RP保护栅极2，在栅极2制作完后，会残留一部分光刻胶RP。在进行N参杂注入工艺中，可以将残留光刻胶RP的栅极作为掩膜板，因此栅极2以及光刻胶RP正对的有源层6不会注入高剂量的五价P+离子。在对N+参杂工艺完成后，可剥离光刻胶RP，并对有源层6进行N+轻参杂(离子注入的一步工艺，主要用于对有源层6掺杂低剂量的五价P+离子)。显然，图3中只有光刻胶RP掩盖有源层6的区域61只受到了一次N+轻参杂，因此该区域61即作为漏极轻参杂区，可以有效降低薄膜晶体管的漏电流，从而进一步提高了薄膜晶体管的工作性能。
由此可见，采用的本实施例的上述栅极结构，不仅可以在有源层的离子注入工艺中充当掩膜板，也可以让有源层的漏极轻掺杂区数量得到增加。
另一方面，本发明的实施例还提供一种阵列基板，如图4所示，包括衬底基板1和形成在衬底基板上1的多个薄膜晶体管(图4以两个薄膜晶体管进行示例)。
其中，本实施例的阵列基板还包括用于驱动多个薄膜晶体管的多个栅线A、多个数据线B。进一步参考图1，图1所示的薄膜晶体管的第一分支部21在图4中作为栅线A的一部分。
进一步地，参考图5，栅线A成行排布在衬底基板上，同一行的薄膜晶体管中，至少两个相邻的薄膜晶体管的第二分支部22连接在一起。
从图5可以看出，本实施例的栅线A一部分形成并联的两路，以防止其中一路因外力受损后形成断开，导致由其驱动的薄膜晶体管失效(即Gate Open现象)，使显示画面产生亮点。
当然，作为其他方案，进一步参考图6，本实施例也可以在同一行的薄膜晶体管中，将所有薄膜晶体管的第二分支22也连接在一起，使得栅线A一部分即便发生断开，依然不影响薄膜晶体管的驱动。
显然，基于本实施例的图5和图6所示的结构设计，由于降低了栅线发生Gate Open的概率，因此在制作工艺上，可以将栅线做得更细，从而降低非显示区的面积，进而提高显示器的开口率，使画面质量得到较为明显的提升。
此外，本发明阵列基板的薄膜晶体管还可以包括用于遮挡第一分支部以及第二分支部的黑矩阵BM。参考图7，在实际应用中，黑矩阵BM可以设置在衬底基板1与图1所示的薄膜晶体管之间。
此外，本发明还提供一种包括有上述阵列基板的显示面板以及包括有该显示面板的显示装置，基于本发明的阵列基板，本实施例的显示面板以及显示装置可以有效改善屏幕出现抖动、亮点的现象，从而提升画面品质，使用户得到更好的体验效果。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。此外，还需要给予说明的是，在本发明的实施例中，不同功能图层在附图中图序并代表其在制作过程中的先后顺序，也不代表这功能图层之间的位置关系。

Claims (12)

1.一种薄膜晶体管，所述薄膜晶体管包括位于衬底基板上的栅极、栅绝缘层、源极、漏极和有源层，其特征在于，所述栅极在所述衬底基板上的投影与所述有源层在所述衬底基板上投影存在多个相互独立的重合区域。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源层包括底部以及从所述底部两端延伸而出的延伸部，所述底部与所述延伸部形成U型；
所述栅极包括与所述U型的底部延伸方向大致相同或相同的第一分支部，以及由所述第一分支部延伸出的第二分支部，所述第二分支部与所述第一分支部呈预设角度，所述第一分支部在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影存在两个重合区域；所述第二分支部在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影存在一个重合区域。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述第一分支部与所述第二分支部垂直。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源层具有多个独立的漏极轻掺杂区，所述重合区域位于所述漏极轻掺杂区在衬底基板上的投影之间。
5.一种阵列基板，其特征在于，包括衬底基板和形成在所述衬底基板上的多个如权利要求1-4所述的薄膜晶体管。
6.根据权利要求5所述的阵列基板，其特征在于，
所述阵列基板还包括用于驱动所述多个薄膜晶体管的多个栅线、多个数据线，所述多个薄膜晶体管的第一分支部为栅线的一部分。
7.根据权利要求6所述的阵列基板，其特征在于，
所述栅线成行排布在所述衬底基板上，同一行的薄膜晶体管中，至少两个相邻的薄膜晶体管的第二分支部连接在一起。
8.根据权利要求7所述的阵列基板，其特征在于，
同一行的薄膜晶体管中，所有薄膜晶体管的第二分支部均连接在一起。
9.根据权利要求8所述的阵列基板，其特征在于，还包括：
用于遮挡所述第一分支部以及所述第二分支部的黑矩阵。
10.根据权利要求9所述的阵列基板，其特征在于，还包括：
所述黑矩阵设置在所述衬底基板与所述薄膜晶体管之间。
11.一种显示面板，其特征在于，包括如权利要求5-10任一项所述的阵列基板。
12.一种显示装置，其特征在于，包括如权利要求11所述的显示面板。
CN201611030788.6A 2016-11-16 2016-11-16 一种薄膜晶体管、阵列基板、显示面板及显示装置 Pending CN106298962A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611030788.6A CN106298962A (zh) 2016-11-16 2016-11-16 一种薄膜晶体管、阵列基板、显示面板及显示装置
US15/710,133 US10355097B2 (en) 2016-11-16 2017-09-20 Thin film transistor, array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611030788.6A CN106298962A (zh) 2016-11-16 2016-11-16 一种薄膜晶体管、阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN106298962A true CN106298962A (zh) 2017-01-04

Family

ID=57721059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611030788.6A Pending CN106298962A (zh) 2016-11-16 2016-11-16 一种薄膜晶体管、阵列基板、显示面板及显示装置

Country Status (2)

Country Link
US (1) US10355097B2 (zh)
CN (1) CN106298962A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684101A (zh) * 2017-02-15 2017-05-17 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN107104108A (zh) * 2017-05-19 2017-08-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、平板探测器及影像设备
WO2022141695A1 (zh) * 2020-12-30 2022-07-07 武汉华星光电技术有限公司 显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020045296A1 (ja) * 2018-08-30 2021-08-26 凸版印刷株式会社 薄膜トランジスタアレイ
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN111244196B (zh) * 2020-01-16 2021-09-14 云谷（固安）科技有限公司 光感薄膜晶体管、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040031964A1 (en) * 2000-10-12 2004-02-19 Sanyo Electric Co., Ltd. Transistor and display comprising it
CN101950746A (zh) * 2008-01-18 2011-01-19 友达光电股份有限公司 像素结构
CN105895706A (zh) * 2016-07-01 2016-08-24 深圳市华星光电技术有限公司 薄膜晶体管及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146056C (zh) * 1994-06-02 2004-04-14 株式会社半导体能源研究所 有源矩阵显示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040031964A1 (en) * 2000-10-12 2004-02-19 Sanyo Electric Co., Ltd. Transistor and display comprising it
CN101950746A (zh) * 2008-01-18 2011-01-19 友达光电股份有限公司 像素结构
CN105895706A (zh) * 2016-07-01 2016-08-24 深圳市华星光电技术有限公司 薄膜晶体管及显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684101A (zh) * 2017-02-15 2017-05-17 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN107104108A (zh) * 2017-05-19 2017-08-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、平板探测器及影像设备
WO2018209947A1 (zh) * 2017-05-19 2018-11-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、平板探测器及影像设备
CN107104108B (zh) * 2017-05-19 2020-08-21 京东方科技集团股份有限公司 一种阵列基板及其制作方法、平板探测器及影像设备
WO2022141695A1 (zh) * 2020-12-30 2022-07-07 武汉华星光电技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US10355097B2 (en) 2019-07-16
US20180138281A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
CN106298962A (zh) 一种薄膜晶体管、阵列基板、显示面板及显示装置
US9735182B2 (en) Array substrate, display device, and method for manufacturing the array substrate
KR102080065B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP6227674B2 (ja) 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル
CN105470262A (zh) 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
CN102929051B (zh) 一种防静电液晶显示屏及其制造方法
CN108803170B (zh) 阵列基板及其制作方法、显示装置
JP2011033703A (ja) 表示装置及びその製造方法
US8502946B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
CN111341793A (zh) 显示基板及其制作方法、显示装置
CN106711087A (zh) 薄膜晶体管的制作方法
CN107204345A (zh) 一种阵列基板及其制备方法、显示装置
CN113568230B (zh) 阵列基板及制作方法、显示面板
CN104834139A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN103901687A (zh) 一种阵列基板及其制备方法、显示装置
CN106653862A (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
US9502446B2 (en) Poly-silicon TFT, poly-silicon array substrate and preparing method thereof, display device
CN106298523A (zh) 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
US20220115540A1 (en) Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel
CN105742298B (zh) 一种显示基板及其制备方法、显示装置
CN105932026B (zh) 一种tft阵列基板及其制备方法、显示装置
KR20150144060A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN110600488B (zh) 一种氧化物薄膜晶体管及其驱动方法、显示装置
KR102235421B1 (ko) 어레이 기판 및 그 제조방법
US12235558B2 (en) Substrate, method for manufacturing same, and display panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104

RJ01 Rejection of invention patent application after publication