CN106298882B - 高电子迁移率晶体管器件及其制造方法 - Google Patents

Abstract

一种高电子迁移率晶体管器件，涉及半导体技术领域，该器件的第一介质层位于栅极与源极、漏极之间的半导体层上，第一源场板位于栅极与漏极之间的第一介质层上，第二介质层位于栅极、第一源场板和第一介质层上，第二源场板位于栅极、第一源场板上的第二介质层上，第一源场板和第二源场板削弱栅极与漏极之间靠近栅极的区域强电场，第一介质层和第二介质层在长时间应力、高电压应力下不易发生介质层失效。该器件既能削弱栅极与漏极之间靠近栅极区域存在的强电场，又能减少栅极和源场板之间的介质层发生失效的几率。本发明还提供一种高电子迁移率晶体管器件的制造方法，工艺流程简单，制得的器件可靠性高。

Description

高电子迁移率晶体管器件及其制造方法

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种高电子迁移率晶体管器件及其制造方法。

背景技术

第三代半导体氮化镓(GaN)的介质击穿电场远远高于第一代半导体硅(Si)或第二代半导体砷化镓(GaAs)的介质击穿电场，其值高达3MV/cm，使该电子器件能承受很高的电压。同时，氮化镓可以与其他镓类化合物半导体(比如，III族氮化物半导体)形成异质结结构。由于III族氮化物半导体具有强烈的自发极化和压电极化效应，其在异质结的界面附近，可以形成电子浓度很高的二维电子气(2DEG)沟道，而且这种异质结结构也能有效降低电离杂质散射，因此沟道内的电子迁移率大大提升。在此异质结结构基础上制成的GaNHEMT能在高频率导通高电流，且具有很低的导通电阻。上述特性使得GaN HEMT特别适用于制造高频大功率射频器件和高耐压大电流的开关器件。

通常在GaN HEMT中，栅极与漏极之间承受较高的电压，导致栅极与漏极之间靠近栅极的区域存在强电场，此处的强电场造成该电子器件的电流崩塌效应。电流崩塌效应表现为：在高频下电流密度远小于器件稳态时的电流密度。出现电流崩塌效应使器件性能退化，输出功率密度、功率附加效率等降低，严重制约了器件在高频高压大功率时的应用。对于氮化镓射频功率器件而言，其经常要在超高频和高电压环境下工作，因此对电流崩塌效应的控制要求更加严格，而采用源场板技术是削弱漏极靠近栅极区域存在的强电场的手段之一。

使用常规源极场板技术处理后的高电子迁移率晶体管002的截面结构如图1所示，高电子迁移率晶体管002包括：衬底210，位于衬底上的半导体层220，位于半导体层220上的源极231、漏极233和T型栅极232，位于T型栅极232、半导体层220上的介质层010，以及位于介质层010上，并位于T型栅极232上方的源场板020。其中，源场板020在有源区外和源极231电学连接，即源场板020和源极231等电位；半导体层220包括由下至上依次设置的缓冲层221、沟道层222和势垒层223。源场板020可以削弱T型栅极232与漏极233之间靠近T型栅极232的区域存在的强电场峰值，达到抑制电流崩塌，提高输出功率密度和功率附加效率的目的。

但是，上述使用常规源场板技术处理后的高电子迁移率晶体管002中，介质层010在T型栅极232的侧边缘形成台阶030，台阶030沿y方向(台阶030侧壁)的介质层010在材料厚度、材料质量方面都不及沿x方向(台阶030平面)的介质层010。高电子迁移率晶体管002在长时间应力、高电压应力下工作时，T型栅极232和源场板020之间存在长时间的高电场，使得台阶030侧壁上的介质层010极易发生失效，从而造成T型栅极232和源场板020之间短路，进而降低高电子迁移率晶体管002的可靠性。

鉴于上述使用常规源极场板技术的HEMT，存在因栅极和源场板之间的介质层失效而引起器件可靠性降低的问题，有必要提供一种高可靠性的HEMT及其制造方法。

发明内容

本发明的目的在于提供一种高电子迁移率晶体管器件，其既能削弱栅极与漏极之间靠近栅极区域存在的强电场，又能减少栅极和源场板之间的介质层发生失效的几率，从而提高器件的可靠性。

本发明的另一目的在于提供一种高电子迁移率晶体管器件的制造方法，制造工艺流程简单，制得的器件可靠性高。

本发明的实施例是这样实现的：

一种高电子迁移率晶体管器件，其包括：

衬底；

半导体层，位于衬底上；

栅极、源极和漏极，位于半导体层上，栅极位于源极和漏极之间；

第一介质层，位于栅极与源极、栅极与漏极之间的半导体层上；

第一源场板，位于栅极与漏极之间的第一介质层上；

第二介质层，位于第一介质层上，并覆盖栅极、第一源场板；以及

第二源场板，位于第二介质层上，并位于栅极、第一源场板的上方，其中，源极、第一源场板和第二源场板等电位。

在本发明较佳的实施例中，上述第二源场板还位于源极上，第二源场板与源极连接。

在本发明较佳的实施例中，上述第二介质层设有通孔以露出第一源场板，第二源场板通过通孔与第一源场板连接。

在本发明较佳的实施例中，上述栅极与第一源场板之间还存在空气介质。

在本发明较佳的实施例中，上述栅极与第一源场板之间的最近距离大于至少2倍的第二介质层的厚度。

在本发明较佳的实施例中，上述第二介质层的厚度大于200nm，栅极与第一源场板之间的最近距离大于400nm。

一种高电子迁移率晶体管器件的制造方法，包括：

在衬底上形成半导体层；

在半导体层上形成第一介质层；

在第一介质层上形成源极和漏极；

在源极和漏极之间形成栅极、第一源场板，第一源场板位于栅极和漏极之间；

在第一介质层上形成第二介质层并覆盖栅极和第一源场板；以及

在第二介质层上形成第二源场板，第二源场板位于栅极、第一源场板的上方，并使得源极、第一源场板和第二源场板等电位。

在本发明较佳的实施例中，上述第一源场板与栅极在同一步骤中形成。

在本发明较佳的实施例中，形成第二介质层之后，形成第二源场板之前，先在位于第一源场板上的第二介质层开通孔，再形成第二源场板，并使第二源场板穿过通孔与第一源场板连接。

在本发明较佳的实施例中，形成第二源场板时，使第二源场板延伸至源极上与源极连接。

本发明实施例的有益效果是：本发明实施例的第一介质层位于栅极与源极、漏极之间的半导体层上，第一源场板位于栅极与漏极之间的第一介质层上，第二介质层位于第一介质层上，并覆盖栅极和第一源场板，第二源场板位于第二介质层上，并位于栅极和第一源场板上方，第一源场板和第二源场板配合使用，达到削弱栅极与漏极之间靠近栅极的区域强电场的效果，而且第一介质层和第二介质层在长时间应力、高电压应力下不易发生介质层失效的现象。因此，本发明实施例既能削弱栅极与漏极之间靠近栅极区域存在的强电场，又能减少栅极和源场板之间的介质层发生失效的几率，从而提高器件的可靠性；而且高电子迁移率晶体管器件的制造方法工艺流程简单，制得的器件可靠性高。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为一种高电子迁移率晶体管的结构示意图；

图2A-2G为本发明第一实施例提供的一种高电子迁移率晶体管器件在制造过程中的结构示意图；

图3为本发明第二实施例提供的一种高电子迁移率晶体管器件的结构示意图；

图4为本发明第三实施例提供的一种高电子迁移率晶体管器件的结构示意图；

图5为本发明第四实施例提供的一种高电子迁移率晶体管器件的结构示意图。

图中：

002-高电子迁移率晶体管，210-衬底，220-半导体层，221-缓冲层，222-沟道层，223-势垒层，231-源极，232-T型栅极，233-漏极，010-介质层，020-源场板，030-台阶；

100、200、300、400-高电子迁移率晶体管器件；110-衬底，120-半导体层，121-缓冲层，122-沟道层，123-势垒层，131-源极，132-栅极，133-漏极，141-第一介质层，142-第二介质层，143-空气介质，151-第一源场板，152、252、352、452-第二源场板，160-栅槽，170-通孔。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

第一实施例

参照图2所示，本实施例提供一种高电子迁移率晶体管器件100，其包括：衬底110、半导体层120、栅极132、源极131、漏极133、第一介质层141、第一源场板151、第二介质层142、第二源场板152，其中，源极131、第一源场板151和第二源场板152等电位。半导体层120位于衬底110上，具体位于衬底110的上表面；栅极132、源极131和漏极133位于半导体层120上，栅极132位于源极131和漏极133之间。本实施例中，源极131、漏极133均位于半导体层120的上表面，且与半导体层120接触，栅极132的底端嵌入半导体层120中。第一介质层141位于栅极132与源极131、栅极132与漏极133之间的半导体层120上，具体位于该半导体层120的上表面。第一源场板151位于栅极132与漏极133之间的第一介质层141上，具体位于第一介质层141的上表面。第二介质层142位于第一介质层141上，并覆盖栅极132和第一源场板151。第二源场板152位于第二介质层142上，具体位于该第二介质层142的上表面，并位于栅极132、第一源场板151的上方。本实施例中，第二源场板152还延伸位于源极131的上表面，且与源极131接触电连接。此外，第一源场板151与源极131在有源区外电连接，以实现源极131、第一源场板151和第二源场板152等电位。栅极132为T型栅极，栅极132与第一源场板151之间还存在空气介质143。

其中，衬底110的材料可以为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓、氮化铝或者本领域的技术人员公知的任何其他适合生长氮化镓的材料。本实施例中，衬底110的材料为蓝宝石。

半导体层120从衬底110的上表面开始依次包括：位于衬底110的上表面的缓冲层121，位于缓冲层121的上表面的沟道层122和位于沟道层122的上表面的势垒层123。

其中，缓冲层121起到粘合接下来生长的其他半导体层的作用，具体是粘合衬底110和沟道层122，又可以保护衬底110不会被一些金属离子侵入。本实施例中，缓冲层121为铝含量可控的氮化镓层(Al)GaN。沟道层122用于提供载流子运动的沟道。沟道层122可为非掺杂GaN、n型掺杂或n型局部掺杂的GaN、AlxGa1-xN、InxAl1-xN或AlN中的一种或多种，0＜x＜1。势垒层123用于向沟道层122中供应载流子，并起到势垒的作用，阻挡沟道层122中的载流子流向势垒层123。势垒层123为AlxGa1-xN、InxAl1-xN或AlN中的一种或多种，0＜x＜1。沟道层122和位于上方的势垒层123一起形成异质结结构，沟道层122的禁带宽度小于势垒层123的禁带宽度，在势垒层123和沟道层122的界面产生能带弯折，在界面处形成只能二维移动的载流子形成的载流子层，即二维电子气(2DEG)。源极131、漏极133均与半导体层120中的2DEG形成电连接。

第一介质层141、第二介质层142可以是在生长或工艺过程中沉积的晶体材料，如GaN或AlN等，也可以是在生长或工艺过程中沉积的非晶体材料，例如SiN等，在本实施例中，第一介质层141为非晶体材料SiN。第一介质层141既可以钝化器件表面，降低或消除普通GaN HEMT的电流崩塌效应，又可以辅助形成栅极132。

第一源场板151可以对半导体层120中的势垒层123表面电场分布进行调节，进而提高器件的击穿电压。栅极132与第一源场板151之间的最近距离(即为栅极132靠近漏极133的一侧边缘与第一源场板151靠近栅极132的一侧边缘之间的距离)需大于至少2倍的第二介质层142的厚度。本实施例中，栅极132与第一源场板151之间的最近距离大于2倍的第二介质层142的厚度，第二介质层142的厚度大于200nm，栅极132与第一源场板151之间的最近距离大于400nm，可避免栅极132与第一源场板151之间的第二介质层142不因其质量差、厚度薄而失效。同时，栅极132与第一源场板151之间的介质层厚度(第一介质层141和第二介质层142的叠加厚度)约为普通GaN HEMT中的单层介质层厚度的两倍，且栅极132与第一源场板151之间还存在一定厚度的空气介质143，因此本实施例中的栅极132与第一源场板151之间的介质层在长时间应力、高电压应力下不易发生失效的现象。而且，第一源场板151的材质与栅极132的材质相同，便于在同一步骤中形成，避免增加整个工艺流程的复杂度。

第二源场板152可削弱栅极132与漏极133之间靠近栅极132的区域存在的强电场，进而提高本实施例高电子迁移率晶体管器件100的击穿电压。而且，栅极132和第二源场板152之间的介质层，与栅极132和第一源场板151之间的介质层相同，也存在第一介质层141、第二介质层142和空气介质143，该介质层质量好、厚度大，因此本实施例中的栅极132与第二源场板152之间介质层在长时间应力、高电压应力下不易发生介质层失效的现象。

因此，第一源场板151和第二源场板152配合使用，可达到削弱栅极132与漏极133之间靠近栅极132的区域强电场的效果。同时，栅极132与第一源场板151之间介质层，栅极132与第二源场板152之间介质层在长时间应力、高电压应力下不易发生介质层失效的现象。

参照图2A至图2G所示，本实施例提供高电子迁移率晶体管器件100的制造方法，包括如下步骤：

S1：提供衬底110，在衬底110上形成半导体层120，具体是在衬底110的上表面依次形成缓冲层121、沟道层122、势垒层123，如图2A所示。

其中，衬底110的材料可以为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓、氮化铝或者本领域的技术人员公知的任何其他适合生长氮化镓的材料。衬底110的沉积方法包括化学气相沉积(Chemical Vapor Deposition，CVD)、气相外延(Vapor Phase Epitaxy，VPE)、金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOCVD)、低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition，LPCVD)、等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)、脉冲激光沉积(Pulsed Laser Deposition，PLD)、原子层外延、分子束外延(Molecular BeamEpitaxy，MBE)、溅射、蒸发等。本实施例中，衬底110的材料为蓝宝石。

缓冲层121为铝含量可控的氮化镓层(Al)GaN，起到粘合衬底110和沟道层122的作用，又可以保护衬底110不会被一些金属离子侵入；沟道层122例如为非故意掺杂的GaN，沟道层122提供载流子运动的沟道。势垒层123例如为非故意掺杂的AlGaN，势垒层123起到势垒的作用，阻挡沟道层122中的载流子流向势垒层123。沟道层122和位于上方的势垒层123一起形成异质结结构，沟道层122的禁带宽度小于势垒层123的禁带宽度，在势垒层123和沟道层122的界面产生能带弯折，在界面处形成只能二维移动的载流子形成的载流子层，即二维电子气(2DEG)。

S2：在半导体层120上，具体是半导体层120的上表面形成第一介质层141，如图2B所示。

第一介质层141可由多种方式形成，如金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOCVD)，等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition，PECVD)，原子层沉积(Atomic layer deposition，ALD)，分子束外延(Molecular Beam Epitaxy，MBE)及热生长等，但不局限于此法，本实施例中，采用MOCVD形成第一介质层141。

第一介质层141可以是在生长或工艺过程中沉积的晶体材料，如GaN或AlN等，也可以是在生长或工艺过程中沉积的非晶体材料，例如SiN等，本实施例中，第一介质层141为非晶体材料SiN。

S3：在第一介质层141上形成源极131和漏极133，且源极131、漏极133均与半导体层120中的2DEG形成电连接，如图2C所示。

源极131、漏极133与半导体层120中的2DEG形成电连接的方式可以采用但不局限于以下方式形成：a.高温退火；b.离子注入；c.重掺杂。在进行高温退火形成源极131和漏极133时，源极131和漏极133的电极金属均与半导体层120接触，从而实现源极131、漏极133与半导体层120中的2DEG形成电连接。在进行离子注入或重掺杂形成源极131和漏极133时，源极131和漏极133由离子注入部分或重掺杂部分和其上的电极构成，离子注入部分或重掺杂部分与半导体层120中的2DEG形成电连接。

本实施例中，采用高温退火工艺形成源极131、漏极133，源极131、漏极133均与半导体层120接触，具体过程为：先淀积多层金属，最常见的情况为淀积Ti/Al/Ni/Au(自下向上)4层金属，再进行快速热退火(RTA)工艺，形成欧姆特性。RTA工艺的意义在于：一方面在半导体层120(金属半导体界面)形成低电阻氮化物，另一方面使得4层金属间相互扩散，发生固相界面反应，形成一系列低电阻、低功函数且热稳定性好的金属间合金，即为源极131和漏极133。

S4：通过刻蚀工艺在源极131和漏极133之间的第一介质层141形成用于后续形成栅极132的栅槽160，如图2D所示。

刻蚀工艺为湿法刻蚀工艺或者干法刻蚀工艺，采用湿法刻蚀工艺或者干法刻蚀工艺对第一介质层141进行刻蚀时，不同的刻蚀深度可通过控制刻蚀工艺时间、刻蚀工艺速率来实现。当栅槽160的刻蚀深度超过第一介质层141的厚度时，栅槽160穿过第一介质层141，延伸至半介质层内，后续形成的栅极132与半导体层120形成肖特基接触；当栅槽160的刻蚀深度未超过第一介质层141的厚度时，栅槽160仅位于第一介质层141内，后续形成的栅极132与半导体层120形成金属(栅极132)-绝缘层(第一介质层141)-半导体结构(半导体层120)。本实施例中，栅槽160的刻蚀深度超过第一介质层141的厚度，栅槽160穿过第一介质层141，延伸至势垒层123内，后续形成的栅极132与半导体层120形成肖特基接触。

S5：在同一步工艺中，同时在栅极曝光区域和第一源场板曝光区域淀积金属，以同时形成栅极132和第一源场板151，如图2E所示。具体是在淀积栅极的金属形成栅极132的同时，沉积第一源场板151的金属形成的第一源场板151。这种在同一步工艺流程中形成栅极132和第一源场板151的工艺，与现有的源场板技术相比，第一源场板151的形成仅需要在栅极层次光刻版中增加一条位于栅极132和漏极133之间的曝光区域(第一源场板曝光区域)，不会增加其他工艺、光刻版数量，因此不会增加整个工艺流程的复杂度。

Ni/Au金属体系是目前高电子迁移率晶体管的肖特基栅最常用的金属，本实施例中，栅极132的金属为Ni/Au金属体系，栅极曝光区域靠近漏极133一侧的边缘与第一源场板曝光区域靠近栅极曝光区域一侧的边缘之间的距离大于400nm，即形成的栅极132与形成的第一源场板151之间的最近距离大于400nm。

S6：在第一介质层141上形成第二介质层142，并覆盖栅极132、第一源场板151和第一介质层141，如图2F所示。

第二介质层142可由多种方式形成，如MOCVD，PECVD，ALD，MBE及热生长等，但不局限于此法。第二介质层142可以是在生长或工艺过程中沉积的晶体材料，如GaN或AlN等，也可以是在生长或工艺过程中沉积的非晶体材料，例如SiN等，本实施例中，采用PECVD技术，用非晶体材料SiN形成第二介质层142，第二介质层142的厚度大于200nm。

S7：在第二介质层142上，具体是第二介质层142的上表面形成第二源场板152，第二源场152板位于栅极132、第一源场板151的上方，第二源场板152还延伸位于源极131的上表面与源极131连接(即第二源场板152与源极131等电位)，与此同时，在器件有源区外形成第一源场板151和源极131的电连接(即第一源场板151和源极131等电位)，以保证实现源极131、第一源场板151和第二源场板152等电位，如图2G所示。

第二实施例

请参照图3，本实施例提供一种高电子迁移率晶体管器件200，其与第一实施例提供的高电子迁移率晶体管器件100的结构大致相同，第二源场板152与源极131接触(电连接)，二者的区别在于：本实施例中，第一源场板151上的第二介质层142设有通孔170，第二源场板252位于第一源场板151上的部分穿过通孔170与第一源场板151接触，即第二源场板252与第一源场板151电连接，以实现源极131、第一源场板151和第二源场板152等电位。

本实施例中的第一源场板151与第二源场板252与第一实施方式中的第一源场板151、第二源场板152起到相同的作用，在削弱栅极132与漏极133之间靠近栅极132的区域强电场的同时，栅极132与源场板(第一源场板151、第二源场板152)之间的介质层在长时间应力、高电压应力下不易发生介质层失效的现象。相较于第一实施例中的高电子迁移率晶体管器件100，本实施例的高电子迁移率晶体管器件200减少了有源区外的金属布局，具体是第一源场板151和源极131在有源区外的电连接，因此结构整体性强。

本实施例的高电子迁移率晶体管器件200的制造方法与第一实施方式中的制造方法大致相同，在此不再赘述。其中，第二介质层142首先淀积到整个器件上，即第二介质层142覆盖源极131、漏极133、栅极132和第一源场板151，为了使源极131和漏极133形成金属互联，需要开孔刻蚀掉源极131、漏极133上覆盖的第二介质层142。本实施例的制造方法与第一实施方式中的制造方法的不同之处在于，本实施例的高电子迁移率晶体管器件200的制造方法中，形成第二介质层142之后，形成第二源场板252之前，还要先在位于第一源场板151上的第二介质层142开通孔170，然后形成第二源场板252，并使第二源场板252穿过通孔170与第一源场板151电连接。而且在第一源场板151上的第二介质层142的开孔工艺可与在源极131、漏极133上的第二介质层142的开孔刻蚀工艺同步完成。与现有的源场板技术相比，不会增加整个工艺流程的复杂度。

第三实施例

请参照图4，本实施例提供一种高电子迁移率晶体管器件300，其与第一实施例提供的高电子迁移率晶体管器件100的结构大致相同，第一源场板151和源极131在有源区外电连接，二者的区别在于：本实施例中，第二源场板352仅位于栅极132、第一源场板151上的第二介质层142上，且第二源场板352和有源区外电连接，以实现源极131、第一源场板151和第二源场板352等电位。

本实施例的第一源场板151与第二源场板352在削弱栅极132与漏极133之间靠近栅极132的区域强电场的同时HEMT又不易失效。而且与第一实施例相比，缩短了第二源场板352的长度，可起到降低栅源电容Cgs的作用，从而增加HEMT的频率特性。

本实施例的高电子迁移率晶体管器件300的制造方法与第一实施方式中的制造方法大致相同，在此不再赘述。区别在于：本实施例中的第二源场板曝光区域需缩短至栅极132上方。

第四实施例

请参照图5，本实施例提供一种高电子迁移率晶体管器件400，其与第三实施例提供的高电子迁移率晶体管器件300的结构大致相同，第二源场板452和源极131在有源区外电连接，二者的区别在于：本实施例中，第一源场板151上的第二介质层142设有通孔170，第二源场板452位于第一源场板151上的部分穿过通孔170与第一源场板151接触，即第二源场板452与第一源场板151电连接，以实现源极131、第一源场板151和第二源场板452形成等电位。

本实施例的高电子迁移率晶体管器件400的制造方法与第三实施方式中的制造方法大致相同，在此不再赘述。区别在于：本实施例的高电子迁移率晶体管器的制造方法中，形成第二源场板452前，先在位于第一源场板151上的第二介质层142开通孔170，然后形成第二源场板452，第二源场板452穿过通孔170与第一源场板151电连接。与现有的源场板技术相比，不会增加整个工艺流程的复杂度。

综上所述，本发明的高电子迁移率晶体管器件既能削弱栅极与漏极之间靠近栅极区域存在的强电场，又能减少栅极和源场板之间的介质层发生失效的几率，从而提高器件的可靠性；而且高电子迁移率晶体管器件的制造方法工艺流程简单，制得的器件可靠性高。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种高电子迁移率晶体管器件，其特征在于，其包括：

衬底；

半导体层，位于所述衬底上；

栅极、源极和漏极，位于所述半导体层上，所述栅极位于所述源极和所述漏极之间；

第一介质层，位于所述栅极与所述源极、所述栅极与所述漏极之间的所述半导体层上，且不覆盖所述源极、所述栅极与所述漏极；

第一源场板，位于所述栅极与所述漏极之间的所述第一介质层上；

第二介质层，位于所述第一介质层上，并直接覆盖所述栅极、所述第一源场板；以及

第二源场板，位于所述第二介质层上，并位于所述栅极、所述第一源场板的上方，其中，所述源极、所述第一源场板和所述第二源场板等电位；

所述栅极与所述第一源场板之间的第二介质层远离衬底一侧还存在空气介质。

2.根据权利要求1所述的高电子迁移率晶体管器件，其特征在于，所述第二源场板还位于所述源极上，所述第二源场板与所述源极连接。

3.根据权利要求1或2所述的高电子迁移率晶体管器件，其特征在于，所述第二介质层设有通孔以露出所述第一源场板，所述第二源场板通过所述通孔与所述第一源场板连接。

4.根据权利要求1所述的高电子迁移率晶体管器件，其特征在于，所述栅极与所述第一源场板之间的最近距离大于至少2倍的所述第二介质层的厚度。

5.根据权利要求4所述的高电子迁移率晶体管器件，其特征在于，所述第二介质层的所述厚度大于200nm，所述栅极与所述第一源场板之间的所述最近距离大于400nm。

6.一种如权利要求1所述的高电子迁移率晶体管器件的制造方法，其特征在于，包括：

在衬底上形成半导体层；

在所述半导体层上形成第一介质层；

在所述第一介质层上形成源极和漏极；

在所述源极和所述漏极之间形成栅极、第一源场板，所述第一源场板位于所述栅极和所述漏极之间，所述第一源场板与所述栅极在同一步骤中形成；

在所述第一介质层上形成第二介质层并覆盖所述栅极和所述第一源场板；以及

在所述第二介质层上形成第二源场板，所述第二源场板位于所述栅极、所述第一源场板的上方，并使得所述源极、所述第一源场板和所述第二源场板等电位。

7.根据权利要求6所述的高电子迁移率晶体管器件的制造方法，其特征在于，形成所述第二介质层之后，形成所述第二源场板之前，先在位于所述第一源场板上的所述第二介质层开通孔，再形成所述第二源场板，并使所述第二源场板穿过所述通孔与所述第一源场板连接。

8.根据权利要求6所述的高电子迁移率晶体管器件的制造方法，其特征在于，形成所述第二源场板时，使所述第二源场板延伸至所述源极上与所述源极连接。