[go: up one dir, main page]

CN106298636B - 一种超低k介质材料刻蚀深度的控制方法 - Google Patents

一种超低k介质材料刻蚀深度的控制方法 Download PDF

Info

Publication number
CN106298636B
CN106298636B CN201510266174.7A CN201510266174A CN106298636B CN 106298636 B CN106298636 B CN 106298636B CN 201510266174 A CN201510266174 A CN 201510266174A CN 106298636 B CN106298636 B CN 106298636B
Authority
CN
China
Prior art keywords
etching
depth
ultralow
dielectric material
etching depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510266174.7A
Other languages
English (en)
Other versions
CN106298636A (zh
Inventor
孙武
李莉
杨乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510266174.7A priority Critical patent/CN106298636B/zh
Publication of CN106298636A publication Critical patent/CN106298636A/zh
Application granted granted Critical
Publication of CN106298636B publication Critical patent/CN106298636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种超低K介质材料刻蚀深度的控制方法,该方法包括以下步骤:首先,设定刻蚀机上刻蚀气体的气体流量,利用所述刻蚀气体刻蚀一晶圆上的超低K介质材料层,然后测量所述晶圆的超低K介质材料层的刻蚀深度;接着,根据测量的所述刻蚀深度,由APC系统来判断所述刻蚀深度是否偏离目标深度;若所述刻蚀深度偏离所述刻蚀深度,则由所述APC系统输出调整的气体流量参数,刻蚀机根据所述参数来调整刻蚀气体流量,进而使下一片晶圆的刻蚀深度更加接近所述目标深度。本发明通过APC反馈来调整机台上刻蚀气体的流量,并通过晶圆和晶圆间刻蚀流量的不同来改变超低K介质材料的刻蚀深度,从而使刻蚀深度满足工艺要求。

Description

一种超低K介质材料刻蚀深度的控制方法
技术领域
本发明涉及半导体制造领域,特别是涉及一种超低K介质材料刻蚀深度的控制方法。
背景技术
随着互补金属氧化物半导体(CMOS)器件的节点缩减到28nm以及以下,目前在半导体制造的后段工艺中,为了连接各个部件构成集成电路,通常使用具有相对高导电率的金属材料例如铜进行布线,也就是金属布线。而用于金属布线之间连接的通常为导电插塞。用于将半导体器件的有源区与其它集成电路连接起来的结构一般为导电插塞。
当特征尺寸达到深亚微米以下工艺的时候,在制作铜布线或导电插塞时,须使用超低介电常数(Ultra low k,ULK)的介电材料作为介质层(所述超低k为介电常数小于等于2.5),其优点在于超低K介质材料的K值越低,在芯片上构建的互连结构的互连电容越小,因此,如果使用超低K介质材料作为不同电路层的隔绝介质,则RC延迟的影响便很小。在现有形成铜布线或导电插塞的过程中,通过刻蚀超低K介质材料来形成沟槽或通孔,然后于沟槽或通孔中填充导电物质。
现有技术中一般通过刻蚀时间来控制刻蚀深度,当达到设定的时间,则自动停止刻蚀操作,此时超低K介质材料的刻蚀深度即为目标深度。但是,一般所采用的刻蚀气体为小分子单碳含氟气体(CF4)时,才会有刻蚀深度随刻蚀时间呈线性关系的情况,才能依靠刻蚀时间来控制所述刻蚀深度,如图1所示。影响刻蚀速率稳定性的因素有很多,比如,腔室环境、等等,当刻蚀过程中受各种因素的影响时,刻蚀深度则不在随时间呈线性变化。在超低K介质材料的刻蚀工艺中,当刻蚀深度并不随工艺时间呈线性变化时,则很难用工艺时间来控制刻蚀深度。
目前,若超低K介质材料作为侧墙保护结构时,采用大分子刻蚀气体,如C4F8,来进行刻蚀,但是这种刻蚀气体的刻蚀深度并不随刻蚀时间呈线性变化,如图2所示。因此,对于C4F8此类的大分子刻蚀气体,则很难有刻蚀时间来控制刻蚀深度。
因此,提供一种新的超低K介质材料刻蚀深度的控制方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种超低K介质材料刻蚀深度的控制方法,用于解决现有技术中刻蚀气体在刻蚀超低K介质材料过程中无法用时间来控制刻蚀深度的问题。
为实现上述目的及其他相关目的,本发明提供一种超低K介质材料刻蚀深度的控制方法,所述控制方法至少包括:
设定刻蚀机上刻蚀气体的气体流量,利用所述刻蚀气体刻蚀一晶圆上的超低K介质材料层,然后测量所述晶圆的超低K介质材料层的刻蚀深度;
根据测量的所述刻蚀深度,由APC系统来判断所述刻蚀深度是否偏离目标深度,若所述刻蚀深度等于所述目标深度,则下一片晶圆采用与上一片晶圆相同气体流量的刻蚀气体;若所述刻蚀深度偏离所述刻蚀深度,则由所述APC系统输出调整的气体流量参数,刻蚀机根据所述参数来调整刻蚀气体流量,进而使下一片晶圆的刻蚀深度更加接近所述目标深度。
作为本发明超低K介质材料刻蚀深度的控制方法的一种优化的方案,所述超低K介质材料层的刻蚀深度随刻蚀时间呈非线性变化。
作为本发明超低K介质材料刻蚀深度的控制方法的一种优化的方案,所述超低K介质材料层的刻蚀深度与气体流量呈反比的线性关系。
作为本发明超低K介质材料刻蚀深度的控制方法的一种优化的方案,若上一片晶圆的刻蚀深度大于目标深度,则由APC控制系统根据所述刻蚀深度与气体流量的线性关系,将下一片晶圆的刻蚀气体的流量调大;若上一片晶圆的刻蚀深度小于目标深度,则由APC控制系统根据所述刻蚀深度与气体流量的线性关系,将下一片晶圆的刻蚀气体的流量调小。
作为本发明超低K介质材料刻蚀深度的控制方法的一种优化的方案,采用OCD测量系统来测量所述晶圆的超低K介质材料层的刻蚀深度。
作为本发明超低K介质材料刻蚀深度的控制方法的一种优化的方案,所述超低K介质材料层的介电常数小于2.6。
作为本发明超低K介质材料刻蚀深度的控制方法的一种优化的方案,刻蚀一片晶圆的时间超过30s。
作为本发明超低K介质材料刻蚀深度的控制方法的一种优化的方案,所述刻蚀气体为含氟的多碳气体。
作为本发明超低K介质材料刻蚀深度的控制方法的一种优化的方案,所述刻蚀气体为C4F8、C4F6或C5F6中的一种或多种的组合。
作为本发明超低K介质材料刻蚀深度的控制方法的一种优化的方案,所述刻蚀气气体的流量范围为25~40sccm。
如上所述,本发明的超低K介质材料刻蚀深度的控制方法,该方法包括:首先,设定刻蚀机上刻蚀气体的气体流量,利用所述刻蚀气体刻蚀一晶圆上的超低K介质材料层,然后测量所述晶圆的超低K介质材料层的刻蚀深度;接着,根据测量的所述刻蚀深度,由APC系统来判断所述刻蚀深度是否偏离目标深度,若所述刻蚀深度等于所述目标深度,则下一片晶圆采用与上一片晶圆相同气体流量的刻蚀气体;若所述刻蚀深度偏离所述刻蚀深度,则由所述APC系统输出调整的气体流量参数,刻蚀机根据所述参数来调整刻蚀气体流量,进而使下一片晶圆的刻蚀深度更加接近所述目标深度。本发明通过APC反馈来调整机台上刻蚀气体的流量,并通过晶圆和晶圆间刻蚀流量的不同来改变超低K介质材料的刻蚀深度,从而使刻蚀深度满足工艺要求。
附图说明
图1为现有技术中CF4刻蚀气体的刻蚀深度随工艺时间的变化示意图。
图2为现有技术中C4F8刻蚀气体的刻蚀深度随工艺时间的变化示意图。
图3为本发明超低K介质材料刻蚀深度控制方法流程图。
图4为本发明中不同流量C4F8刻蚀气体的刻蚀剩余深度随工艺时间的变化示意图。
图5为本发明中C4F8刻蚀气体的刻蚀深度随气体流量的变化示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
在深亚微米以下的工艺,在后段工艺中制作金属布线或导电插塞时,采用超低K介电材料作为介质层过程中,发明人发现,如果采用含氟的多碳刻蚀气体(如C4F8)的刻蚀时间来控制介质材料的刻蚀深度(即时间到达设定时间则停止刻蚀),则当到达刻蚀时间时,超低K介质材料的刻蚀深度并不是工艺所要求达到的刻蚀深度,要么比工艺要求的深度浅,要么比工艺所要求的深。鉴于此,本发明提供一种控制方法,该方法通过控制刻蚀流量来控制刻蚀的深度,可以有效降低超低K介质材料中通孔或沟槽刻蚀的偏移量。
本发明提供一种超低K介质材料刻蚀深度的控制方法,如图3所示,所述控制方法至少包括如下步骤:
设定刻蚀机上刻蚀气体的气体流量,利用所述刻蚀气体刻蚀一晶圆上的超低K介质材料层,然后测量所述晶圆的超低K介质材料层的刻蚀深度;
根据测量的所述刻蚀深度,由APC系统来判断所述刻蚀深度是否偏离目标深度,若所述刻蚀深度等于所述目标深度,则下一片晶圆采用与上一片晶圆相同气体流量的刻蚀气体;若所述刻蚀深度偏离所述刻蚀深度,则由所述APC系统输出调整的气体流量参数,刻蚀机根据所述参数来调整刻蚀气体流量,进而使下一片晶圆的刻蚀深度更加接近所述目标深度。
下面结合具体附图详细介绍一下本发明的超低K介质材料刻蚀深度的控制方法。
首先执行步骤一,设定刻蚀机上刻蚀气体的气体流量,利用所述刻蚀气体刻蚀一晶圆上的超低K介质材料层,然后测量所述晶圆的超低K介质材料层的刻蚀深度。
本发明的刻蚀方式涉及干法刻蚀,刻蚀气体在一定条件下被激活呈活性粒子,利用活性粒子物理或化学的作用,在待刻蚀层中刻蚀出所需的沟槽或通孔的形状。
所述超低K介质材料层作为金属互连线之间的隔绝材料,需要具有良好的电绝缘性能,超低K介质材料可以通过在低K介质材料的基础上增加疏松孔等方式予以实现。所述超低K介质材料层的介电常数在2.6以下。
所述刻蚀气体可以选择含氟的多碳化合物气体,例如C4F8、C4F6或C5F6中的一种或多种的组合。当然,所述刻蚀气体还可以是其他适合用于刻蚀超低K介质材料的气体,在此不限,本实施例中,所述刻蚀气体为C4F8气体。
所述刻蚀气体的气体流量选择在25~40sccm(每分钟标准毫升)。优选地,所述刻蚀气体的气体流量控制在17~27sccm范围内。
本实施例中,优选采用OCD(光学特征尺寸测量)来测量晶圆的刻蚀深度。OCD可以将光束投射到待刻蚀的超低K介质材料层的表面,之后通过反射光获取一组光谱线,该光谱线内包含量测部分的信息。
接着执行步骤二,根据测量的所述刻蚀深度,由APC系统来判断所述刻蚀深度是否偏离目标深度,若所述刻蚀深度等于所述目标深度,则下一片晶圆采用与上一片晶圆相同气体流量的刻蚀气体;若所述刻蚀深度偏离所述刻蚀深度,则由所述APC系统输出调整的气体流量参数,刻蚀机根据所述参数来调整刻蚀气体流量,进而使下一片晶圆的刻蚀深度更加接近所述目标深度。
需要说明的是,根据批次晶圆的实验结果,可以获得如图4所示的曲线图。其中,图4是以刻蚀气体C4F8为例,该图中的纵坐标表示刻蚀剩余深度,即刻蚀气体吃掉部分超低K介质材料后表面离目标深度的距离;横坐标表示工艺时间。从图4中可以看出C4F8刻蚀超低K介质材料层的刻蚀剩余深度随整个工艺时间呈非线性变化。如果工艺时间小于30,曲线基本呈线性变化,超过30秒之后,曲线平缓,刻蚀剩余深度基本不随时间再改变。因此,对于工艺时间小于30秒的刻蚀工艺,采用工艺时间控制刻蚀剩余深度即可。而本实施例中针对是工艺时间在30秒以上的刻蚀过程,整个过程呈非线性变化,不能再采用工艺时间来控制刻蚀剩余深度。由于刻蚀深度等于目标深度减刻蚀剩余深度,所以刻蚀深度也应该随工艺时间呈非线性变化。另外,图4中,最上面的实线表示流量为25sccm的刻蚀气体,中间的线条表示22sccm的刻蚀气体,最下面的线条表示20sccm的刻蚀气体,可以看出这三条曲线的变化趋势相同,刻蚀气体流量越小,其刻蚀剩余深度越小(即刻蚀深度则越大)。
另外,根据前期的实验,获得如图5所示的关系,该图中纵坐标为刻蚀深度,横坐标为刻蚀气体的刻蚀流量,超低K介质材料层的刻蚀深度与气体流量呈反比的线性关系,即气体流量越大,刻蚀越浅;气体流量越小,刻蚀越深。之所以会出现反比关系的原因是,含氟的多碳大分子刻蚀气体(例如C4F8和C4F6)在刻蚀超低K介质材料层(ULK)时,会产生大量的多聚物(Polymer),多聚物会聚集在沟槽底部,减慢沟槽刻蚀速率,严重的情况下甚至可能造成沟槽刻蚀停止,所以减小气体流量实际上是降低多聚物生成的量,对沟槽刻蚀的阻挡作用减少,提高刻蚀的速率,刻得越深。这些刻蚀深度及气体流量的数据均传输给APC系统由APC系统存储。
APC系统结合了统计制程管制(SPC)与回馈控制(Feedback Control),利用过去的制程数据来预测下一批制程的参数设定,如此可以降低各种原因所造成的制程变异。
APC系统的目的是解决工艺过程中各项参数和性能指标漂移的问题、减短测量所需时间、及时纠正误差,它的实施有助于提高生产率、降低能耗、改善产品质量和连续性、以及改善工艺的安全性等,使得工艺设备能够实现更加严格的工艺窗口,满足未来28nm技术节点或以下工艺技术的要求,有效的监控工艺过程与机台,以提高良率和总体设备效能。
当上一片晶圆的刻蚀工艺完成后,由APC采集该片晶圆的刻蚀深度数据,APC系统根据内设的公式或者判断条件对收集的刻蚀深度进行判断分析,看所述刻蚀深度是否偏离目标深度,若所述刻蚀深度刚好停留在所述目标深度处,则下一片晶圆采用与上一片晶圆相同气体流量的刻蚀气体,即气体流量不改变。若所述刻蚀深度偏离所述刻蚀深度,则由所述APC系统输出调整的气体流量参数,刻蚀机根据所述参数来调整刻蚀气体流量,进而使下一片晶圆的刻蚀深度更加接近所述目标深度。具体地,若上一片晶圆的刻蚀深度大于目标深度(即过刻over-etch),则由APC控制系统根据如图5所示刻蚀深度与气体流量的线性关系,将下一片晶圆的刻蚀气体的流量调大;若上一片晶圆的刻蚀深度小于目标深度(即刻浅了),则由APC控制系统根据如图5所示所述刻蚀深度与气体流量的线性关系,将下一片晶圆的刻蚀气体的流量调小。
由此可见,每一片晶圆刻蚀气体流量的选择均以上一片晶圆的刻蚀深度和气体流量为参考基础,并由APC系统来输出合适的气体流量参数,该参数传输给刻蚀机,使刻蚀机调节成相应的气体流量,进而由气体流量来控制当前晶圆刻蚀超低K介质材料层的刻蚀深度,以满足工艺要求。
综上所述,本发明提供一种超低K介质材料刻蚀深度的控制方法,该方法包括以下步骤:首先,设定刻蚀机上刻蚀气体的气体流量,利用所述刻蚀气体刻蚀一晶圆上的超低K介质材料层,然后测量所述晶圆的超低K介质材料层的刻蚀深度;接着,根据测量的所述刻蚀深度,由APC系统来判断所述刻蚀深度是否偏离目标深度;若所述刻蚀深度偏离所述刻蚀深度,则由所述APC系统输出调整的气体流量参数,刻蚀机根据所述参数来调整刻蚀气体流量,进而使下一片晶圆的刻蚀深度更加接近所述目标深度。本发明通过APC反馈来调整机台上刻蚀气体的流量,并通过晶圆和晶圆间刻蚀流量的不同来改变超低K介质材料的刻蚀深度,从而使刻蚀深度满足工艺要求。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种超低K介质材料刻蚀深度的控制方法,其特征在于,所述控制方法至少包括:
设定刻蚀机上刻蚀气体的气体流量,利用所述刻蚀气体刻蚀一晶圆上的超低K介质材料层,然后测量所述晶圆的超低K介质材料层的刻蚀深度,所述超低K介质材料层的刻蚀深度与气体流量呈反比的线性关系;
根据测量的所述刻蚀深度,由APC系统来判断所述刻蚀深度是否偏离目标深度,若所述刻蚀深度等于所述目标深度,则下一片晶圆采用与上一片晶圆相同气体流量的刻蚀气体;若所述刻蚀深度偏离所述刻蚀深度,则由所述APC系统输出调整的气体流量参数,刻蚀机根据所述参数来调整刻蚀气体流量,进而使下一片晶圆的刻蚀深度更加接近所述目标深度。
2.根据权利要求1所述的超低K介质材料刻蚀深度的控制方法,其特征在于:若上一片晶圆的刻蚀深度大于目标深度,则由APC控制系统根据所述刻蚀深度与气体流量的线性关系,将下一片晶圆的刻蚀气体的流量调大;若上一片晶圆的刻蚀深度小于目标深度,则由APC控制系统根据所述刻蚀深度与气体流量的线性关系,将下一片晶圆的刻蚀气体的流量调小。
3.根据权利要求1所述的超低K介质材料刻蚀深度的控制方法,其特征在于:采用OCD测量系统来测量所述晶圆的超低K介质材料层的刻蚀深度。
4.根据权利要求1所述的超低K介质材料刻蚀深度的控制方法,其特征在于:所述超低K介质材料层的介电常数小于2.6。
5.根据权利要求1所述的超低K介质材料刻蚀深度的控制方法,其特征在于:刻蚀一片晶圆的时间超过30s。
6.根据权利要求1所述的超低K介质材料刻蚀深度的控制方法,其特征在于:所述刻蚀气体为含氟的多碳气体。
7.根据权利要求6所述的超低K介质材料刻蚀深度的控制方法,其特征在于:所述刻蚀气体为C4F8、C4F6或C5F6中的一种或多种的组合。
8.根据权利要求1所述的超低K介质材料刻蚀深度的控制方法,其特征在于:所述刻蚀气体的流量范围为25~40sccm。
CN201510266174.7A 2015-05-22 2015-05-22 一种超低k介质材料刻蚀深度的控制方法 Active CN106298636B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510266174.7A CN106298636B (zh) 2015-05-22 2015-05-22 一种超低k介质材料刻蚀深度的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510266174.7A CN106298636B (zh) 2015-05-22 2015-05-22 一种超低k介质材料刻蚀深度的控制方法

Publications (2)

Publication Number Publication Date
CN106298636A CN106298636A (zh) 2017-01-04
CN106298636B true CN106298636B (zh) 2019-05-14

Family

ID=57633026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510266174.7A Active CN106298636B (zh) 2015-05-22 2015-05-22 一种超低k介质材料刻蚀深度的控制方法

Country Status (1)

Country Link
CN (1) CN106298636B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107378232B (zh) * 2017-07-14 2019-03-15 中国科学院微电子研究所 一种激光加工晶圆的方法及系统
CN112490123B (zh) * 2020-11-20 2024-05-17 北京北方华创微电子装备有限公司 补充刻蚀方法、半导体刻蚀设备
CN114481333B (zh) * 2022-02-16 2023-10-03 淮安纳微传感器有限公司 一种传感器单晶硅刻蚀质量监测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518759A (zh) * 2001-06-22 2004-08-04 东京毅力科创株式会社 干蚀刻方法
CN101599433A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体刻蚀方法及刻蚀系统
JP2011040601A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 半導体装置の製造方法
CN103915378A (zh) * 2014-04-08 2014-07-09 上海华力微电子有限公司 一种改进接触孔线宽均一性的刻蚀方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887071B2 (en) * 2011-12-16 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-zone EPD detectors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518759A (zh) * 2001-06-22 2004-08-04 东京毅力科创株式会社 干蚀刻方法
CN101599433A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体刻蚀方法及刻蚀系统
JP2011040601A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 半導体装置の製造方法
CN103915378A (zh) * 2014-04-08 2014-07-09 上海华力微电子有限公司 一种改进接触孔线宽均一性的刻蚀方法

Also Published As

Publication number Publication date
CN106298636A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106298636B (zh) 一种超低k介质材料刻蚀深度的控制方法
CN103839858A (zh) 离子注入机的工艺能力的监控方法和离子注入方法
WO2012058995A1 (zh) 无衬底引出半导体器件的栅介质层陷阱密度的测试方法
US9390964B2 (en) Methods for fabricating dual damascene structures in low temperature dielectric materials
CN102024699B (zh) 半导体装置的快速热退火方法
CN109300799B (zh) 半导体结构、测试系统、测试方法及半导体结构的制作方法
CN101202229A (zh) 超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法
CN103579366B (zh) Tvs器件及制造方法
CN104617148A (zh) 隔离型nldmos器件及其制造方法
CN115632039A (zh) 半导体结构的制备方法
CN102412127B (zh) “t”形金属栅电极的制作方法
KR102637282B1 (ko) 임계 치수 균일성의 최적화를 위한 반도체 챔버 동작 파라미터들의 결정
CN104347393A (zh) 去除接触窗底部自然氧化层的方法
CN106298773B (zh) 集成型沟槽瞬态电压抑制器件及其制造方法
CN103633106A (zh) Cmos感光器件接触孔刻蚀方法及cmos感光器件制造方法
CN102768988B (zh) 一种有效判定铜扩散阻挡层阻挡能力的方法
CN109300878A (zh) 界面缺陷表征结构的形成方法
CN102237298B (zh) 提高通孔刻蚀稳定性的方法
CN102054674A (zh) 金属栅电极和金属栅电极的制作方法
CN103531473B (zh) 氧化硅及氮化硅双层复合侧墙的刻蚀方法
CN109659266B (zh) 一种提高刻蚀腔电流稳定性的方法
CN103378095B (zh) 一种金属氧化物半导体电学参数测试器件及制造方法
Tenailleau et al. TSV development, characterization and modeling for 2.5-D interposer applications
CN109003962A (zh) 一种高频硅电容器的制造方法
CN116564962B (zh) 一种集成双向tvs的cmos器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Sun Wu

Inventor after: Li Li

Inventor after: Yang Le

Inventor before: Sun Wu

Inventor before: Yang Le

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant