[go: up one dir, main page]

CN106252366B - 具有垂直传输门的图像传感器及制造其的方法 - Google Patents

具有垂直传输门的图像传感器及制造其的方法 Download PDF

Info

Publication number
CN106252366B
CN106252366B CN201510917461.XA CN201510917461A CN106252366B CN 106252366 B CN106252366 B CN 106252366B CN 201510917461 A CN201510917461 A CN 201510917461A CN 106252366 B CN106252366 B CN 106252366B
Authority
CN
China
Prior art keywords
substrate
epitaxial body
image sensor
forming
transfer gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510917461.XA
Other languages
English (en)
Other versions
CN106252366A (zh
Inventor
俞景东
黄善夏
黄盛补
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106252366A publication Critical patent/CN106252366A/zh
Application granted granted Critical
Publication of CN106252366B publication Critical patent/CN106252366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开提供了一种图像传感器。图像传感器可以包括：传输门，形成在第一衬底之上且具有通孔；柱状的外延体，具有填充在通孔中的第一部分以及形成在传输门之上的第二部分；光电转换元件，形成在外延体的第二部分中；以及浮置扩散区，形成在第一衬底中，且接触外延体的第一部分。

Description

具有垂直传输门的图像传感器及制造其的方法
相关申请的交叉引用
本申请要求2015年6月9日提交的第10-2015-0080993号韩国专利申请的优先权，该韩国专利申请通过引用整体合并于此。
技术领域
本发明的示例性实施例涉及一种半导体器件，更具体地，涉及一种具有垂直传输门的图像传感器及其制造方法。
背景技术
图像传感器将光学图像转换为电信号。由于计算机产业和通信产业的发展，在各种领域(诸如数字相机、摄录相机、个人通信系统(PCS)、游戏机、保安摄像机、医疗微型摄像机以及机器人)中对具有改善的性能的图像传感器的需求已经增加。
发明内容
本发明的实施例提供一种具有改善的性能的图像传感器及其制造方法。
根据本发明的一个实施例，图像传感器包括：传输门，形成在第一衬底之上，且具有通孔；柱状的外延体，具有填充在通孔中的第一部分以及形成在传输门之上的第二部分；光电转换元件，形成在外延体的第二部分中；以及浮置扩散区，形成在第一衬底中，且接触外延体的第一部分。
图像传感器还可以包括：电荷固定层，形成在外延体的第二部分的顶表面和侧表面之上。电荷固定层可以延伸至传输门的外侧壁。电荷固定层可以填充相邻外延体之间的间隙。电荷固定层可以具有形成在其中的空气隙。
图像传感器还可以包括：保护层，形成在第一衬底之上，并覆盖包括外延体的结构且具有平坦的顶表面；滤色器，形成在保护层之上；以及光收集单元，形成在滤色器之上。
图像传感器还可以包括：第一逻辑电路层，形成在第一衬底的与传输门相反的表面之上。此外，图像传感器还可以包括第二衬底和形成在第二衬底之上的第二逻辑电路层，第一衬底与第二衬底可以通过结合来彼此层叠，使得第一逻辑电路层与第二逻辑电路层彼此面对。
第一衬底可以包括薄衬底，浮置扩散区可以穿透第一衬底。通孔可以位于传输门的中心部分中。传输门可以包括栅电极以及形成在栅电极的整个表面之上且覆盖栅电极的栅极绝缘层。通孔和外延体的第二部分可以具有圆柱形形状，外延体的第二部分的直径可以大于通孔的直径。外延体的第二部分可以具有垂直侧壁，或者可以具有倾斜侧壁以具有梯形形状。第一衬底和外延体可以包括处于单晶状态的含硅材料。第一衬底的与第一衬底的表面垂直的晶向可以为[1 0 0]。外延体的与第一衬底的表面垂直的晶向可以为[1 00]，外延体的与第一衬底的表面平行的晶向可以为[1 1 0]。光电转换元件可以包括：第一杂质区，形成在传输门之上，且接触外延体的第一部分；第二杂质区，形成在第一杂质区之上，且具有与第一杂质区互补的导电类型；以及电荷俘获区，形成在外延体的第二部分的顶表面和侧表面中。第一杂质区的杂质掺杂浓度可以从第一杂质区与第二杂质区之间的边界向着第一杂质区与传输门之间的边界逐渐增大。电荷俘获区可以具有与第二杂质区的导电类型相同的导电类型，且其可以具有比第二杂质区的杂质掺杂浓度高的杂质掺杂浓度。
根据本发明的另一个实施例，用于制造图像传感器的方法包括：在第一衬底之上形成具有通孔的传输门；从经由通孔而暴露的第一衬底开始通过选择性外延生长来形成柱状的外延体，其中，外延体可以具有填充在通孔中的第一部分以及形成在传输门之上的第二部分；在外延体的第二部分中形成光电转换元件；以及在第一衬底中形成接触外延体的第一部分的浮置扩散区。
用于制造图像传感器的方法还可以包括：在形成光电转换元件之后，在外延体的第二部分的顶表面和侧表面之上形成电荷固定层。电荷固定层可以延伸至传输门的外侧壁。电荷固定层可以填充彼此相邻的外延体之间的间隙。电荷固定层可以具有形成在其中的空气隙。
用于制造图像传感器的方法还可以包括：在形成浮置扩散区之前，在第一衬底之上形成保护层，保护层覆盖包括外延体的结构且具有平坦的顶表面；在保护层上形成滤色器；以及在滤色器上形成光收集单元。
用于制造图像传感器的方法还可以包括：在形成浮置扩散区之后，在第一衬底的与传输门相反的表面上形成第一逻辑电路层。此外，用于制造图像传感器的方法还可以包括：在第二衬底之上形成第二逻辑电路层；以及将第一衬底结合至第二衬底，使得第一逻辑电路层与第二逻辑电路层彼此面对。
形成传输门的步骤可以包括：通过在第一衬底之上顺序地形成第一绝缘层、栅极导电层和第二绝缘层来形成层叠；通过选择性地刻蚀所述层叠来形成具有通孔的初步传输门；以及在初步传输门的内侧壁和外侧壁上形成第三绝缘层。通孔可以形成在传输门的中心部分中。第一衬底和外延体可以包括处于单晶状态的含硅材料。可以从具有垂直于其表面的[1 0 0]晶向的第一衬底开始通过生长来形成外延体。外延体可以具有垂直于第一衬底的表面的[1 0 0]晶向以及平行于第一衬底的表面的[1 1 0]晶向。外延体的第二部分可以具有垂直侧壁。外延体的第二部分可以具有倾斜侧壁以具有梯形形状。形成光电转换元件的步骤可以包括：在形成外延体的第二部分的初始阶段和中间阶段中，通过原位掺杂第一杂质来形成第一杂质区；在形成外延体的第二部分的后期阶段中，通过原位掺杂第二杂质来形成第二杂质区；以及在形成外延体之后，在外延体的第二部分的顶表面和侧表面中形成电荷俘获区。可以将第一杂质区形成为使得其杂质掺杂浓度从第一杂质区与第二杂质区之间的边界向第一杂质区与传输门之间的边界逐渐增大。可以通过等离子体掺杂(PLAD)来形成电荷俘获区。可以将电荷俘获区形成为使得其具有与第二杂质区的导电类型相同的导电类型，以及使得其具有比第二杂质区的杂质掺杂浓度高的杂质掺杂浓度。形成浮置扩散区的步骤可以包括：通过减薄工艺来减小第一衬底的厚度；以及将杂质离子注入至第一衬底的与传输门相反的表面中。
附图说明
图1是示意性地图示根据本发明的实施例的图像传感器的框图。
图2是图示图1中示出的图像传感器的截面图。
图3A是图示图2中示出的图像传感器的传输门和光电转换元件的透视图。
图3B是图示图2中示出的图像传感器的传输门和光电转换元件的透视图。
图4A至图4H是图示根据本发明的实施例的用于制造图像传感器的方法的截面图。
图5是示意性地图示包括图1中示出的图像传感器的电子设备的示图。
具体实施方式
下面将参照附图来更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式来实施，而不应当被解释为局限于本文中所阐述的实施例。相反地，这些实施例被提供使得本公开将彻底且完整，且这些实施例将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中始终指代相同的部分。附图可以无需按比例，且在某些情况下，附图中的至少一些结构的比例可以被夸大，以清楚地示出所描述的示例或实施方式的特定特征。在附图或描述中呈现具有多层结构中的两层或更多层的特定示例时，所示出的对这些层的定位或布置这些层的顺序反映了所描述或所图示的示例的特定实施方式，且可以进行不同的对层的定位或不同的布置层的顺序。此外，描述的或图示的多层结构的示例可以不反映在该特定多层结构中存在的所有层(例如，在两个示出的层之间可以存在一个或更多个额外的层)。作为特定示例，当在所描述或图示的多层结构中的第一层被称作“在”第二层“上”或“之上”或者“在”衬底“上”或“之上”时，第一层可以直接形成在第二层或衬底上，但也可以表示在第一层与第二层或衬底之间存在一个或更多个其他中间层的结构。
如下所描述的，本发明的实施例提供一种具有改善的性能的图像传感器及其制造方法。如本文中所使用的，短语“具有提升的性能的图像传感器”意为提供高像素图像的图像传感器。为了提供高像素图像，需要高度集成的图像传感器。因此，根据本发明的图像传感器可以包括垂直传输门和三维光电转换元件。
图1是示意性地图示根据本发明的实施例的图像传感器的框图。
如图1中所示，图像传感器可以包括像素阵列100、相关双采样(CDS)单元120、模数转换器(ADC)130、缓冲器140、行驱动器150、时序发生器160、控制寄存器170以及斜坡信号发生器180。像素阵列100可以包括布置为矩阵的多个单位像素110。
时序发生器160可以产生一个或更多个控制信号以控制行驱动器150、CDS单元120、ADC 130和斜坡信号发生器180。控制寄存器170可以产生一个或更多个控制信号以控制斜坡信号发生器180、时序发生器160和缓冲器140。
行驱动器150可以逐行地驱动像素阵列100。例如，行驱动器150可以产生选择信号以选择多个行线中的任意一个行线。每个单位像素110可以感测入射光，并通过列线来将图像重置信号和图像信号输出至CDS单元120。CDS单元120可以执行对图像重置信号和图像信号的采样。
ADC 130可以将从斜坡信号发生器180输出的斜坡信号与从CDS单元120输出的采样信号进行比较，并输出比较信号。根据从时序发生器160提供的时钟信号，ADC 130可以对比较信号的电平转变次数计数，并将计数值输出至缓冲器140。斜坡信号发生器180可以在时序发生器160的控制下操作。
缓冲器140可以储存从ADC 130输出的多个数字信号，然后感测并放大该数字信号。因此，缓冲器140可以包括存储器(未示出)和感测放大器(未示出)。存储器可以储存计数值。计数值可以表示从多个单位像素110输出的信号。感测放大器可以感测并放大从存储器输出的计数值。
为了提供高像素图像，在像素阵列中会需要数量增加的单位像素。在有限区域中可以提供数量增加的单位像素，相应地，单位像素的大小以及单位像素之间的距离会减小。当单位像素的大小以及单位像素之间的距离减小时，相邻单位像素之间的串扰(cross-talk)和暗电流会增大。
本发明的示例性实施例可以提供一种适用于高度集成电路而不增大串扰和暗电流的图像传感器。
图2示出了图像传感器，图2的截面图沿图1中所示的A-A’线截取得到。图3A是示出图2中示出的图像传感器的传输门和光电转换元件的透视图。图3B是图示图2中示出的图像传感器的传输门和光电转换元件的透视图。图3A和图3B示出本发明的不同示例。
如图2、图3A和图3B中所示，根据本发明的实施例的图像传感器可以包括第一衬底210、形成在第一衬底201中的多个浮置扩散区(floating diffusion region)202以及形成在第一衬底201上的第一逻辑电路层203。
第一衬底201可以包括半导体衬底。半导体衬底可以处于单晶状态，且可以包括含硅材料。具体地，第一衬底201可以包括单晶含硅材料。处于单晶状态的第一衬底201的表面可以具有根据密勒指数(Miller indices)的特定晶面和晶向。例如，第一衬底201的表面可以具有(1 0 0)晶面。第一衬底201的晶向[1 0 0]可以表示为与第一衬底201的表面垂直。以供参照，晶面也被称作“晶格面”，晶格面由不形成直线的三个晶格点来限定。晶向也被称作“晶格方向”，其表示晶面的方向。
第一衬底201可以通过减薄工艺来减薄。例如，第一衬底201可以为体硅(bulksilicon)衬底，其厚度通过减薄工艺变小。此外，第一衬底201可以为P型衬底。如本文中所使用的，术语“P型衬底”始终表示用P型杂质掺杂的衬底。
多个浮置扩散区202可以被安置为分别对应于多个单位像素110。例如，多个浮置扩散区202可以被安置为矩阵，且相邻的浮置扩散区202可以间隔开。具体地，多个浮置扩散区202中的每个可以位于传输门206和通孔207之下，传输门206和通孔207形成在多个单位像素110的每个中。多个浮置扩散区202中的每个可以穿透薄的第一衬底201。多个浮置扩散区202可以为N型杂质区。因为多个浮置扩散区202在第一衬底201中仅形成在与上述像素阵列相对应的区域中，因此浮置扩散区202的容量可以增大。
形成在第一衬底201上的第一逻辑电路层203可以包括信号处理电路，信号处理电路被配置用来响应于入射光而处理由多个单位像素110产生的像素信号。虽然在图中未示出，但信号处理电路可以包括如以上参照图1而描述的CDS单元120、ADC 130、缓冲器140、行驱动器150、时序发生器160、控制寄存器170和斜坡信号发生器180。为了实施这些元件，信号处理电路可以包括多个晶体管、多个布线层、多个层间绝缘层以及将它们彼此连接的多个插塞。
此外，根据本发明的图像传感器可以包括第二衬底290以及形成在第二衬底290上的第二逻辑电路层291。可以通过晶片键合工艺来层叠第一衬底201与第二衬底290，使得第一逻辑电路层203与第二逻辑电路层291将彼此相向。因此，第一逻辑电路层203与第二逻辑电路层291可以电连接，且可以包括用于它们的连接的构件。如上所述，因为根据本发明的实施例的图像传感器包括形成在不同的衬底上且通过晶片键合工艺而彼此键合的第一逻辑电路层203和第二逻辑电路层291，因此图像传感器的集成度可以显著增大。
第二衬底290可以包括半导体衬底。半导体衬底可以处于单晶状态，且可以包括含硅材料。具体地，第一衬底290可以包括单晶含硅材料。
形成在第二衬底290上的第二逻辑电路层291可以包括应用处理器(AP)(其包括图像处理器)。例如，第二逻辑电路层291可以包括图像信号处理器(ISP)。为了实施这些元件，第二逻辑电路层291可以包括多个晶体管、多个布线层、多个层间绝缘层以及将它们彼此连接的多个插塞。
此外，根据本发明的实施例的图像传感器可以包括传输门206、柱状外延体208和光电转换元件213，传输门206形成在第一衬底201上以对应于多个单位像素110中的一个且具有通孔207，柱状外延体208包括填充在通孔207中的第一部分以及形成在传输门206上的第二部分，光电转换元件213形成在外延体208的第二部分208B中。
传输门206可以为与单位像素110相对应的平板形式。传输门206可以包括栅极绝缘层205以及被栅极绝缘层205覆盖的栅电极204。换言之，通过栅极绝缘层205可以将栅电极204与相邻的结构绝缘。
形成在传输门206中的通孔207可以提供用于传输门206的垂直通道209，且可以提供用于形成外延体208的空间。通孔207可以位于传输门206的中心部分中，且可以为圆柱形形状。外延体208的第二部分208B可以取决于通孔207的位置和形状。通孔207与外延体208的第二部分208B可以具有相同的形状。具体地，通孔207和外延体208的第二部分208B可以具有圆柱形形状，且外延体的第二部分208B的直径可以大于通孔207的直径。这里，外延体208的第二部分208B可以具有圆柱形形状。如图3A和图3B中所示，外延体208的第二部分208B可以具有垂直侧壁或者可以具有倾斜侧壁以具有梯形形状。因此，可以根据外延体208的第二部分208B的形状来控制光电转换元件213的光接收面积和量子效率。
可以从经由通孔207而暴露的第一衬底201开始通过选择性外延生长(SEG)来形成外延体208。外延体208可以包括与第一衬底201的材料相同的材料。具体地，外延体208可以包括含硅材料。例如，外延体208可以由外延硅来制备。外延体208可以对应于多个单位像素110中的一个单位像素110，且可以在生长工艺期间自隔离而不需要进行单独的隔离工艺。对于此自隔离，与第一衬底201的表面垂直的外延体208的晶向可以为[1 0 0]，与第一衬底201的表面平行的外延体208的晶向可以为[1 1 0]。这是因为晶向之间的生长速率存在差异。众所周知的是，在[1 0 0]晶向上的生长速率是在[1 1 0]晶向上的生长速率4倍高。由于晶向之间的生长速率的差异，外延体208的第二部分208B可以具有如图3A中所示的垂直侧壁。可选地，外延体208的第二部分208B也可以具有倾斜的侧壁以具有如图3B中所示的梯形形状。下面将关于图4C中示出的制造方法来描述基于晶向之间的生长速率的这种差异来形成外延体208的工艺。
外延体208的第一部分208A可以作为传输门206中的垂直通道209。为了此功能，外延体208的第一部分208A可以不掺杂或用P型杂质来轻掺杂。
在外延体208的第二部分208B中，可以形成光电转换元件213。光电转换元件213可以包括第一杂质区210、第二杂质区211和电荷俘获区，第一杂质区210形成在传输门206上以接触垂直通道209，第二杂质区211在外延体208的第二部分208B的剩余部分中形成在第一杂质区210上且具有与第一杂质区210互补的导电类型，电荷俘获区形成在外延体208的第二部分208B的顶表面和侧表面中。第一杂质区210可以具有N型导电性，第二杂质区211可以具有P型导电性。第一杂质区210可以具有均匀的掺杂分布，或者可以具有杂质掺杂浓度从第一杂质区210与第二杂质区211之间的边界向第一杂质区210与传输门206之间的边界逐渐增大的掺杂分布。逐渐增大的掺杂分布可以能够使在第一杂质区210与第二杂质区211之间的边界处产生的光电荷被更有效地传送至传输门206。电荷俘获区212可以具有与第二杂质区211的导电类型相同的导电类型，但可以具有比第二杂质区211的杂质掺杂浓度高的杂质掺杂浓度。沿外延体208的第二部分208B的表面，电荷俘获区212可以具有恒定的厚度。电荷俘获区212可以去除暗电流源，且可以引起第一杂质区210和第二杂质区211的充分耗尽，从而改善光电转换元件213的特性。
此外，根据本发明的实施例的图像传感器可以包括形成在外延体208的第二部分208B的顶表面和侧表面上的电荷固定层214、形成在电荷固定层214上的保护层215、形成在保护层215上的滤色器(color filter)以及形成在滤色器上的光收集单元217。光收集单元217可以包括半球状透镜。
电荷固定层214可以与电荷俘获区212一起改善暗电流特性。为了此功能，电荷固定层214可以包括高介电材料。例如，电荷固定层214可以为由从包括HfO2、Ta2O5、ZrO2、PrOx、TiO2、HfSiO、Y2O3和HfAlON的组中选择的任意一种材料形成的单层或通过层叠这些材料中的两种或更多种而形成的多层。
形成在外延体208的第二部分208B的顶表面和侧表面上的电荷固定层214可以延伸至传输门206的外侧壁。换言之，电荷固定层214可以覆盖外延体208的第二部分208B的外壁以及传输门206的外侧壁。电荷固定层214可以沿着包括外延体208的结构的表面具有恒定厚度，且可以填充相邻单位像素110之间的间隙。虽然在图中未示出，但电荷固定层214可以填充相邻单位像素110之间的间隙，且空气隙可以设置在电荷固定层214中。如上所述，因为电荷固定层214填充相邻单位像素110之间的间隙，因此电荷固定层214也可以将相邻的外延体208彼此隔开并将相邻的传输门206彼此隔开。
滤色器216可以执行颜色分离，且可以包括红色滤色器、绿色滤色器、蓝色滤色器、蓝绿色滤色器、黄色滤色器、品红色滤色器、白色滤色器、黑色滤色器、红外截止滤色器(IRcutoff filter)等。
根据本发明的实施例的图像传感器可以包括垂直传输门206以及在垂直传输门206上形成在外延体213中的三维光电转换元件。因此，可以在不增大串扰和暗电流的情况下增大图像传感器的集成度。
图4A至图4H是图示根据本发明的实施例的用于制造图像传感器的方法的截面图。
如图4A中所示，可以准备第一衬底10。第一衬底10可以包括半导体衬底。半导体衬底可以处于单晶状态。换言之，第一衬底10可以包括单晶含硅材料。处于单晶状态的第一衬底10的表面的晶面可以为(1 0 0)面，第一衬底10的与第一衬底10的表面垂直的晶向可以为[1 0 0]。根据第一衬底10的表面的晶向，可以控制在后续工艺中将形成的外延体的晶体结构和形状。
接下来，可以分别对应于多个单位像素来在第一衬底10上形成初步传输门14A。在形成初步传输门14A的工艺中，初步传输门14A可以与通孔13(在其中要形成垂直通道)一起来形成。每个通孔13可以位于每个初步传输门14A的中心部分中，且可以具有圆柱形形状。可以通过在第一衬底10上顺序地形成第一绝缘层11A、栅极导电层12A和第二绝缘层11B之后选择性地刻蚀第一绝缘层11A、栅极导电层12A和第二绝缘层11B来形成初步传输门14A。第一绝缘层11A和第二绝缘层11B中的每个可以为从由氧化物层、氮化物层和氮氧化物层组成的组中选择的任意一种的单层或这些层中的两层或更多层的多层。栅极导电层12A可以包括含硅材料或含金属材料。
如图4B中所示，可以在初步传输门14A的内侧壁和外侧壁上形成第三绝缘层11C。初步传输门14A的内侧壁可以为通孔13的侧壁。第三绝缘层11C可以为从由氧化物层、氮化物层和氮氧化物层组成的组中选择的任意一种的单层或这些层中的两层或更多层的多层。
结果，栅极绝缘层11可以形成。栅极绝缘层11可以包括第一栅极绝缘层11A至第三栅极绝缘层11C，且可以覆盖栅电极12以及包括栅极绝缘层11的传输门14。在下文中，将在图中示出栅极绝缘层11，而不划分为第一栅极绝缘层11A至第三栅极绝缘层11C。
形成在传输门14之间或单位像素之间的第三绝缘层11C可以形成在初步传输门14A的侧壁上，以延伸至第一衬底10。在后续的形成外延体的工艺中，延伸至第一衬底10的第三绝缘层11C可以防止外延体形成在传输门14之间。
如图4C中所示，可以从经由传输门14的通孔13暴露的第一衬底10开始通过选择性外延生长来形成外延体15。外延体15可以具有填充在通孔13中的第一部分15A以及形成在传输门14上而具有柱状的第二部分15B。外延体15可以包括与第一衬底10的材料相同的材料。例如，外延体15可以由外延硅形成。外延体15可以以相邻的外延体15基于晶向之间的生成速率的差异而彼此自隔离的方式来形成。
具体地，众所周知的是，在从具有[1 0 0]、[1 1 0]和[1 1 1]晶向的基底开始生长的外延硅的生长速率之中，从具有[1 0 0]晶向的基底开始的生长速率最高，从具有[1 11]晶向的基底开始的生长速率最低。此外，众所周知的是，从具有[1 1 0]晶向的基底开始的生长速率大约是从具有[1 0 0]晶向的基底开始的生长速率的1/4。从第一衬底10(其垂直于第一衬底10的表面的晶向为[1 0 0])开始生长的外延体15可以具有分别垂直于和平行于第一衬底10的[1 0 0]晶向和[1 1 0]晶向。由于[1 0 0]晶向与[1 1 0]晶向之间的生长速率的差异，具有[1 0 0]晶向与[1 1 0]晶向的外延体15可以以与第一衬底10不同的生长速率来生长，从而可以形成自隔离的柱状外延体15。
因为外延体15生长同时填充通孔13，所以外延体15的形状可以取决于通孔13的形状。例如，当通孔13具有圆柱形形状时，外延体15也可以具有圆柱形形状。在此情形下，外延体15可以具有垂直侧壁，或者可以具有倾斜侧壁以具有如参照图3A和图3B而描述的梯形形状。
如图4D中所示，通过上述工艺形成的外延体15的第一部分15A可以用作传输门14中的垂直通道16。可以在外延体15的第二部分15B中形成光电转换元件20。光电转换元件20可以包括第一杂质区17、第二杂质区和电荷俘获区19，第二杂质区形成在第一杂质区17上且具有与第一杂质区17互补的导电类型，电荷俘获区19形成在外延体15的第二部分15B的顶表面和侧表面中。光电转换元件20可以在形成第二部分15B的工艺中与外延体的第二部分15B一起形成。
具体地，在生长外延体15的第二部分15B的工艺的初始阶段和中间阶段中，可以用N型杂质来对第二部分15B原位(in situ)掺杂以形成第一杂质区17。第一杂质区17可以在垂直方向上具有均匀的掺杂浓度，或者具有距离传输门14越远而逐渐减小的掺杂浓度。接下来，在生长外延体15的第二部分15B的后期阶段中，可以用P型杂质来对第二部分15B原位掺杂以形成第二杂质区18。在形成外延体15的第二部分15B之后，可以将P型杂质掺杂至外延体15的第二部分15B的顶表面和侧表面中，以形成电荷俘获区19。电荷俘获区19可以具有比第二杂质区18的杂质掺杂浓度高的杂质掺杂浓度。电荷俘获区19可以形成在外延体15的第二部分15B的顶表面和侧表面中以具有恒定厚度。在这里，可以通过等离子体掺杂(PLAD)来执行用于形成电荷俘获区19的掺杂工艺。电荷俘获区19可以去除暗电流源并引起光电转换元件的充分耗尽，从而改善光电转换元件20的特性。
如图4E中所示，可以沿包括光电转换元件20的结构的表面形成电荷固定层21。电荷固定层21可以与电荷俘获区19一起改善暗电流特性。因此，电荷固定层21可以包括绝缘层，例如，高介电层。例如，电荷固定层21可以为由从包括HfO2、Ta2O5、ZrO2、PrOx、TiO2、HfSiO、Y2O3和HfAlON的组中选择的任意一种形成的单层或通过层叠这些材料中的两种或更多种而形成的多层。
电荷固定层21可以沿包括光电转换元件20的结构的表面具有恒定的厚度，且可以填充相邻单位像素之间的间隙。虽然在图中未示出，但可以在填充相邻单位像素之间的间隙的电荷固定层21中设置空气隙。如上所述，因为电荷固定层21形成为填充相邻单位像素之间的间隙，因此其可以将相邻的外延体20以及相邻的传输门14彼此隔离。
接下来，可以在电荷固定层21上形成保护层22，以覆盖像素阵列的整个表面且具有平坦的顶表面。保护层22可以包括绝缘层。
虽然未在图中示出，但可以将用于后续减薄工艺的操作晶片(handle wafer)结合至保护层22。
如图4F中所示，可以执行减薄工艺来减薄第一衬底10A。换言之，可以执行减薄工艺来减小第一衬底10A的厚度。
接下来，可以将杂质离子注入至第一衬底10A的与传输门14相反的暴露表面中以形成浮置扩散区23，浮置扩散区23穿透第一衬底10A并接触传输门14的垂直通道16，垂直通道16是外延体15的第一部分15A。
此后，可以在第一衬底10A上形成第一逻辑电路层24。第一逻辑电路层24可以包括被配置用来处理在单位像素中产生的像素信号的信号处理电路。虽然未在图中示出，但信号处理电路可以包括如以上参照图1而描述的CDS单元120、ADC 130、缓冲器140、行驱动器150、时序发生器160、控制寄存器170和斜坡信号发生器180。为了实施这些元件，信号处理电路可以包括多个晶体管、多个布线层、多个层间绝缘层以及将它们彼此连接的多个插塞。
如图4G中所示，可以在第二衬底30上形成第二逻辑电路层31。第二逻辑电路层31可以包括应用处理器(AP)(其包括图像处理器)。例如，第二逻辑电路层可以包括图像信号处理器(ISP)。为了实施这些元件，第二逻辑电路层可以包括多个晶体管、多个布线层、多个层间绝缘层以及将它们彼此连接的多个插塞。
接下来，可以结合第一衬底10A与第二衬底30，使得第一逻辑电路层24与第二逻辑电路层31彼此面对。虽然未在图中示出，但第一逻辑电路层24与第二逻辑电路层31可以电连接，且可以包括用于将它们彼此连接的构件。
结果，包括像素阵列结构的层叠结构可以形成，像素阵列结构包括光电转换元件20、第一衬底10A、第一逻辑电路层24、第二逻辑电路层31和第二衬底30。如上所述，因为用于信号处理的逻辑电路彼此层叠，所以图像传感器的集成度可以显著增加。
在完成结合工艺之后，可以去除被结合至保护层22的操作晶片。
如图4H中所示，可以在保护层22上顺序地形成滤色器25和光收集单元26。滤色器25可以执行颜色分离，且可以包括红色滤色器、绿色滤色器、蓝色滤色器、蓝绿色滤色器、黄色滤色器、品红色滤色器、白色滤色器、黑色滤色器、红外截止滤色器等。光收集单元26可以包括半球形透镜。
此后，可以通过已知的图像传感器制造技术来完成根据本发明的实施例的图像传感器。
根据上述的用于制造图像传感器的方法，由于集成度增大而具有减小的单位像素尺寸的图像传感器可以通过基于晶向之间的生长速率的差异而形成三维光电转换元件20来更容易地制造。
根据本发明的实施例的图像传感器可以用在各种电子设备或系统中。此后，将参照图5来描述被应用到相机的根据本发明的实施例的图像传感器。
图5是示意性地图示包括图1中示出的图像传感器的电子设备的示图。
参见图5，根据本发明的实施例的包括图像传感器的电子设备可以为能够拍摄静止图像或移动图像的相机。该电子设备可以包括光学系统或光学透镜310、快门(shutter)单元311、用于控制/驱动图像传感器300和快门单元311的驱动单元313、以及信号处理单元312。
光学系统310可以将图像光从物体引导至图像传感器300的像素阵列100。光学系统310可以包括多个光学透镜。快门单元311可以控制图像传感器300的光照射时段和光屏蔽时段。驱动单元313可以控制图像传感器300的传输操作以及快门单元311的快门操作。信号处理单元312可以以各种方式来处理从图像传感器300输出的信号。处理过的图像信号Dout可以被储存在储存介质(诸如存储器)中或者被输出至监视器(monitor)等。
如上所述，根据本发明的图像传感器包括垂直传输门和形成在垂直传输门上的外延体中的三维光电转换元件，从而图像传感器的集成度可以增大，而不增大串扰和暗电流。
虽然已经关于特定实施例而描述了本发明，但对于本领域技术人员将明显的是，在不脱离如所附权利要求书中所限定的本发明的精神和范围的情况下，可以作出各种改变和修改。
通过以上实施例可见，本申请可以提供以下技术方案。
技术方案1.一种图像传感器，包括：
传输门，形成在第一衬底之上，且具有通孔；
柱状的外延体，具有填充在通孔中的第一部分以及形成在传输门之上的第二部分；
光电转换元件，形成在外延体的第二部分中；以及
浮置扩散区，形成在第一衬底中，且接触外延体的第一部分。
技术方案2.如技术方案1所述的图像传感器，还包括：电荷固定层，形成在外延体的第二部分的顶表面和侧表面之上。
技术方案3.如技术方案2所述的图像传感器，其中，电荷固定层延伸至传输门的外侧壁。
技术方案4.如技术方案2所述的图像传感器，其中，电荷固定层填充外延体与相邻外延体之间的间隙。
技术方案5.如技术方案4所述的图像传感器，其中，电荷固定层具有空气隙。
技术方案6.如技术方案1所述的图像传感器，还包括：
保护层，形成在第一衬底之上，并覆盖包括外延体的结构且具有平坦的顶表面；
滤色器，形成在保护层之上；以及
光收集单元，形成在滤色器之上。
技术方案7.如技术方案1所述的图像传感器，还包括：第一逻辑电路层，形成在第一衬底的与传输门相反的表面之上。
技术方案8.如技术方案7所述的图像传感器，
还包括第二衬底和形成在第二衬底之上的第二逻辑电路层，
其中，第一衬底与第二衬底通过结合来层叠，使得第一逻辑电路层与第二逻辑电路层彼此相对。
技术方案9.如技术方案1所述的图像传感器，
其中，第一衬底包括薄衬底，以及
其中，浮置扩散区穿透第一衬底。
技术方案10.如技术方案1所述的图像传感器，其中，通孔位于传输门的中心部分中。
技术方案11.如技术方案1所述的图像传感器，其中，传输门包括：
栅电极；以及
栅极绝缘层，形成在栅电极的整个表面之上，且覆盖栅电极。
技术方案12.如技术方案1所述的图像传感器，
其中，通孔和外延体的第二部分具有圆柱形形状，以及
其中，外延体的第二部分的直径大于通孔的直径。
技术方案13.如技术方案1所述的图像传感器，其中，外延体的第二部分具有垂直侧壁。
技术方案14.如技术方案1所述的图像传感器，其中，外延体的第二部分具有倾斜侧壁，且具有梯形形状。
技术方案15.如技术方案1所述的图像传感器，其中，第一衬底和外延体包括处于单晶状态的含硅材料。
技术方案16.如技术方案1所述的图像传感器，其中，第一衬底的与第一衬底的表面垂直的晶向为[1 0 0]。
技术方案17.如技术方案1所述的图像传感器，其中，外延体的与第一衬底的表面垂直的晶向为[1 0 0]，以及
外延体的与第一衬底的表面平行的晶向为[1 1 0]。
技术方案18.如技术方案1所述的图像传感器，其中，光电转换元件包括：
第一杂质区，形成在传输门之上，且接触外延体的第一部分；
第二杂质区，形成在第一杂质区之上，且具有与第一杂质区互补的导电类型；以及
电荷俘获区，形成在外延体的第二部分的顶表面和侧表面中。
技术方案19.如技术方案18所述的图像传感器，其中，第一杂质区的杂质掺杂浓度从第一杂质区与第二杂质区之间的边界向着第一杂质区与传输门的边界逐渐增大。
技术方案20.如技术方案18所述的图像传感器，
其中，电荷俘获区具有与第二杂质区的导电类型相同的导电类型，以及
其中，电荷俘获区具有比第二杂质区的杂质掺杂浓度高的杂质掺杂浓度。
技术方案21.一种用于制造图像传感器的方法，包括：
在第一衬底之上形成具有通孔的传输门；
从经由通孔而暴露的第一衬底开始通过选择性外延生长来形成柱状的外延体，其中，外延体具有填充在通孔中的第一部分以及形成在传输门之上的第二部分；
在外延体的第二部分中形成光电转换元件；以及
在第一衬底中形成接触外延体的第一部分的浮置扩散区。
技术方案22.如技术方案21所述的方法，还包括：在形成光电转换元件之后，在外延体的第二部分的顶表面和侧表面之上形成电荷固定层。
技术方案23.如技术方案22所述的方法，其中，将电荷固定层形成为延伸至传输门的外侧壁。
技术方案24.如技术方案22所述的方法，其中，将电荷固定层形成为填充外延体与相邻外延体之间的间隙。
技术方案25.如技术方案24所述的方法，其中，将电荷固定层形成为具有空气隙。
技术方案26.如技术方案21所述的方法，还包括：
在形成浮置扩散区之前，在第一衬底之上形成保护层，防护层覆盖包括外延体的结构且具有平坦的顶表面；
在保护层之上形成滤色器；以及
在滤色器之上形成光收集单元。
技术方案27.如技术方案21所述的方法，还包括：在形成浮置扩散区之后，在第一衬底的与传输门相反的表面之上形成第一逻辑电路层。
技术方案28.如技术方案27所述的方法，还包括：
在第二衬底之上形成第二逻辑电路层；以及
将第一衬底结合至第二衬底，使得第一逻辑电路层与第二逻辑电路层彼此面对。
技术方案29.如技术方案21所述的方法，其中，形成传输门的步骤包括：
通过在第一衬底之上顺序地形成第一绝缘层、栅极导电层和第二绝缘层来形成层叠；
通过选择性地刻蚀所述层叠来形成具有通孔的初步传输门；以及
在初步传输门的内侧壁和外侧壁之上形成第三绝缘层。
技术方案30.如技术方案21所述的方法，其中，通孔形成在传输门的中心部分中。
技术方案31.如技术方案21所述的方法，其中，第一衬底和外延体包括处于单晶状态的含硅材料。
技术方案32.如技术方案21所述的方法，其中，通过从具有[1 0 0]晶向的第一衬底开始的生长来形成外延体，所述[1 0 0]晶向垂直于第一衬底的表面。
技术方案33.如技术方案21所述的方法，其中，将外延体形成为具有垂直于第一衬底的表面的[1 0 0]晶向以及平行于第一衬底的表面的[1 1 0]晶向。
技术方案34.如技术方案21所述的方法，其中，将外延体的第二部分形成为具有垂直侧壁。
技术方案35.如技术方案21所述的方法，其中，将外延体的第二部分形成为具有倾斜侧壁以及梯形形状。
技术方案36.如技术方案21所述的方法，其中，形成光电转换元件的步骤包括：
在形成外延体的第二部分的初始阶段和中间阶段中，通过原位掺杂第一杂质来形成第一杂质区；
在形成外延体的第二部分的后期阶段中，通过原位掺杂第二杂质来形成第二杂质区；以及
在形成外延体之后，在外延体的第二部分的顶表面和侧表面中形成电荷俘获区。
技术方案37.如技术方案36所述的方法，其中，将第一杂质区形成为使得第一杂质区的杂质掺杂浓度从第一杂质区与第二杂质区之间的边界向着第一杂质区与传输门之间的边界逐渐增大。
技术方案38.如技术方案36所述的方法，其中，通过等离子体掺杂PLAD来形成电荷俘获区。
技术方案39.如技术方案36所述的方法，
其中，将电荷俘获区形成为使得电荷俘获区具有与第二杂质区的导电类型相同的导电类型，以及
其中，将电荷俘获区形成为使得电荷俘获区具有比第二杂质区的杂质掺杂浓度高的杂质掺杂浓度。
技术方案40.如技术方案21所述的方法，其中，形成浮置扩散区的步骤包括：
通过减薄工艺来减小第一衬底的厚度；以及
将杂质离子注入至第一衬底的与传输门相反的表面中。

Claims (38)

1.一种图像传感器，包括：
传输门，形成在第一衬底之上，且具有通孔；
柱状的外延体，具有填充在通孔中的第一部分以及形成在传输门之上的第二部分；
光电转换元件，形成在外延体的第二部分中；以及
浮置扩散区，形成在第一衬底中，且接触外延体的第一部分；以及
电荷固定层，形成在柱状的外延体的第二部分的顶表面和侧表面之上。
2.如权利要求1所述的图像传感器，其中，电荷固定层延伸至传输门的外侧壁。
3.如权利要求1所述的图像传感器，其中，电荷固定层填充外延体与相邻外延体之间的间隙。
4.如权利要求3所述的图像传感器，其中，电荷固定层具有空气隙。
5.如权利要求1所述的图像传感器，还包括：
保护层，形成在第一衬底之上，并覆盖包括外延体的结构且具有平坦的顶表面；
滤色器，形成在保护层之上；以及
光收集单元，形成在滤色器之上。
6.如权利要求1所述的图像传感器，还包括：第一逻辑电路层，形成在第一衬底的与传输门相反的表面之上。
7.如权利要求6所述的图像传感器，
还包括第二衬底和形成在第二衬底之上的第二逻辑电路层，
其中，第一衬底与第二衬底通过结合来层叠，使得第一逻辑电路层与第二逻辑电路层彼此相对。
8.如权利要求1所述的图像传感器，
其中，第一衬底包括薄衬底，以及
其中，浮置扩散区穿透第一衬底。
9.如权利要求1所述的图像传感器，其中，通孔位于传输门的中心部分中。
10.如权利要求1所述的图像传感器，其中，传输门包括：
栅电极；以及
栅极绝缘层，形成在栅电极的整个表面之上，且覆盖栅电极。
11.如权利要求1所述的图像传感器，
其中，通孔和外延体的第二部分具有圆柱形形状，以及
其中，外延体的第二部分的直径大于通孔的直径。
12.如权利要求1所述的图像传感器，其中，外延体的第二部分具有垂直侧壁。
13.如权利要求1所述的图像传感器，其中，外延体的第二部分具有倾斜侧壁，且具有梯形形状。
14.如权利要求1所述的图像传感器，其中，第一衬底和外延体包括处于单晶状态的含硅材料。
15.如权利要求1所述的图像传感器，其中，第一衬底的与第一衬底的表面垂直的晶向为[1 0 0]。
16.如权利要求1所述的图像传感器，其中，外延体的与第一衬底的表面垂直的晶向为[1 0 0]，以及
外延体的与第一衬底的表面平行的晶向为[1 1 0]。
17.如权利要求1所述的图像传感器，其中，光电转换元件包括：
第一杂质区，形成在传输门之上，且接触外延体的第一部分；
第二杂质区，形成在第一杂质区之上，且具有与第一杂质区互补的导电类型；以及
电荷俘获区，形成在外延体的第二部分的顶表面和侧表面中。
18.如权利要求17所述的图像传感器，其中，第一杂质区的杂质掺杂浓度从第一杂质区与第二杂质区之间的边界向着第一杂质区与传输门的边界逐渐增大。
19.如权利要求17所述的图像传感器，
其中，电荷俘获区具有与第二杂质区的导电类型相同的导电类型，以及
其中，电荷俘获区具有比第二杂质区的杂质掺杂浓度高的杂质掺杂浓度。
20.一种用于制造图像传感器的方法，包括：
在第一衬底之上形成具有通孔的传输门；
从经由通孔而暴露的第一衬底开始通过选择性外延生长来形成柱状的外延体，其中，外延体具有填充在通孔中的第一部分以及形成在传输门之上的第二部分；
在外延体的第二部分中形成光电转换元件；
在第一衬底中形成接触外延体的第一部分的浮置扩散区；以及
在形成光电转换元件之后，在外延体的第二部分的顶表面和侧表面之上形成电荷固定层。
21.如权利要求20所述的方法，其中，将电荷固定层形成为延伸至传输门的外侧壁。
22.如权利要求20所述的方法，其中，将电荷固定层形成为填充外延体与相邻外延体之间的间隙。
23.如权利要求22所述的方法，其中，将电荷固定层形成为具有空气隙。
24.如权利要求20所述的方法，还包括：
在形成浮置扩散区之前，在第一衬底之上形成保护层，所述保护层覆盖包括外延体的结构且具有平坦的顶表面；
在保护层之上形成滤色器；以及
在滤色器之上形成光收集单元。
25.如权利要求20所述的方法，还包括：在形成浮置扩散区之后，在第一衬底的与传输门相反的表面之上形成第一逻辑电路层。
26.如权利要求25所述的方法，还包括：
在第二衬底之上形成第二逻辑电路层；以及
将第一衬底结合至第二衬底，使得第一逻辑电路层与第二逻辑电路层彼此面对。
27.如权利要求20所述的方法，其中，形成传输门的步骤包括：
通过在第一衬底之上顺序地形成第一绝缘层、栅极导电层和第二绝缘层来形成层叠；
通过选择性地刻蚀所述层叠来形成具有通孔的初步传输门；以及
在初步传输门的内侧壁和外侧壁之上形成第三绝缘层。
28.如权利要求20所述的方法，其中，通孔形成在传输门的中心部分中。
29.如权利要求20所述的方法，其中，第一衬底和外延体包括处于单晶状态的含硅材料。
30.如权利要求20所述的方法，其中，通过从具有[1 0 0]晶向的第一衬底开始的生长来形成外延体，所述[1 0 0]晶向垂直于第一衬底的表面。
31.如权利要求20所述的方法，其中，将外延体形成为具有垂直于第一衬底的表面的[10 0]晶向以及平行于第一衬底的表面的[1 1 0]晶向。
32.如权利要求20所述的方法，其中，将外延体的第二部分形成为具有垂直侧壁。
33.如权利要求20所述的方法，其中，将外延体的第二部分形成为具有倾斜侧壁以及梯形形状。
34.如权利要求20所述的方法，其中，形成光电转换元件的步骤包括：
在形成外延体的第二部分的初始阶段和中间阶段中，通过原位掺杂第一杂质来形成第一杂质区；
在形成外延体的第二部分的后期阶段中，通过原位掺杂第二杂质来形成第二杂质区；以及
在形成外延体之后，在外延体的第二部分的顶表面和侧表面中形成电荷俘获区。
35.如权利要求34所述的方法，其中，将第一杂质区形成为使得第一杂质区的杂质掺杂浓度从第一杂质区与第二杂质区之间的边界向着第一杂质区与传输门之间的边界逐渐增大。
36.如权利要求34所述的方法，其中，通过等离子体掺杂PLAD来形成电荷俘获区。
37.如权利要求34所述的方法，
其中，将电荷俘获区形成为使得电荷俘获区具有与第二杂质区的导电类型相同的导电类型，以及
其中，将电荷俘获区形成为使得电荷俘获区具有比第二杂质区的杂质掺杂浓度高的杂质掺杂浓度。
38.如权利要求20所述的方法，其中，形成浮置扩散区的步骤包括：
通过减薄工艺来减小第一衬底的厚度；以及
将杂质离子注入至第一衬底的与传输门相反的表面中。
CN201510917461.XA 2015-06-09 2015-12-10 具有垂直传输门的图像传感器及制造其的方法 Active CN106252366B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150080993A KR102471593B1 (ko) 2015-06-09 2015-06-09 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
KR10-2015-0080993 2015-06-09

Publications (2)

Publication Number Publication Date
CN106252366A CN106252366A (zh) 2016-12-21
CN106252366B true CN106252366B (zh) 2021-04-13

Family

ID=57517249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510917461.XA Active CN106252366B (zh) 2015-06-09 2015-12-10 具有垂直传输门的图像传感器及制造其的方法

Country Status (4)

Country Link
US (1) US9876042B2 (zh)
KR (1) KR102471593B1 (zh)
CN (1) CN106252366B (zh)
TW (1) TWI660492B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10714448B2 (en) * 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
CN108666332A (zh) * 2018-05-02 2018-10-16 德淮半导体有限公司 减小图像传感器暗电流的结构及其制备方法
JP6701261B2 (ja) * 2018-05-08 2020-05-27 矢崎総業株式会社 筐体、電気接続箱及びワイヤハーネス
DE112019005089T5 (de) 2018-10-11 2021-07-15 Sony Semiconductor Solutions Corporation Festkörperbildgebungsvorrichtung und elektronische einrichtung
KR102615669B1 (ko) * 2018-12-11 2023-12-20 에스케이하이닉스 주식회사 이미지 센싱 장치
US20240021634A1 (en) * 2022-07-14 2024-01-18 Visera Technologies Company Limited Image sensor and method for reducing image signal processor
WO2024116633A1 (ja) * 2022-11-30 2024-06-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941390A (zh) * 2005-09-29 2007-04-04 三星电子株式会社 具有两个半导体层的像素、图像传感器及图像处理系统
CN101640214A (zh) * 2008-07-31 2010-02-03 株式会社东芝 固体成像装置及其制造方法
CN101855725A (zh) * 2007-09-12 2010-10-06 日本优尼山帝斯电子株式会社 固态摄像组件
CN102629614A (zh) * 2011-02-07 2012-08-08 三星电子株式会社 图像传感器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162380A (ja) * 1995-10-04 1997-06-20 Sony Corp 増幅型固体撮像素子及びその製造方法
KR100889365B1 (ko) 2004-06-11 2009-03-19 이상윤 3차원 구조의 영상센서와 그 제작방법
JP4218894B2 (ja) * 2004-07-08 2009-02-04 シャープ株式会社 固体撮像装置およびその製造方法
US7667250B2 (en) * 2004-07-16 2010-02-23 Aptina Imaging Corporation Vertical gate device for an image sensor and method of forming the same
JP2007096271A (ja) * 2005-09-05 2007-04-12 Toshiba Corp 固体撮像装置及びその製造方法
KR100647514B1 (ko) * 2005-11-18 2006-11-23 한국과학기술원 다중 기둥 구조의 트랜지스터를 갖는 씨모스 이미지 센서.
CN102082189B (zh) * 2006-04-28 2012-11-28 株式会社半导体能源研究所 光电转换元件和光电转换元件制造方法
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8664734B2 (en) * 2011-01-11 2014-03-04 Himax Imaging, Inc. Hole-based ultra-deep photodiode in a CMOS image sensor and a process thereof
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
JP6221341B2 (ja) * 2013-05-16 2017-11-01 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US9287309B2 (en) * 2013-05-31 2016-03-15 SK Hynix Inc. Isolation structure having a second impurity region with greater impurity doping concentration surrounds a first impurity region and method for forming the same, and image sensor including the isolation structure and method for fabricating the image sensor
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941390A (zh) * 2005-09-29 2007-04-04 三星电子株式会社 具有两个半导体层的像素、图像传感器及图像处理系统
CN101855725A (zh) * 2007-09-12 2010-10-06 日本优尼山帝斯电子株式会社 固态摄像组件
CN101640214A (zh) * 2008-07-31 2010-02-03 株式会社东芝 固体成像装置及其制造方法
CN102629614A (zh) * 2011-02-07 2012-08-08 三星电子株式会社 图像传感器

Also Published As

Publication number Publication date
US20160365375A1 (en) 2016-12-15
KR102471593B1 (ko) 2022-11-29
KR20160144622A (ko) 2016-12-19
US9876042B2 (en) 2018-01-23
CN106252366A (zh) 2016-12-21
TW201644041A (zh) 2016-12-16
TWI660492B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
CN106252366B (zh) 具有垂直传输门的图像传感器及制造其的方法
TWI690069B (zh) 包括垂直傳輸閘的圖像感測器
US9466629B2 (en) Image sensor and method of fabricating the same
CN106549027B (zh) 包括垂直传输门的图像传感器及其制造方法
US10128288B2 (en) Image sensors and image processing devices including the same
CN107221539B (zh) 图像传感器及制造其的方法
US10998358B2 (en) Image sensor including dummy isolation structure
CN107017270A (zh) 图像传感器
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
US20120217558A1 (en) Imaging device, method of manufacturing the same, and electronic apparatus
US10008526B2 (en) Image sensor and method for fabricating the same
US10468449B2 (en) Image sensor and methods for fabricating the same
CN102157537A (zh) 固体摄像器件及其制造方法、电子装置和半导体器件
US10096633B2 (en) Transistor and image sensor having the same
US10038028B2 (en) Image sensor including depletion inducing layer
KR20170128869A (ko) 이미지 센서
US9978787B1 (en) Image sensor and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant