CN106252315B - 封装结构及其制造方法 - Google Patents
封装结构及其制造方法 Download PDFInfo
- Publication number
- CN106252315B CN106252315B CN201510325542.0A CN201510325542A CN106252315B CN 106252315 B CN106252315 B CN 106252315B CN 201510325542 A CN201510325542 A CN 201510325542A CN 106252315 B CN106252315 B CN 106252315B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- substrate
- metal layer
- encapsulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种封装结构及其制造方法，其中，所述封装结构的制造方法包括：提供一基底；在所述基底上形成金属层；在所述金属层上形成图形化的导电层，所述导电层具有一凸起部；对所述导电层未覆盖的金属层进行刻蚀以暴露出部分基底；在所述导电层和暴露出的基底上形成图形化的介电层，所述介电层未覆盖所述导电层的凸起部；以及在所述凸起部上形成球形凸块。在本发明提供的封装结构及其制造方法中，采用两次曝光技术，在一次光刻工艺中同时形成凸点底部金属层(UBM)和再分布层(RDL)，从而简化了工艺步骤，降低了制造成本，提升了产品良率和产能。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种封装结构及其制造方法。
背景技术
集成电路的封装结构通常包括球形凸块(Bump)，该球形凸块(Bump)作为基底上的接触点与另一基底(如芯片、封装基板或印刷电路板等)上的接触点实现电性连接。有些情况下，芯片与基底之间的间隙比较大，因此需要增加 Bump的高度来抵消芯片与基底之间的间隙。目前，业界通常会在Bump的下面设置凸点底部金属层(under bump metallization，简称UBM)以增加Bump的高度。
请参考图1k，其为现有技术的封装结构的结构示意图。如图1k所示，现有的封装结构10包括：基底110；形成于所述基底110上的再分布层(RDL)120、凸点底部金属层(UBM)和球形凸块(Bump)140，所述凸点底部金属层(UBM) 包括导电柱体130以及由第三金属子层115和第四金属子层116构成的导电柱基，所述球形凸块(Bump)140通过所述凸点底部金属层(UBM)与所述再分布层(RDL)120电性连接。其中，所述基底110通常为一芯片，所述凸点底部金属层(UBM)能够增加所述球形凸块(Bump)140的高度，从而填补所述球形凸块(Bump)140与另一基底的空隙，所述另一基底可为芯片、封装基板或印刷电路板等等。
请结合参考图1a至图1k，其为现有技术的封装结构的制造过程的结构示意图。如图1a至图1k所示，现有的封装结构的制造方法包括如下步骤：
步骤一：如图1a所示，提供基底110；
步骤二：如图1b所示，通过第一次溅射工艺在所述基底110上形成第一金属层，所述第一金属层包括第一金属子层111和第二金属子层112，所述第一金属子层111位于所述基底110与所述第二金属子层112之间；
步骤三：如图1c所示，在所述第二金属子层112上涂布第一光阻层113并进行曝光以在所述第一光阻层113中形成第一开口，所述第一开口的底部暴露出所述第二金属子层112；
步骤四：如图1d所示，在所述第一光阻层113的第一开口内进行第一次电镀以形成再分布层(RDL)120；
步骤五：如图1e所示，去除所述第一光阻层113，并对所述第一金属子层 111和第二金属子层112进行刻蚀以暴露出部分基底110；
步骤六：如图1f所示，在所述再分布层(RDL)120上形成图形化的介电层114；
步骤七：如图1g所示，通过第二次溅射工艺在所述再分布层(RDL)120 和介电层114上形成第二金属层，所述第二金属层包括第三金属子层115和第四金属子层116，所述第三金属子层115位于所述再分布层(RDL)120与第四金属子层116之间或所述介电层114与第四金属子层116之间；
步骤八：如图1h所示，在所述第四金属子层116上涂布第二光阻层117并进行曝光以在所述第二图形化光阻层117中形成第二开口，所述第二开口的底部暴露出所述第四金属子层116；
步骤九：如图1i所示，在所述第二光阻层117的第二开口内进行第二次电镀以形成所述导电柱体130；
步骤十：如图1j所示，去除所述第二光阻层117，并对所述第三金属子层 115和第四金属子层116进行刻蚀以暴露出所述介电层114；
步骤十一：如图1k所示，在所述凸点底部金属层(UBM)上形成球形凸块 (Bump)140。
在现有的制造工艺中，一般先进行RDL工艺再进行UBM工艺。如上所述，在进行UBM工艺之前，先进行第一次溅射以形成再分布层(RDL)120的基材，接着进行第一次电镀以形成所述再分布层(RDL)120。在完成RDL工艺之后，进行第二次溅射以形成所述凸点底部金属层(UBM)的导电柱基，之后进行第二次电镀以形成所述凸点底部金属层(UBM)的导电柱体130。最后，在所述凸点底部金属层(UBM)上形成球形凸块(Bump)140。其中，所述凸点底部金属层(UBM)的导电柱体130通常由铜(Cu)制成，由铜(Cu)制成的导电柱体130一般称为铜柱(Cu Pillar)。
虽然凸点底部金属层(UBM)能够增加所述球形凸块(Bump)140的高度，但是制作凸点底部金属层(UBM)需要额外增加溅射工艺、光刻和刻蚀工艺。如上所述，制作现有的封装结构需要进行两次溅射、两次电镀、两次光刻和刻蚀，即溅射---光阻涂布---曝光---电镀---光阻剥离---刻蚀---溅射---光阻涂布---曝光---电镀---光阻剥离---刻蚀。可见，现有的封装结构的制造方法工艺复杂、不但影响产能和良率而且所费材料也很多，制造成本高。
发明内容
本发明的目的在于提供一种封装结构及其制造方法，以解决现有技术中制作封装结构的工艺步骤繁多，造成制造成本高，同时影响产能和良率的问题。
为解决上述技术问题，本发明提供一种封装结构的制造方法，所述封装结构的制造方法包括：
提供一基底；
在所述基底上形成金属层；
在所述金属层上形成图形化的导电层，所述导电层具有一凸起部；
对所述导电层未覆盖的金属层进行刻蚀以暴露出部分基底；
在所述导电层和暴露出的基底上形成图形化的介电层，所述介电层未覆盖所述导电层的凸起部；以及
在所述凸起部上形成球形凸块。
可选的，在所述的封装结构的制造方法中，所述基底具有一导电接触窗，所述金属层覆盖在所述导电接触窗的上面。
可选的，在所述的封装结构的制造方法中，所述金属层包括第一金属子层和第二金属子层，在所述基底上形成金属层的过程包括：
在所述基底上形成第一金属子层；
在所述第一金属子层上形成第二金属子层；
其中，所述第一金属子层和第二金属子层在同一个溅射工艺中形成。
可选的，在所述的封装结构的制造方法中，所述导电层包括第一导电子层和第二导电子层，在所述金属层上形成导电层的过程包括：
在所述金属层上涂布光阻层，并进行第一曝光以在所述光阻层中形成第一开口，所述第一开口的底部暴露出所述金属层；
在所述光阻层的第一开口内进行第一次电镀以形成第一导电子层；
对所述光阻层并进行第二曝光以在所述光阻层中形成第二开口，所述第二开口的底部暴露出所述金属层且与所述第一开口合为一体；
在所述光阻层的第一开口和第二开口内进行第二次电镀以形成第二导电子层，所述第一导电子层与第二导电子层合为一体形成导电层；以及
去除所述光阻层。
可选的，在所述的封装结构的制造方法中，所述第一导电子层的厚度范围在20微米至40微米之间，所述第二导电子层的厚度范围在5微米至20微米之间。
本发明还提供一种封装结构，所述封装结构包括：基底；形成于所述基底上的金属层；形成于所述金属层上的导电层，所述导电层具有一凸起部；形成于所述凸起部上的球形凸块；以及形成于所述导电层和基底上的介电层。
可选的，在所述的封装结构中，所述基底具有一导电接触窗，所述球形凸块通过所述导电层和金属层与所述导电接触窗实现电性连接。
可选的，在所述的封装结构中，所述金属层包括在同一个溅射工艺中形成的第一金属子层和第二金属子层，所述第一金属子层位于所述基底与第二金属层之间。
可选的，在所述的封装结构中，所述导电层包括第一导电子层和第二导电子层，所述第一导电子层位于所述金属层与第二导电子层之间。
可选的，在所述的封装结构中，所述第一导电子层的厚度范围在20微米至 40微米之间，所述第二导电子层的厚度范围在5微米至20微米之间。
在本发明提供的封装结构及其制造方法中，采用两次曝光技术，在一次光刻工艺中同时形成凸点底部金属层(UBM)和再分布层(RDL)，从而简化了工艺步骤，降低了制造成本，提升了产品良率和产能。
附图说明
图1a至图1k是现有技术的封装结构的制造过程的结构示意图；
图2a至图2i是本发明实施例的封装结构的制造过程的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的封装结构及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2i，其为本发明实施例的封装结构的结构示意图。如图2i所示，所述封装结构的制造方法包括如下步骤：
提供一基底210；
在所述基底210上形成金属层220；
在所述金属层220上形成图形化的导电层230，所述导电层230具有一凸起部；
对所述导电层230未覆盖的金属层220进行刻蚀以暴露出部分基底210；
在所述导电层230和暴露出的基底210上形成图形化的介电层214，所述介电层214未覆盖所述导电层230的凸起部；以及
在所述凸起部上形成球形凸块240。
下面结合图2a至图2i，更详细的说明本发明实施例的封装结构的制造过程。
首先，如图2a所示，提供一基底210，所述基底210具有一导电接触窗210a。
接着，如图2b所示，通过一次溅射工艺在所述基底210上依次形成第一金属子层221和第二金属子层222，所述第一金属子层221和第二金属子层222组成金属层220，所述金属层220覆盖在所述导电接触窗210a的上面。
然后，在所述金属层220上形成图形化的导电层230，形成导电层230的具体过程包括以下步骤：
步骤一：如图2c所示，在所述金属层220上涂布光阻层213并进行第一曝光以在所述光阻层213中形成第一开口213a，所述第一开口213a的底部暴露出所述金属层220；
步骤二：如图2d所示，在所述光阻层213的第一开口213a内进行第一次电镀以形成第一导电子层231；
步骤三：如图2e所示，对所述光阻层213并进行第二曝光以在所述光阻层 213中形成第二开口213b，所述第二开口213b的底部暴露出所述金属层220且与所述第一开口213a合为一体；
步骤四：如图2f所示，在所述光阻层213的第一开口213a和第二开口213b 内进行第二次电镀以形成第二导电子层232，所述第一导电子层231与第二导电子层232合为一体形成导电层230；
步骤五：如图2g所示，去除所述光阻层213。
在本实施例中，利用两次曝光技术形成了具有凸起部的导电层230，所述导电层230包括位于第一开口213a内的凸点底部金属层(UBM)和第二开口213b 内的再分布层(RDL)，所述凸点底部金属层(UBM)的厚度等于所述第一导电子层231和第二导电子层232的厚度之和，所述再分布层(RDL)的厚度等于所述第二导电子层232的厚度。
本实施例中，所述光阻层213的材料采用正性光阻(例如AZ4620)。正性光阻在曝到光的地方会被显影液洗掉，而没有曝到光的部分会保留下来。
形成所述导电层230之后，对所述导电层230未覆盖的金属层220进行刻蚀以暴露出部分基底210。请继续参考图2g，进行刻蚀时所述光阻层213已经被去除，未被所述导电层230覆盖的部分金属层220，包括第一金属子层221和第二金属子层222均被完全刻蚀掉了，暴露出下面的基底210。
此后，如图2h所示，在所述导电层230和暴露出的基底210上形成图形化的介电层214，所述介电层214未覆盖所述导电层230的凸起部。本实施例中。所述介电层214采用的材料为聚苯并噁唑(英文全称为Polybenzoxazol，简称 PBO)
最后，如图2i所示，在所述导电层230的凸起部上形成球形凸块240。
所述导电层230，包括第一导电子层231与第二导电子层232均可采用任何适当的导电材料，包括Cu、Ni、Pt、Al或其任意组合，且通过任何适当的技术而形成，例如PVD、CVD、电化学沉积(electrochemical deposition，简称ECD)、分子束外延(molecular beamepitaxy，简称MBE)、原子层沉积(atomic layer deposition，简称ALD)、电镀(electroplating)等等。本实施例中，所述第一导电子层231与第二导电子层232采用相同的材料，均由铜(Cu)制成。
优选的，所述第一导电子层231的厚度范围在20微米(μm)至40微米 (μm)之间，进一步的，所述第一导电子层231的厚度范围在30微米(μm) 至35微米(μm)之间，例如所述第一导电子层231的厚度为32微米(μm)、 33微米(μm)或34微米(μm)。
优选的，所述第二导电子层232的厚度范围在5微米(μm)至20微米(μ m)之间，进一步的，所述第二导电子层232的厚度范围在10微米(μm)至 15微米(μm)之间，例如所述第二导电子层232的厚度为11微米(μm)、12 微米(μm)或13微米(μm)。
所述金属层220，包括第一金属子层221和第二金属子层222均可由任何适当的金属材料所构成，包括Cu、Ni、Pt、Al或其任意组合，且通过任何适当的技术而形成，例如PVD、CVD、电化学沉积(electrochemical deposition，简称ECD)、分子束外延(molecular beamepitaxy，简称MBE)、原子层沉积(atomic layer deposition，简称ALD)、电镀(electroplating)等等。本实施例中，所述第一金属子层221由钛(Ti)制成，所述第二金属子层222由铜(Cu)制成。
在本实施例提供的封装结构的制造方法中，先进行UBM工艺再进行RDL 工艺，制造过程包括一次溅射、一次光阻涂布、两次曝光、两次电镀、一次光阻剥离和一次刻蚀，即溅射---光阻涂布---第一次曝光---电镀---第二次曝光---电镀---光阻剥离---刻蚀。而传统的封装结构的制造方法是先进行RDL工艺再进行UBM工艺，制造过程包括两次溅射、两次光阻涂布、两次曝光、两次电镀、两次光阻剥离和两次刻蚀，即第一次溅射---第一次光阻涂布---第一次曝光---第一次电镀---第一次光阻剥离---第一次刻蚀---第二次溅射---第二次光阻涂布---第二次电镀---第二次光阻剥离---第二次刻蚀。
由此可见，采用所述封装结构的制造方法可以减少一次溅射、一次光阻涂布、一次光阻剥离和一次刻蚀，不但能够简化工艺步骤、降低工艺难度，从而提高产能和良率，而且能够节省光阻的使用量、降低制造成本。
相应的，本发明实施例还提供了一种封装结构20。请参考图2i，其为本发明实施例的封装结构的结构示意图。如图2i所示，所述封装结构20包括：基底 210；形成于所述基底210上的金属层220；形成于所述金属层220上的导电层 230，所述导电层230具有一凸起部；形成于所述凸起部上的球形凸块240；以及形成于所述导电层230和所述基底210上的介电层214。
具体的，所述基底210具有一导电接触窗210a，所述导电接触窗210a用于与外部电性连接。所述基底210上形成有金属层220，所述金属层220的上面形成有导电层230，所述导电层230具有一凸起部，所述凸起部的上面形成有一球形凸块240，所述球形凸块240通过所述导电层230、金属层220而与所述导电接触窗210a电性连接。在所述封装结构20中，所述球形凸块240作为接触点，可与外部器件，例如芯片、封装基板或印刷电路板等等实现电性连接。
所述导电层230和所述基底210上形成有图形化的介电层214，未被所述导电层230覆盖的基底210以及所述导电层230中除了凸起部的位置均被所述介电层214覆盖。
本实施例中，所述金属层220包括第一金属子层221和第二金属子层222，所述第一金属子层221覆盖在所述导电接触窗210a上，所述第二金属子层222 覆盖在所述第一金属子层221上。
本实施例中，所述导电层230包括第一导电子层231和第二导电子层232，第一导电子层231位于所述第二金属子层222和第二导电子层232之间。
优选的，所述第一导电子层231和第二导电子层232的厚度范围均在2微米至20微米之间。
综上，在本发明实施例提供的封装结构及其制造方法中，采用两次曝光技术，在一次光刻工艺中同时形成凸点底部金属层(UBM)和再分布层(RDL)，从而简化了工艺步骤，降低了制造成本，提升了产品良率和产能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (4)
1.一种封装结构的制造方法，其特征在于，包括：
提供一基底；
在所述基底上形成金属层；
在所述金属层上形成图形化的导电层，所述导电层具有一凸起部；
对所述导电层未覆盖的金属层进行刻蚀以暴露出部分基底；
在所述导电层和暴露出的基底上形成图形化的介电层，所述介电层未覆盖所述导电层的凸起部；以及
在所述凸起部上形成球形凸块；
其中，所述导电层包括第一导电子层和第二导电子层，以及在所述金属层上形成导电层的过程包括：
在所述金属层上涂布光阻层，并进行第一曝光以在所述光阻层中形成第一开口，所述第一开口的底部暴露出所述金属层；
在所述光阻层的第一开口内进行第一次电镀以形成第一导电子层；
对所述光阻层进行第二曝光以在所述光阻层中形成第二开口，所述第二开口的底部暴露出所述金属层且与所述第一开口合为一体；
在所述光阻层的第一开口和第二开口内进行第二次电镀以形成第二导电子层，所述第一导电子层与第二导电子层合为一体形成导电层；以及，
去除所述光阻层。
2.如权利要求1所述的封装结构的制造方法，其特征在于，所述基底具有一导电接触窗，所述金属层覆盖在所述导电接触窗的上面。
3.如权利要求1所述的封装结构的制造方法，其特征在于，所述金属层包括第一金属子层和第二金属子层，在所述基底上形成金属层的过程包括：
在所述基底上形成第一金属子层；
在所述第一金属子层上形成第二金属子层；
其中，所述第一金属子层和第二金属子层在同一个溅射工艺中形成。
4.如权利要求1所述的封装结构的制造方法，其特征在于，所述第一导电子层的厚度范围在20微米至40微米之间，所述第二导电子层的厚度范围在5微米至20微米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510325542.0A CN106252315B (zh) | 2015-06-13 | 2015-06-13 | 封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510325542.0A CN106252315B (zh) | 2015-06-13 | 2015-06-13 | 封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106252315A CN106252315A (zh) | 2016-12-21 |
| CN106252315B true CN106252315B (zh) | 2019-07-02 |
Family
ID=57626651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510325542.0A Active CN106252315B (zh) | 2015-06-13 | 2015-06-13 | 封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106252315B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538735B (zh) * | 2017-03-02 | 2020-05-29 | 中芯国际集成电路制造(上海)有限公司 | 金属凸块装置及其制造方法 |
| KR20210011289A (ko) | 2019-07-22 | 2021-02-01 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3440070B2 (ja) * | 2000-07-13 | 2003-08-25 | 沖電気工業株式会社 | ウェハー及びウェハーの製造方法 |
| JP3767398B2 (ja) * | 2001-03-19 | 2006-04-19 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| JP4072141B2 (ja) * | 2003-07-31 | 2008-04-09 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP5118982B2 (ja) * | 2007-01-31 | 2013-01-16 | 三洋電機株式会社 | 半導体モジュールおよびその製造方法 |
| US9035468B2 (en) * | 2013-07-30 | 2015-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Copper post structure for wafer level chip scale package |
-
2015
- 2015-06-13 CN CN201510325542.0A patent/CN106252315B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106252315A (zh) | 2016-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8217516B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN104241234B (zh) | 半导体器件及其制造方法 | |
| US9324669B2 (en) | Use of electrolytic plating to control solder wetting | |
| US8716131B2 (en) | Through silicon via layout | |
| CN106030791A (zh) | 具有金属桩互连的底部封装 | |
| US9966347B2 (en) | Under-bump metal structures for interconnecting semiconductor dies or packages and associated systems and methods | |
| TW201036127A (en) | High Q factor integrated circuit inductor | |
| JP2016225466A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8324097B2 (en) | Method of forming a copper topped interconnect structure that has thin and thick copper traces | |
| CN108336052B (zh) | 金属再布线结构、芯片封装器件及芯片封装器件制作工艺 | |
| JP2018125533A (ja) | 過酷な媒体用途のためのボンドパッドの保護 | |
| WO2011158731A1 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| US20190259660A1 (en) | Methods of fabricating conductive traces and resulting structures | |
| CN106252315B (zh) | 封装结构及其制造方法 | |
| TWI419284B (zh) | 晶片之凸塊結構及凸塊結構之製造方法 | |
| US10546826B2 (en) | Device containing and method of providing carbon covered copper layer | |
| TWI334207B (en) | Method for fabricating alloy conductive bump of electrical connecting pad of circuit board | |
| KR20000047626A (ko) | 반도체 장치의 제조 방법 | |
| JP4506767B2 (ja) | 半導体装置の製造方法 | |
| CN110544679A (zh) | 芯片重布线结构及其制备方法 | |
| CN109817570B (zh) | 一种化合物半导体的金属连线结构及其制作方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| US20240290735A1 (en) | Alloy for metal undercut reduction | |
| TWI576871B (zh) | 電感結構及其製作方法 | |
| KR101282202B1 (ko) | 반도체 소자용 범프 구조물 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |