CN106129115A - 用于goa电路的薄膜晶体管结构和goa电路 - Google Patents
用于goa电路的薄膜晶体管结构和goa电路 Download PDFInfo
- Publication number
- CN106129115A CN106129115A CN201610589464.XA CN201610589464A CN106129115A CN 106129115 A CN106129115 A CN 106129115A CN 201610589464 A CN201610589464 A CN 201610589464A CN 106129115 A CN106129115 A CN 106129115A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- goa circuit
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种用于GOA电路的薄膜晶体管结构和GOA电路。该用于GOA电路的薄膜晶体管结构包括：该薄膜晶体管的漏极或源极仅其中之一为LDD结构，与该具有LDD结构的漏极或源极相对应的源极或漏极在该GOA电路中一直处于低位准。该GOA电路包括第一薄膜晶体管，该第一薄膜晶体管的漏极或源极仅其中之一为LDD结构，与该具有LDD结构的漏极或源极相对应的源极或漏极在该GOA电路中一直处于低位准。本发明用于GOA电路的薄膜晶体管结构和GOA电路可提升开电流，并且兼顾减缓TFT元件劣化及低关电流特性，本发明可增加TFT元件在电路内拉低电位的效率，或可降低TFT元件的设计尺寸。
Description
技术领域
本发明涉及液晶显示器领域，尤其涉及一种用于GOA电路的薄膜晶体管结构和GOA电路。
背景技术
液晶显示器是目前唯一在亮度、对比度、功耗、寿命、体积和重量等综合性能上全面赶上和超过CRT的显示器件，它的性能优良、大规模生产特性好，自动化程度高，原材料成本低廉，发展空间广阔，将迅速成为新世纪的主流产品，是21世纪全球经济增长的一个亮点。一般的液晶显示面板包含彩色滤光片(Color Filter，CF)基板及薄膜晶体管(ThinFilm Transistor，TFT)阵列基板。CF基板上设有多个彩色滤光片和共同电极。TFT阵列基板上设有多条彼此平行的扫描线、多条彼此平行的数据线、多个薄膜晶体管及像素电极。
近年来针对GOA(Gate driver on array，阵列基板行驱动)电路在高PPI(每英寸像素数)液晶显示面板上的开发越来越火热，在越高的解析度上越需要更窄的边框及电路的设计，而当电路设计的越精简时相对的信赖性就更要求严苛，因此常会在元件上做LDD(Lightly Doped Drain，轻掺杂漏区)制程，此法可降低漏极(Drain)端的电场梯度，以减缓热电子(Hot electron)效应造成元件特性劣化。
图1所示为现有一般GOA电路与外接信号示意图，其可由CK/XCK/STV/VSS信号并结合内部的各级SR(移位寄存器)电路形成各级栅极(Gate)扫描线信号G1，G2，G3，G4……。图1中CK、XCK可以为时序信号，且CK与XCK信号为两个相反的时序信号，VSS可以为GOA电路的电源负极端，STV可以为GOA电路的开始信号，G1，G2，G3，G4……可以为SR电路的第1级，第2级，第3级，第4级……行扫描信号。
如图2所示，其为现有一般SR电路图，除外部信号外，由其内部预充电控制器(Precharge controller)和下拉控制器(Pull down controller)及其余三个主要的薄膜晶体管(TFT)及电容构成，Q(N)表示第N级SR电路的Q点，G(N)表示第N级行扫描信号。
参见图3，其为现有薄膜晶体管元件结构示意图。图3中下图的薄膜晶体管10为原始的架构，图3中上图的薄膜晶体管20为改进的架构。薄膜晶体管10的架构主要包括：位于上层的栅极11，栅极下方为栅极绝缘层12，栅极绝缘层12下方为通道半导体层13，通道半导体层13两侧为重掺杂半导体层14，两侧的重掺杂半导体层14分别对应于薄膜晶体管10的源极和漏极，源极和漏极等结构未图示。薄膜晶体管20的架构主要包括：位于上层的栅极21，栅极下方为栅极绝缘层22，栅极绝缘层下方为通道半导体层23，通道半导体层23两侧为重掺杂半导体层24，通道半导体层23与重掺杂半导体层24之间为轻掺杂半导体层25，两侧的重掺杂半导体层24和轻掺杂半导体层25分别对应于薄膜晶体管20的源极和漏极，也就是源极侧和漏极侧都为LDD结构，源极和漏极等结构未图示。
一般为了减缓热电子(Hot electron)效应造成元件特性劣化，薄膜晶体管元件会使用图3上图的架构，该架构在通道半导体层23与重掺杂半导体层24中间多做一层轻掺杂半导体层25，该架构可降低漏极(Drain)端高电场的梯度，以减缓元件的劣化并降低漏电流，但该架构会增加源极到漏级之间的阻抗，因此也会造成通道电流明显下降，如图4所示，因此会降低电路充放电的特性，或增加设计时TFT的尺寸(Size)。
如图4所示，其为现有薄膜晶体管有/无轻掺杂的I-V曲线示意图，分别用实线和虚线展示不同掺杂状态下的I-V曲线，也即图3中两种薄膜晶体管架构的I-V特性，Ids表示漏极源极间电流，Vgs表示栅极源极间电压。
发明内容
因此，本发明的目的在于提供一种用于GOA电路的薄膜晶体管结构，降低源极到漏极之间的阻抗，提升薄膜晶体管元件开电流且兼顾避免元件劣化。
本发明的另一目的在于提供一种GOA电路，降低源极到漏极之间的阻抗，提升薄膜晶体管元件开电流且兼顾避免元件劣化。
为实现上述目的，本发明提供了一种用于GOA电路的薄膜晶体管结构，该薄膜晶体管的漏极或源极仅其中之一为LDD结构，与该具有LDD结构的漏极或源极相对应的源极或漏极在该GOA电路中一直处于低位准。
其中，该LDD结构由轻掺杂半导体层和重掺杂半导体层组成。
为实现上述目的，本发明还提供了一种GOA电路，包括第一薄膜晶体管，该第一薄膜晶体管的漏极或源极仅其中之一为LDD结构，与该具有LDD结构的漏极或源极相对应的源极或漏极在该GOA电路中一直处于低位准。
其中，还包括第二薄膜晶体管，该第二薄膜晶体管的漏极和源极都为LDD结构。
其中，如果该GOA电路中的一薄膜晶体管的源极或漏极在该GOA电路中一直处于低位准，则该薄膜晶体管为第一薄膜晶体管。
其中，该GOA电路中的薄膜晶体管为第一薄膜晶体管或第二薄膜晶体管。
其中，该GOA电路包括多级SR电路，每级SR电路包括预充电控制器，下拉控制器，三个薄膜晶体管和一个电容，其中通过源极连接电源负极端的两薄膜晶体管为第一薄膜晶体管，该两薄膜晶体管的漏极为LDD结构。
其中，该两薄膜晶体管的栅极连接该下拉控制器。
其中，该三个薄膜晶体管中另外一个薄膜晶体管为第二薄膜晶体管。
其中，该LDD结构由轻掺杂半导体层和重掺杂半导体层组成。。
综上，本发明用于GOA电路的薄膜晶体管结构和GOA电路可提升开电流，并且兼顾减缓TFT元件劣化及低关电流特性，本发明可增加TFT元件在电路内拉低电位的效率，或可降低TFT元件的设计尺寸。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
附图中，
图1为现有一般GOA电路与外接信号示意图；
图2为现有一般SR电路示意图；
图3为现有薄膜晶体管元件结构示意图；
图4为现有薄膜晶体管有/无轻掺杂的I-V曲线示意图；
图5为本发明GOA电路一较佳实施例改良后电路示意图；
图6为本发明用于GOA电路的薄膜晶体管结构一较佳实施例的示意图；
图7为本发明改良后的用于GOA电路的薄膜晶体管结构的I-V曲线示意图。
具体实施方式
参见图5，其为本发明GOA电路一较佳实施例改良后电路(不同结构TFT元件位置图)示意图。图5中的GOA电路的整体结构可以采用现有的GOA电路，可参考图2，图5实际上显示的是组成GOA电路的多级SR电路中的一级，除外部信号CK/XCK/VSS外，主要包括预充电控制器和下拉控制器及其余三个主要的薄膜晶体管(TFT)及电容构成，Q(N)表示第N级SR电路的Q点，G(N)表示第N级行扫描信号，VSS一般为GOA电路的电源负极端或公共接地，可以认为一直处于低位准。
如图5所示，可发现其中有两个TFT元件其固定一侧源级(Source)都与VSS(VGL)即低位准电压相接，此较佳实施例中将此两TFT元件做单边的LDD，其相对位置及结构如图6所示。
图6为本发明用于GOA电路的薄膜晶体管结构一较佳实施例的示意图。该薄膜晶体管30主要包括：栅极31下方为栅极绝缘层32，栅极绝缘层32下方为通道半导体层33，通道半导体层33一侧为重掺杂半导体层34，另一侧为轻掺杂半导体层25和重掺杂半导体层34，即LDD结构，一侧的重掺杂半导体层34对应薄膜晶体管30的源极，另一侧的轻掺杂半导体层25和重掺杂半导体层34对应薄膜晶体管30的漏极，源极和漏极等结构未图示。
本发明在GOA电路中选择其源级/漏极一端在操作时一直(always)处于低位准(VGL)的TFT元件，并将该元件的另一侧做LDD(轻掺杂)，而一直处于低位准(VGL)侧则不做LDD，其余TFT元件两侧(源级/漏极)则可以选择都做LDD。
本发明的GOA电路中包括第一类薄膜晶体管，该第一类薄膜晶体管的漏极或源极仅其中之一为LDD结构，与该具有LDD结构的漏极或源极相对应的源极或漏极在该GOA电路中一直处于低位准。还可以包括第二类薄膜晶体管，该第二类薄膜晶体管的漏极和源极都为LDD结构。如果该GOA电路中的一薄膜晶体管的源极或漏极在该GOA电路中一直处于低位准，则该薄膜晶体管设置为第一类薄膜晶体管。本发明的GOA电路可以选择仅包括第一类薄膜晶体管和第二类薄膜晶体管。
图5中的每级SR电路，其中通过源极连接电源负极端的两薄膜晶体管为第一类薄膜晶体管，该两薄膜晶体管的漏极为LDD结构，两薄膜晶体管的栅极连接下拉控制器，增加拉低电位的效率。另外一个薄膜晶体管可以为第二类薄膜晶体管。
本发明将电路中会有高电场形成热电子效应(Hot electron effect)的位置才做LDD，不需要的地方则不做，可降低源极到漏极之间的阻抗，进而提升TFT元件开电流且兼顾避免元件劣化的优势。
如图7所示，其为本发明改良后的用于GOA电路的薄膜晶体管结构的I-V曲线示意图。分别用实线和虚线展示不同掺杂状态下的I-V曲线，Ids表示漏极源极间电流，Vgs表示栅极源极间电压。由此可见，为本发明改良后的用于GOA电路的薄膜晶体管结构可提升开电流，并且兼顾减缓元件劣化及低关电流特性。
综上，本发明用于GOA电路的薄膜晶体管结构和GOA电路可提升开电流(oncurrent)，并且兼顾减缓TFT元件劣化及低关电流(off current)特性，本发明可增加TFT元件在电路内拉低电位(pull down)的效率，或可降低TFT元件的设计尺寸。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种用于GOA电路的薄膜晶体管结构，其特征在于，该薄膜晶体管的漏极或源极仅其中之一为LDD结构，与该具有LDD结构的漏极或源极相对应的源极或漏极在该GOA电路中一直处于低位准。
2.如权利要求1所述的用于GOA电路的薄膜晶体管结构，其特征在于，该LDD结构由轻掺杂半导体层和重掺杂半导体层组成。
3.一种GOA电路，其特征在于，包括第一薄膜晶体管，该第一薄膜晶体管的漏极或源极仅其中之一为LDD结构，与该具有LDD结构的漏极或源极相对应的源极或漏极在该GOA电路中一直处于低位准。
4.如权利要求3所述的GOA电路，其特征在于，还包括第二薄膜晶体管，该第二薄膜晶体管的漏极和源极都为LDD结构。
5.如权利要求3所述的GOA电路，其特征在于，如果该GOA电路中的一薄膜晶体管的源极或漏极在该GOA电路中一直处于低位准，则该薄膜晶体管为第一薄膜晶体管。
6.如权利要求4所述的GOA电路，其特征在于，该GOA电路中的薄膜晶体管为第一薄膜晶体管或第二薄膜晶体管。
7.如权利要求3所述的GOA电路，其特征在于，该GOA电路包括多级SR电路，每级SR电路包括预充电控制器，下拉控制器，三个薄膜晶体管和一个电容，其中通过源极连接电源负极端的两薄膜晶体管为第一薄膜晶体管，该两薄膜晶体管的漏极为LDD结构。
8.如权利要求7所述的GOA电路，其特征在于，该两薄膜晶体管的栅极连接该下拉控制器。
9.如权利要求7所述的GOA电路，其特征在于，该三个薄膜晶体管中另外一个薄膜晶体管为第二薄膜晶体管。
10.如权利要求3所述的GOA电路，其特征在于，该LDD结构由轻掺杂半导体层和重掺杂半导体层组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610589464.XA CN106129115A (zh) | 2016-07-22 | 2016-07-22 | 用于goa电路的薄膜晶体管结构和goa电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610589464.XA CN106129115A (zh) | 2016-07-22 | 2016-07-22 | 用于goa电路的薄膜晶体管结构和goa电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106129115A true CN106129115A (zh) | 2016-11-16 |
Family
ID=57289504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610589464.XA Pending CN106129115A (zh) | 2016-07-22 | 2016-07-22 | 用于goa电路的薄膜晶体管结构和goa电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106129115A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245642A (ja) * | 1991-01-31 | 1992-09-02 | Fujitsu Ltd | Ｍｏｓトランジスタおよびその製造方法 |
| US20050062053A1 (en) * | 2003-09-18 | 2005-03-24 | Kun-Hong Chen | Control TFT for OLED display |
| US20060199337A1 (en) * | 2005-02-01 | 2006-09-07 | Hsi-Ming Chang | Thin film transistor |
| CN105161067A (zh) * | 2015-10-14 | 2015-12-16 | 深圳市华星光电技术有限公司 | 阵列栅极驱动器电路、显示面板及显示装置 |
-
2016
- 2016-07-22 CN CN201610589464.XA patent/CN106129115A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245642A (ja) * | 1991-01-31 | 1992-09-02 | Fujitsu Ltd | Ｍｏｓトランジスタおよびその製造方法 |
| US20050062053A1 (en) * | 2003-09-18 | 2005-03-24 | Kun-Hong Chen | Control TFT for OLED display |
| US20060199337A1 (en) * | 2005-02-01 | 2006-09-07 | Hsi-Ming Chang | Thin film transistor |
| CN105161067A (zh) * | 2015-10-14 | 2015-12-16 | 深圳市华星光电技术有限公司 | 阵列栅极驱动器电路、显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11263942B2 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
| CN101706637B (zh) | 高显示质量的画素电极结构 | |
| CN110689858B (zh) | 一种移位寄存器及其驱动方法、栅极驱动电路 | |
| CN104766576B (zh) | 基于p型薄膜晶体管的goa电路 | |
| CN114220400B (zh) | 具有栅极驱动器的显示装置 | |
| US20180122323A1 (en) | Gate driver and display device using the same | |
| CN103413514A (zh) | 移位寄存器单元、移位寄存器和显示装置 | |
| CN114220401B (zh) | 具有栅极驱动器的显示装置 | |
| CN104766580A (zh) | 移位寄存器单元及驱动方法、栅极驱动电路和显示装置 | |
| CN104299572A (zh) | 像素电路、显示基板和显示面板 | |
| CN104810003A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| CN109426041A (zh) | 一种阵列基板及显示装置 | |
| WO2013177904A1 (zh) | 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器 | |
| US11749223B2 (en) | Liquid crystal pixel driving circuit solving instability problem during pull-down holding phase | |
| US11176863B2 (en) | Shift register unit, gate driving circuit and display device | |
| US20250078943A1 (en) | Shift register, drive circuit, drive method, display panel, and display apparatus | |
| US12057046B2 (en) | Shift register unit, driving method, gate driving circuit, and display device | |
| US20210150969A1 (en) | Shift Register Unit, Gate Driving Circuit, Display Device, and Driving Method | |
| WO2020147689A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| US11244595B2 (en) | Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device | |
| US10964403B2 (en) | Shift register unit, driving method, gate driving circuit and display device | |
| CN103454823A (zh) | 一种阵列基板及液晶显示面板 | |
| CN111243543B (zh) | Goa电路、tft基板、显示装置及电子设备 | |
| CN104062824A (zh) | 像素结构、具备该像素结构的显示面板 | |
| CN109637424A (zh) | Goa电路及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161116 |