[go: up one dir, main page]

CN106098549A - 使用表面掩膜结构进行硅刻蚀的方法 - Google Patents

使用表面掩膜结构进行硅刻蚀的方法 Download PDF

Info

Publication number
CN106098549A
CN106098549A CN201610739849.XA CN201610739849A CN106098549A CN 106098549 A CN106098549 A CN 106098549A CN 201610739849 A CN201610739849 A CN 201610739849A CN 106098549 A CN106098549 A CN 106098549A
Authority
CN
China
Prior art keywords
layer
silicon
coating
oxide skin
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610739849.XA
Other languages
English (en)
Inventor
赵之俊
刘明
赵峰
谭晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite Semiconductor (wuxi) Co Ltd
Original Assignee
Lite Semiconductor (wuxi) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite Semiconductor (wuxi) Co Ltd filed Critical Lite Semiconductor (wuxi) Co Ltd
Priority to CN201610739849.XA priority Critical patent/CN106098549A/zh
Publication of CN106098549A publication Critical patent/CN106098549A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种使用表面掩膜结构进行硅刻蚀的方法，包括以下步骤：在硅衬底上依次生长第一氧化物层、氮化硅层、第二氧化物层、光刻胶；进行光刻工艺，在光刻胶上形成微图形结构，使待刻蚀部分暴露；以光刻胶层为抗蚀剂层，刻蚀第二氧化物层；去除光刻胶；以第二氧化物层为抗蚀剂层，刻蚀氮化硅层；去除第二氧化物层，以氮化硅层为抗蚀剂层，刻蚀第一氧化物层；以氮化硅层和第一氧化物层为抗蚀剂层，使用湿法刻蚀的方法刻蚀硅衬底；去除氮化硅层。本发明提供了一种使用表面掩膜进行硅刻蚀的方法，能在硅湿法刻蚀过程中起到阻挡作用，有效缓解了侧向腐蚀，从而保证后续电泳法玻璃钝化正常进行。

Description

使用表面掩膜结构进行硅刻蚀的方法
技术领域
本发明涉及半导体湿法刻蚀领域，特别是一种防止硅刻蚀时过度侧向腐蚀的使用表面掩膜结构进行硅刻蚀的方法。
背景技术
在功率型体式半导体器件生产过程中，为了使PN结终端得到钝化保护，通常需要使用硅湿法刻蚀工艺，在硅表面刻蚀出一定面积和深度的沟槽，使PN结外露，再用薄膜或者玻璃工艺钝化，从而保证产品获得理想的击穿电压和较小的漏流。湿法刻蚀具有各向同性的特点，在纵向刻蚀的同时，横向也同时发生刻蚀，由于负性光刻胶和硅片表面粘附性不稳定，容易发生皱胶，脱胶的问题，导致硅片横向刻蚀过大，超出设计允许的范围，从而导致器件电性失效。行业内一般通过改善光刻胶的粘附性和刻蚀工艺来优化硅片从中间到边缘的侧向腐蚀均匀性和缺陷比率，由于胶的稳定性差异和湿法刻蚀的基本特性决定了传统方法往往不能取得很好的效果。
发明内容
针对现有技术的不足，本发明公开了一种使用表面掩膜结构进行硅刻蚀的方法。
本发明的技术方案如下：
一种使用表面掩膜结构进行硅刻蚀的方法，包括以下步骤：
步骤1、在硅衬底上生长第一氧化物层；在氧化物层上生长氮化硅层；在氮化硅之上使用低温二氧化硅工艺生长第二氧化物层；在第二氧化物层之上覆盖光刻胶；
步骤2、进行光刻工艺，在光刻胶上形成微图形结构，使待刻蚀部分暴露；
步骤3、以光刻胶层为抗蚀剂层，刻蚀第二氧化物层；
步骤4、去除光刻胶；以第二氧化物层为抗蚀剂层，刻蚀氮化硅层；
步骤5、去除第二氧化物层，以氮化硅层为抗蚀剂层，刻蚀第一氧化物层；
步骤6、以氮化硅层和第一氧化物层为抗蚀剂层，使用湿法刻蚀的方法刻蚀硅衬底；
步骤7、去除氮化硅层。
其进一步的技术方案为：所述氮化硅层的厚度为
其进一步的技术方案为：所述第二氧化物层的厚度为
本发明的有益技术效果是：
本发明为了解决由于侧向过度腐蚀，造成器件电性失效，提供了一种使用表面掩膜进行硅刻蚀的方法，这种掩膜机构能在硅湿法刻蚀过程中起到阻挡作用，有效缓解了侧向腐蚀，从而保证后续电泳法玻璃钝化正常进行。
硅刻蚀工艺进行时，由于掩膜的存在，横向刻蚀会比纵向刻蚀慢，如此有效限制了硅的横向刻蚀。
附图说明
图1是步骤1的示意图。
图2是步骤2的示意图。
图3是步骤3的示意图。
图4是步骤4的示意图。
图5是步骤5的示意图。
具体实施方式
本发明具体包括以下步骤：
步骤1、在硅衬底1上生长第一氧化物层2；在第一氧化物层2上生长氮化硅层3，氮化硅层3的厚度为在氮化硅层3之上使用低温二氧化硅工艺生长第二氧化物层4，厚度为在第二氧化物层4之上覆盖光刻胶5。图1是步骤1的示意图，具体的层次结构可参见图1。
步骤2、进行光刻工艺，在光刻胶上5形成微图形结构，使待刻蚀部分暴露。图2是步骤2的示意图。
步骤3、以光刻胶5为抗蚀剂层，刻蚀第二氧化物层4；图3是步骤3的示意图。
步骤4、去除光刻胶5；以第二氧化物层4为抗蚀剂层，刻蚀氮化硅层3；图4是步骤4的示意图。
步骤5、去除第二氧化物层4，以氮化硅层3为抗蚀剂层，刻蚀第一氧化物层2；图5是步骤5的示意图。
步骤6、以氮化硅层3和第一氧化物层2为抗蚀剂层，使用湿法刻蚀的方法刻蚀硅衬底。在此步骤中，氮化硅层3作为表面掩膜，在硅湿法刻蚀过程中起到阻挡作用，有效缓解了侧向腐蚀。从而保证后续电泳法玻璃钝化正常进行。
步骤7、去除氮化硅层3。
以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (3)

1.一种使用表面掩膜结构进行硅刻蚀的方法，其特征在于，包括以下步骤：
步骤1、在硅衬底上生长第一氧化物层；在第一氧化物层上生长氮化硅层；在氮化硅之上使用低温二氧化硅工艺生长第二氧化物层；在第二氧化物层之上覆盖光刻胶；
步骤2、进行光刻工艺，在光刻胶上形成微图形结构，使待刻蚀部分暴露；
步骤3、以光刻胶层为抗蚀剂层，刻蚀第二氧化物层；
步骤4、去除光刻胶；以第二氧化物层为抗蚀剂层，刻蚀氮化硅层；
步骤5、去除第二氧化物层，以氮化硅层为抗蚀剂层，刻蚀第一氧化物层；
步骤6、以氮化硅层和第一氧化物层为抗蚀剂层，使用湿法刻蚀的方法刻蚀硅衬底；
步骤7、去除氮化硅层。
2.如权利要求1所述的使用表面掩膜结构进行硅刻蚀的方法，其特征在于：所述氮化硅层的厚度为
3.如权利要求1所述的使用表面掩膜结构进行硅刻蚀的方法，其特征在于：所述第二氧化物层的厚度为
CN201610739849.XA 2016-08-27 2016-08-27 使用表面掩膜结构进行硅刻蚀的方法 Pending CN106098549A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610739849.XA CN106098549A (zh) 2016-08-27 2016-08-27 使用表面掩膜结构进行硅刻蚀的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610739849.XA CN106098549A (zh) 2016-08-27 2016-08-27 使用表面掩膜结构进行硅刻蚀的方法

Publications (1)

Publication Number Publication Date
CN106098549A true CN106098549A (zh) 2016-11-09

Family

ID=57225384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610739849.XA Pending CN106098549A (zh) 2016-08-27 2016-08-27 使用表面掩膜结构进行硅刻蚀的方法

Country Status (1)

Country Link
CN (1) CN106098549A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108911287A (zh) * 2018-07-23 2018-11-30 华进半导体封装先导技术研发中心有限公司 用于集成电路制造的清洗液再生工艺方法与装置
CN109309078A (zh) * 2017-07-26 2019-02-05 天津环鑫科技发展有限公司 一种硅片光刻版工艺
CN111341735A (zh) * 2020-03-12 2020-06-26 扬州国宇电子有限公司 一种防止刮蹭台面的钝化结构及其制备方法和应用
WO2021208757A1 (zh) * 2020-04-17 2021-10-21 北京北方华创微电子装备有限公司 图形片、半导体中间产物及孔刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050037623A1 (en) * 2002-09-13 2005-02-17 Ming-Chang Hsieh Novel resist protect oxide structure of sub-micron salicide process
CN101202251A (zh) * 2007-10-31 2008-06-18 无锡中微晶园电子有限公司 用于绝缘体上的硅槽刻蚀方法
CN102427029A (zh) * 2011-08-04 2012-04-25 上海华力微电子有限公司 一种用于栅极相关制程及其后续制程监控的测试器件结构的其制备工艺
CN102446727A (zh) * 2011-08-29 2012-05-09 上海华力微电子有限公司 一种对包含氮化硅的刻蚀硬掩膜层的刻蚀方法
CN103646860A (zh) * 2013-11-26 2014-03-19 上海华力微电子有限公司 多晶硅栅极刻蚀工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050037623A1 (en) * 2002-09-13 2005-02-17 Ming-Chang Hsieh Novel resist protect oxide structure of sub-micron salicide process
CN101202251A (zh) * 2007-10-31 2008-06-18 无锡中微晶园电子有限公司 用于绝缘体上的硅槽刻蚀方法
CN102427029A (zh) * 2011-08-04 2012-04-25 上海华力微电子有限公司 一种用于栅极相关制程及其后续制程监控的测试器件结构的其制备工艺
CN102446727A (zh) * 2011-08-29 2012-05-09 上海华力微电子有限公司 一种对包含氮化硅的刻蚀硬掩膜层的刻蚀方法
CN103646860A (zh) * 2013-11-26 2014-03-19 上海华力微电子有限公司 多晶硅栅极刻蚀工艺

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309078A (zh) * 2017-07-26 2019-02-05 天津环鑫科技发展有限公司 一种硅片光刻版工艺
CN109309078B (zh) * 2017-07-26 2020-08-21 天津环鑫科技发展有限公司 一种硅片光刻版工艺
CN108911287A (zh) * 2018-07-23 2018-11-30 华进半导体封装先导技术研发中心有限公司 用于集成电路制造的清洗液再生工艺方法与装置
CN111341735A (zh) * 2020-03-12 2020-06-26 扬州国宇电子有限公司 一种防止刮蹭台面的钝化结构及其制备方法和应用
WO2021208757A1 (zh) * 2020-04-17 2021-10-21 北京北方华创微电子装备有限公司 图形片、半导体中间产物及孔刻蚀方法
KR20220154193A (ko) * 2020-04-17 2022-11-21 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 패턴 시트, 반도체 중간 산물 및 홀 에칭 방법
KR102586690B1 (ko) 2020-04-17 2023-10-10 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 패턴 시트, 반도체 중간 산물 및 홀 에칭 방법
US12106970B2 (en) 2020-04-17 2024-10-01 Beijing Naura Microelectronics Equipment Co., Ltd. Pattern sheet, semiconductor intermediate product, and hole etching method

Similar Documents

Publication Publication Date Title
CN106098549A (zh) 使用表面掩膜结构进行硅刻蚀的方法
CN104979173B (zh) 半导体结构及其形成方法
CN103632949A (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN102437060B (zh) 一种u型沟道的隧穿场效应晶体管的制造方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN104241131B (zh) 金属栅极晶体管的形成方法
CN109545855B (zh) 一种碳化硅双沟槽mosfet器件有源区的制备方法
CN103972305B (zh) 用于低压瞬态电压抑制二极管芯片的制造方法
US20170222012A1 (en) Semiconductor device and manufacturing method therefor
CN103824769A (zh) 一种有效控制功率器件终端场氧化层角度的方法
CN108417487A (zh) 沟槽型屏蔽栅功率器件的工艺方法
CN106298949A (zh) 屏蔽栅沟槽型功率mos器件的工艺方法
JPS61247051A (ja) 半導体装置の製造方法
CN106856189A (zh) 浅沟槽隔离结构及其形成方法
CN105097531B (zh) 一种半导体器件终端结构的制造方法
KR20110133842A (ko) 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
CN104008975A (zh) 一种沟槽型功率mos晶体管的制造方法
CN105070660A (zh) 一种∑型结构的半浮栅器件的制造方法
CN112103187A (zh) 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN101315904A (zh) 不同厚度的栅氧化层的制造方法
CN205488142U (zh) 一种低压超结mosfet终端结构
CN104681444B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
JP2013048161A (ja) 半導体装置の製造方法
CN103177955B (zh) 一种实现可剥离侧壁的制程方法
CN106711047A (zh) 低压超结mosfet自对准工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161109

RJ01 Rejection of invention patent application after publication