CN106067784B - 一种具有高占空比特性的振荡器 - Google Patents
一种具有高占空比特性的振荡器 Download PDFInfo
- Publication number
- CN106067784B CN106067784B CN201610431531.5A CN201610431531A CN106067784B CN 106067784 B CN106067784 B CN 106067784B CN 201610431531 A CN201610431531 A CN 201610431531A CN 106067784 B CN106067784 B CN 106067784B
- Authority
- CN
- China
- Prior art keywords
- transistor
- current source
- triode
- resistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 238000007599 discharging Methods 0.000 claims abstract description 25
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Landscapes
- Amplifiers (AREA)
Abstract
本发明属于电源管理技术领域，涉及一种具有高占空比特性的振荡器。本发明的振荡器，包括充放电模块、高限比较器、低限比较器和RS锁存器；所述充放电模块由充放电电阻RT、电容CT和放电恒流源构成，充放电电阻RT和电容CT串联，充放电电阻RT接基准电压，电容CT接地，充放电电阻RT和电容CT的连接点接放电恒流源；高限比较器的负向输入端接高限比较电压，正向输入端接充放电电阻RT和电容CT的连接点，高限比较器的输出端接RS锁存器的R输入端；低限比较器的正向输入端接低限比较电压，负向输入端接充放电电阻RT和电容CT的连接点，低限比较器的输出端接RS锁存器的S输入端。本发明的有益效果为，可以精确地设定频率及大占空比。
Description
技术领域
本发明属于电源管理技术领域，涉及一种具有高占空比特性的振荡器。
背景技术
振荡器是开关电源控制系统的基本模块，其输出时钟信号的频率决定了开关频率，它所能提供的频率、占空比是开关电源系统的重要参数。一般来说，大占空比有助于开关电源调整范围的拓宽、瞬态响应速度的提升，及效率的提高等多个性能的改善。现有振荡器为了实现大的占空比要求，通常采用开关管实现快速的放电。但是此种方法不能够精确的控制放电时间，且容易让电容上电压产生下冲，导致过放电情况。
发明内容
本发明所要解决的，就是针对上述问题，提出一种可以准确设定放电时间并且避免发生电容上电压下冲的具有高占空比特性的振荡器。
本发明的技术方案是：如图1所示，一种具有高占空比特性的振荡器，包括充放电模块、高限比较器、低限比较器和RS锁存器；所述充放电模块由充放电电阻RT、电容CT和放电恒流源构成，充放电电阻RT和电容CT串联，充放电电阻RT接基准电压，电容CT接地，充放电电阻RT和电容CT的连接点接放电恒流源；高限比较器的负向输入端接高限比较电压，正向输入端接充放电电阻RT和电容CT的连接点，高限比较器的输出端接RS锁存器的R输入端；低限比较器的正向输入端接低限比较电压，负向输入端接充放电电阻RT和电容CT的连接点，低限比较器的输出端接RS锁存器的S输入端；RS锁存器输出控制信号，其中，高限比较器产生的信号作为充放电模块的控制信号，低限比较器产生的信号作为充放电模块控制信号的同时也作为振荡器的输出。
进一步的，如图2所示，所述充放电模块还包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第一电流源I1、第二电流源I2、第三电流源I3、第一稳压管D1、第二稳压管D2、第一NMOS管MN1、第二NMOS管MN2；第一三极管Q1的基极接电源，其集电极接基准电压，其发射极接第一电流源I1的输入，第一电流源I1的输出接地；第二三极管Q2的发射极接第二电流源I2的输出，第二二极管的基极接电源，其集电极接地；第二电流源I2的输入接基准电压；第三三极管Q3的集电极接基准电压，其基极接第二电流源I2的输出，第三三极管Q3的发射极接第四三极管Q4的发射极，第四三极管Q4的基极接第一三极管Q1的发射极，第四三极管Q4的集电极接地；第一NMOS管MN1的栅极接第三三极管Q3发射极与第四三极管Q4发射极的连接点，第一NMOS管MN1的漏接接第三电流源I3的输出，其源极接充放电电阻RT和电容CT的连接点；第三电流源I3的输入接基准电压；第二NMOS管MN2的漏接接第三电流源I3的输出，第二NMOS管MN2的栅极接控制信号，其源极接地；第一NMOS管MN1的栅极接第一稳压管D1的负极，第一稳压管D1的正极接地；第二NMOS管MN2的栅极接第二稳压管D2的负极，第二稳压管D2的正极接地。
本方案中，三极管Q1、Q2、Q3、Q4组成推挽输出驱动NMOS管MN1。MN1和MN2组成放电时的恒流源，在振荡器放电的阶段，MN1源漏互换，其中MN1的漏作为虚拟地，电流经MN1通过MN2向地放电。在振荡器充电阶段，控制信号为高，MN2管关闭，MN1管的栅源电压小于该管的阈值电压，该管也关闭，电容CT由外部充电，此时电流源I3将MN1和MN2的漏端迅速抬升至高电平防止MN1管产生倒灌电流；稳压管D1和D2可以起到钳位的作用，使NMOS管MN1、MN2的栅极电压不会太大。
进一步的，如图3所示，所述高限比较器包括第四电流源I4、第五电流源I5、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三级管Q8、第九三极管Q9、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第三NMOS管MN3、第四NMOS管MN4、第一电阻R1、第二电阻R2和第三电阻R3；第五三极管Q5的基极接充放电电阻RT和电容CT的连接点，第五三极管Q5的发射极接第五电流源I5的输出，第五三极管Q5的集电极通过第三电阻R3后接地；第六三极管Q6的基极接高限比较电压，其发射极接第五电流源I5的输出，第六三极管Q6的集电极通过第二电阻R2后接地；第五电流源I5的输入接基准电压；第八三极管Q8的集电极和基极接第四电流源I4的输出，第八三极管Q8的发射极通过第一电阻R1后接地；第四电流源I4的输入接基准电压；第一PMOS管MP1的源极接基准电压，其栅极和漏极互连；第七三极管Q7的集电极接第一PMOS管MP1的漏极，第七三极管Q7的基极接第四电流源I4的输出，第七三极管Q7的发射极通过第二电阻R2后接地；第二PMOS管MP2的源极接基准电压，其栅极和漏极互连；第九三极管Q9的集电极接第二PMOS管MP2的漏极，第九三极管Q9的基极接第四电流源I4的输出，第九三极管Q9的发射极通过第三电阻R3后接地；第三PMOS管MP3的源极接基准电压，其栅极接第二PMOS管MP2的漏极；第四PMOS管MP4的源极接基准电压，其栅极接第一PMOS管MP1的漏极；第三NMOS管MN3的漏极接第三PMOS管MP3的漏极，第三NMOS管MN3的栅极和漏极互连，其源极接地；第四NMOS管MN4的栅极接第三PMOS管MP3的漏极，第四NMOS管MN4的源极接地；第四NMOS管MN4漏极与第四PMOS管MP4漏极的连接点为高限比较器的输出端。
本方案中，三极管Q5、Q6作为高限比较器的输入对管，Q5的基极接外部充电电容CT上的电压即RTCT，Q6的基极接Vmax(振荡器的高限比较电压)。Q5和Q6的发射极接偏置电流I5，Q5和Q6的集电极分别接Q9和Q7的发射极共同组成cascode结构，Q8主要是为Q9和Q7的基极提供偏置电压使其工作于放大区，PMOS管MP1、MP2、MP3、MP4和NMOS管MN3、MN4是将cascode结构的双端输出转为单端输出形成高低电平逻辑信号以供后面数字模块处理。
如图4所示，所述低限比较器包括第十三极管Q10、第十一三极管Q11、第十二三极管Q12、第十三三极管Q13、第十四三极管Q14、第六电流源I6、第七电流源I7、第八电流源I8、第五PMOS管MP5、第六PMOS管MP6、第五NMOS管MN5、第六NMOS管MN6、第四电阻R4和第五电阻R5；第十三极管Q10的发射极接第六电流源I6的输出，第十三极管Q10的基极接低限比较电压，其集电极接地；第六电流源I6的输入接基准电压；第十一三极管Q11的集电极接基准电压，其基极接第六电流源I6的输出，第十一三极管Q11的发射极通过第四电阻R4后接地；第十二三极管Q12的集电极接第七电流源I7的输出，第十二三极管Q12的基极接第十三三极管Q13的发射极，第十二三极管Q12的发射极通过第四电阻R4后接地；第七电流源I7的输入接基准电压；第十三三极管Q13的集电极接基准电压，其基极接第七电流源I7的输出，第十三三极管Q13的发射极通过第五电阻R5后接地；第五PMOS管MP5的源极接基准电压，其栅极与漏极互连；第十四三极管Q14的集电极接第五PMOS管MP5的漏极，第十四三极管Q14的基极接第十三三极管Q13的发射极，第十四三极管Q14的发射极接充放电电阻RT和电容CT的连接点；第五NMOS管MN5的漏极接第八电流源I8的输出，第五NMOS管MN5的栅极与漏极互连，其源极接地；第八电流源I8的输入接基准电压；第六PMOS管MP6的源极接基准电压，其栅极接第五PMOS管MP5的漏极；第六NMOS管MN6的栅极接第八电流源I8的输出，第六NMOS管MN6的源极接地；第六NMOS管MN6漏极与第六PMOS管MP6漏极的连接点为低限比较器的输出端。
本方案中，Q10、Q11、Q12、Q13以及电阻R4、R5共同组成电压跟随器，将RTCT端电压与振荡器低限电压相比较，振荡器低限电压抬升VBE后作为Q14的基极电压，Q14的源基接RTCT端；MP5的漏端接Q14的集电极，将Q14的电流镜像到输出管MP6；MN6的漏端接MP6的漏端，将输出电流转化为电压形成高低电平的逻辑信号作为比较器的输出供后面数字模块处理。
本发明的有益效果为，可以精确控制放电电流大小从而可以精确地确定放电时间，不再使用电流源进行放电，并且低限比较器使用电流模比较器，防止电压被过放的问题，可以精确地设定频率及大占空比。
附图说明
图1本发明提出的振荡器的控制结构图。
图2本发明提出的集成有充放电电路(RTCT_Charge_Discharge)的拓扑结构图。
图3本发明提出的集成有高限比较器电路(Vmax_COMP)的拓扑结构图。
图4本发明提出的集成有低限比较器电路(Vmin_COMP)的拓扑结构图。
图5本发明提出的振荡器相关信号的时序图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
本发明提出的基于恒流源技术精确控制占空比振荡器的系统拓扑结构图如图1所示由4部分组成，充放电模块(RTCT_Charge_Discharge)、高限比较器(Vmax_COMP)、低限比较器(Vmin_COMP)、产生控制信号的数字模块(SR Latch)。具体实现过程为：电源VREF通过充电电阻RT给电容CT充电，当电容CT(即RTCT)上电压达到振荡器高限电压Vmax时，高限比较器翻转，经过数字模块，充放电的控制信号Ctrl翻转变为低电平；RTCT充放电模块的放电电路打开，开始放电，当电容CT上电压降低至低限电压Vmin时，低限比较器翻转，经过数字模块，Ctrl信号翻转变为高电平，RTCT充放电模块的放电电路关闭，开始充电，完成一个周期的充放电。
由图1可以列出其充电的节点电流微分方程式开始充电时RTCT上电压为Vmin，所以可以得到方程式为：
所以得到方程式为：
当充电完成时，RTCT端电压为Vmax，即
u(Ton)＝Vmax
所以就可以计算出充电时间的表达式为：
同理，列出其放电的节点电流微分方程式为：
开始放电时，RTCT端电压为Vmax，由此初始条件可得放电时RTCT端上电压随时间变化的方程式为：
放电完成时RTCT端上电压为Vmin，
u(Toff)＝Vmin
所以可以计算出放电时间的表达式：
放电电流为MN1工作于饱和区电流，其表达式为
由放电电流表达式可以看出通过确定MN1宽长比及其晶体管的并联数可以精确地确定振荡器的放电电流。充放电时间与电阻RT电容CT放电电流I有关，所以通过改变以上参数可以确定振荡频率及其占空比。
充放电电路和低限比较器是本发明振荡器系统的关键所在，下面结合具体电路详细分析该过程。
图2为RTCT充放电电路，V1是由VREF产生的分压，经过推挽输出钳位到MN1的栅极，当控制信号Ctrl为低电平时，MN2管的栅极电压为高电平，该管打开，两晶体管MN1、MN2漏极相当于虚拟地；此时与晶体管MN1连接的电容CT上电压值比较高，晶体管MN1源漏互换，工作于饱和区产生恒定的放电电流，电容CT开始放电；当Ctrl为高电平，MN2关断，电流源I3会将MN1的漏极被拉至高电平，MN1的源端(即CT上的电压)此时也变为低电平，MN1的栅源电压(V1和CT上电压差值)小于晶体管的阈值电压，该管也被关断，从而电容CT充电只由外部充电电阻RT和电容CT决定与内部放电电路无关。图3为振荡器的高限比较器，该比较器是由一个折叠式的cascode组成，当电容CT上电压大于Vmax端电压时，流过Q5的电流会减小，Q6的电流增大，所以流过Q9的电流增大，Q7的电流减小，结果使得流过MP4管的电流小于MN4管电流，因此MN2进入线性区，输出端为低电平，经过反向器最终的输出端Vmax_COMP变为高电平。图4为振荡器的低限比较器由电流模比较器结构组成，Vmin经PNP三极管抬升VBE后再经过电压跟随器到Q14的基极，当电容CT上电压(RTCT)等于Vmin时，Q14导通，输出端Vmin_COMP输出为高电平；该模块另一个作用是当RTCT电压低于放电最低值Vmin时，由于Q14导通，RTCT会迅速的抬升到Vmin防止电容上的电压被放过。数字模块主要由锁存器构成，当Vmax_COMP变为高电平时，经锁存器控制信号Ctrl变为低电平，控制放电恒流源的开关打开电容CT开始放电；当Vmin_COMP为高电平时，锁存器使得控制信号Ctrl变为高电平，控制放电恒流源的开关关闭电容CT开始充电。
图5所示为本发明振荡器的时序图，当充电电容上电压VCT大于Vmax时，Vmax_COMP为高电平，Ctrl变为低电平，RTCT_Charge_Discharge中的放电支路打开，电容CT通过恒流源向地开始放电；充电电容上电压VCT小于Vmin时，，Vmin_COMP为高电平，Ctrl变为高电平，RTCT_Charge_Discharge中的放电支路关闭，VREF通过电阻RT给电容CT充电；在电容CT放电过程中VREF仍然会给CT充电，但是由于放电电流比较大CT处于放电状态并且放电时间很短。表明该振荡器可以通过设定充放电电阻电容及放电电流确定充放电时间，从而可以精确地设置震荡频率和大占空比。
Claims (3)
1.一种具有高占空比特性的振荡器，包括充放电模块、高限比较器、低限比较器和RS锁存器；所述充放电模块由充放电电阻RT、电容CT和放电恒流源构成，充放电电阻RT和电容CT串联，充放电电阻RT接基准电压，电容CT接地，充放电电阻RT和电容CT的连接点接放电恒流源；高限比较器的负向输入端接高限比较电压，正向输入端接充放电电阻RT和电容CT的连接点，高限比较器的输出端接RS锁存器的R输入端；低限比较器的正向输入端接低限比较电压，负向输入端接充放电电阻RT和电容CT的连接点，低限比较器的输出端接RS锁存器的S输入端；RS锁存器输出控制信号，其中，高限比较器产生的信号作为充放电模块的控制信号，低限比较器产生的信号作为充放电模块控制信号的同时也作为振荡器的输出；
所述充放电模块还包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第一电流源I1、第二电流源I2、第三电流源I3、第一稳压管D1、第二稳压管D2、第一NMOS管MN1和第二NMOS管MN2；第一三极管Q1的基极接电源，其集电极接基准电压，其发射极接第一电流源I1的输入，第一电流源I1的输出接地；第二三极管Q2的发射极接第二电流源I2的输出，第二二极管的基极接电源，其集电极接地；第二电流源I2的输入接基准电压；第三三极管Q3的集电极接基准电压，其基极接第二电流源I2的输出，第三三极管Q3的发射极接第四三极管Q4的发射极，第四三极管Q4的基极接第一三极管Q1的发射极，第四三极管Q4的集电极接地；第一NMOS管MN1的栅极接第三三极管Q3发射极与第四三极管Q4发射极的连接点，第一NMOS管MN1的漏极 接第三电流源I3的输出，其源极接充放电电阻RT和电容CT的连接点；第三电流源I3的输入接基准电压；第二NMOS管MN2的漏极接第三电流源I3的输出，第二NMOS管MN2的栅极接控制信号，其源极接地；第一NMOS管MN1的栅极接第一稳压管D1的负极，第一稳压管D1的正极接地；第二NMOS管MN2的栅极接第二稳压管D2的负极，第二稳压管D2的正极接地。
2.根据权利要求1所述的一种具有高占空比特性的振荡器，其特征在于，所述高限比较器包括第四电流源I4、第五电流源I5、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三级管Q8、第九三极管Q9、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第三NMOS管MN3、第四NMOS管MN4、第一电阻R1、第二电阻R2和第三电阻R3；第五三极管Q5的基极接充放电电阻RT和电容CT的连接点，第五三极管Q5的发射极接第五电流源I5的输出，第五三极管Q5的集电极通过第三电阻R3后接地；第六三极管Q6的基极接高限比较电压，其发射极接第五电流源I5的输出，第六三极管Q6的集电极通过第二电阻R2后接地；第五电流源I5的输入接基准电压；第八三极管Q8的集电极和基极接第四电流源I4的输出，第八三极管Q8的发射极通过第一电阻R1后接地；第四电流源I4的输入接基准电压；第一PMOS管MP1的源极接基准电压，其栅极和漏极互连；第七三极管Q7的集电极接第一PMOS管MP1的漏极，第七三极管Q7的基极接第四电流源I4的输出，第七三极管Q7的发射极通过第二电阻R2后接地；第二PMOS管MP2的源极接基准电压，其栅极和漏极互连；第九三极管Q9的集电极接第二PMOS管MP2的漏极，第九三极管Q9的基极接第四电流源I4的输出，第九三极管Q9的发射极通过第三电阻R3后接地；第三PMOS管MP3的源极接基准电压，其栅极接第二PMOS管MP2的漏极；第四PMOS管MP4的源极接基准电压，其栅极接第一PMOS管MP1的漏极；第三NMOS管MN3的漏极接第三PMOS管MP3的漏极，第三NMOS管MN3的栅极和漏极互连，其源极接地；第四NMOS管MN4的栅极接第三PMOS管MP3的漏极，第四NMOS管MN4的源极接地；第四NMOS管MN4漏极与第四PMOS管MP4漏极的连接点为高限比较器的输出端。
3.根据权利要求2所述的一种具有高占空比特性的振荡器，其特征在于，所述低限比较器包括第十三极管Q10、第十一三极管Q11、第十二三极管Q12、第十三三极管Q13、第十四三极管Q14、第六电流源I6、第七电流源I7、第八电流源I8、第五PMOS管MP5、第六PMOS管MP6、第五NMOS管MN5、第六NMOS管MN6、第四电阻R4和第五电阻R5；第十三极管Q10的发射极接第六电流源I6的输出，第十三极管Q10的基极接低限比较电压，其集电极接地；第六电流源I6的输入接基准电压；第十一三极管Q11的集电极接基准电压，其基极接第六电流源I6的输出，第十一三极管Q11的发射极通过第四电阻R4后接地；第十二三极管Q12的集电极接第七电流源I7的输出，第十二三极管Q12的基极接第十三三极管Q13的发射极，第十二三极管Q12的发射极通过第四电阻R4后接地；第七电流源I7的输入接基准电压；第十三三极管Q13的集电极接基准电压，其基极接第七电流源I7的输出，第十三三极管Q13的发射极通过第五电阻R5后接地；第五PMOS管MP5的源极接基准电压，其栅极与漏极互连；第十四三极管Q14的集电极接第五PMOS管MP5的漏极，第十四三极管Q14的基极接第十三三极管Q13的发射极，第十四三极管Q14的发射极接充放电电阻RT和电容CT的连接点；第五NMOS管MN5的漏极接第八电流源I8的输出，第五NMOS管MN5的栅极与漏极互连，其源极接地；第八电流源I8的输入接基准电压；第六PMOS管MP6的源极接基准电压，其栅极接第五PMOS管MP5的漏极；第六NMOS管MN6的栅极接第八电流源I8的输出，第六NMOS管MN6的源极接地；第六NMOS管MN6漏极与第六PMOS管MP6漏极的连接点为低限比较器的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610431531.5A CN106067784B (zh) | 2016-06-16 | 2016-06-16 | 一种具有高占空比特性的振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610431531.5A CN106067784B (zh) | 2016-06-16 | 2016-06-16 | 一种具有高占空比特性的振荡器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106067784A CN106067784A (zh) | 2016-11-02 |
| CN106067784B true CN106067784B (zh) | 2018-09-21 |
Family
ID=57421337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610431531.5A Expired - Fee Related CN106067784B (zh) | 2016-06-16 | 2016-06-16 | 一种具有高占空比特性的振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106067784B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109286372B (zh) * | 2018-09-19 | 2021-04-02 | 电子科技大学 | 一种高精度的振荡器电路 |
| CN110620567B (zh) * | 2019-09-18 | 2021-11-09 | 中国电子科技集团公司第五十八研究所 | 一种基于偏置电流失调的迟滞振荡器电路 |
| CN113904663A (zh) * | 2021-08-24 | 2022-01-07 | 广东赛微微电子股份有限公司 | 一种延时电路以及芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102324912A (zh) * | 2011-08-13 | 2012-01-18 | 中科芯集成电路股份有限公司 | 电流控制振荡器 |
| CN103701411A (zh) * | 2013-12-13 | 2014-04-02 | 电子科技大学 | 一种具有温度和工艺自补偿特性的cmos松弛振荡器 |
| CN204271914U (zh) * | 2014-10-30 | 2015-04-15 | 武汉大学 | 一种具有高精度电流检测的同步整流降压转换器芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884679B2 (en) * | 2009-03-18 | 2011-02-08 | Nxp B.V. | Process, voltage, temperature compensated oscillator |
-
2016
- 2016-06-16 CN CN201610431531.5A patent/CN106067784B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102324912A (zh) * | 2011-08-13 | 2012-01-18 | 中科芯集成电路股份有限公司 | 电流控制振荡器 |
| CN103701411A (zh) * | 2013-12-13 | 2014-04-02 | 电子科技大学 | 一种具有温度和工艺自补偿特性的cmos松弛振荡器 |
| CN204271914U (zh) * | 2014-10-30 | 2015-04-15 | 武汉大学 | 一种具有高精度电流检测的同步整流降压转换器芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106067784A (zh) | 2016-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107707103B (zh) | 一种适用于buck变换器的分段斜坡补偿电路 | |
| CN102789257B (zh) | 低压差线性稳压器 | |
| CN111610812B (zh) | 一种带隙基准电源产生电路及集成电路 | |
| CN104238611A (zh) | 电流模带隙基准电流源 | |
| CN101916128B (zh) | 一种提高带隙基准源输出电源抑制比的方法及相应的电路 | |
| CN108599728A (zh) | 一种具有限流和钳位功能的误差放大器 | |
| CN104868880B (zh) | 时钟信号发生电路 | |
| WO2023130499A1 (zh) | 一种带隙基准电路 | |
| CN103412595A (zh) | 一种基于ptat电流的低电源依赖性带隙基准电压电路设计 | |
| CN106067784B (zh) | 一种具有高占空比特性的振荡器 | |
| CN105099159B (zh) | 一种用于dc‑dc变换器的快速启动电路 | |
| CN109995363A (zh) | 一种自偏置结构的环形压控振荡器 | |
| CN103346784A (zh) | 一种用于锁相环的匹配型电荷泵电路 | |
| CN112202427B (zh) | 一种翻转点可调的比较器 | |
| CN104796123B (zh) | 在翻转点进行性能提升的非恒定偏置低功耗连续时间比较器 | |
| CN106936304B (zh) | 一种适用于推挽输出级ldo的电流限制电路 | |
| CN104811189A (zh) | 一种电荷泵锁相环中的电荷泵电路 | |
| CN107992144B (zh) | 带隙基准源的启动电路 | |
| CN208782784U (zh) | 张弛振荡器 | |
| CN114204805A (zh) | 用于高压Buck变换器的电源轨电路 | |
| CN204517773U (zh) | 一种单端输入迟滞比较电路 | |
| CN113839649A (zh) | 张弛振荡器、集成电路和电子设备 | |
| CN110166029B (zh) | 一种迟滞比较器电路 | |
| CN108390550A (zh) | 一种控制导通时间的调整电路 | |
| CN117453001A (zh) | 一种新型高精度带隙基准源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180921 Termination date: 20210616 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |