[go: up one dir, main page]

CN106067472A - 薄膜晶体管阵列基底 - Google Patents

薄膜晶体管阵列基底 Download PDF

Info

Publication number
CN106067472A
CN106067472A CN201610232311.XA CN201610232311A CN106067472A CN 106067472 A CN106067472 A CN 106067472A CN 201610232311 A CN201610232311 A CN 201610232311A CN 106067472 A CN106067472 A CN 106067472A
Authority
CN
China
Prior art keywords
gate
array substrate
thin film
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610232311.XA
Other languages
English (en)
Other versions
CN106067472B (zh
Inventor
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106067472A publication Critical patent/CN106067472A/zh
Application granted granted Critical
Publication of CN106067472B publication Critical patent/CN106067472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)

Abstract

提供了一种薄膜晶体管(TFT)阵列基底，该薄膜晶体管(TFT)阵列基底包括：基底；栅极下台阶层，设置在基底上；栅电极，设置在栅极下台阶层上；半导体层，形成在栅电极之上；蚀刻停止件，设置在半导体层上。栅极下台阶层形成在栅电极下方并具有比栅电极的宽度大的宽度。

Description

薄膜晶体管阵列基底
本申请要求于2015年4月20日提交的第10-2015-0055346号韩国专利申请的优先权，通过引用将该韩国专利申请的公开内容全部包含于此。
技术领域
发明构思的示例性实施例涉及一种薄膜晶体管(TFT)阵列基底和一种包括该薄膜晶体管(TFT)阵列基底的有机发光显示器。
背景技术
有机发光显示器包括空穴注入电极、电子注入电极和形成在空穴注入电极与电子注入电极之间的包括有机发射层的有机发光器件(OLED)。有机发光显示器是自发射显示器，当从空穴注入电极注入的空穴和从电子注入电极注入的电子在有机发射层中彼此结合时产生的激子从激发态改变至基态时，该显示器产生光。
自发射有机发光显示器不需要另外的光源，因此可以用低电压运行并可以具有轻薄的设计。此外，有机发光显示器具有诸如宽视角、高对比度和快响应时间的优异的特性。
发明内容
根据发明构思的示例性实施例，薄膜晶体管(TFT)阵列基底包括：基底；栅极下台阶层，设置在基底上；栅电极，设置在栅极下台阶层上；半导体层，形成在栅电极之上；蚀刻停止件，设置在半导体层上。栅极下台阶层形成在栅电极下方并具有比栅电极的宽度大的宽度。
在示例性实施例中，蚀刻停止件具有大约等于或大于栅极下台阶层的宽度的宽度。
在示例性实施例中，蚀刻停止件的端部形成在与栅极下台阶层的端部对应的位置，蚀刻停止件的端部覆盖栅电极和栅极下台阶层的台阶部。
在示例性实施例中，TFT阵列基底还包括设置在蚀刻停止件之上的源电极和漏电极。源电极和漏电极形成在与栅极下台阶层的端部对应的位置。
在示例性实施例中，TFT阵列基底还包括形成在源电极和漏电极之上并覆盖基底的整个表面的通路层。
在示例性实施例中，通路层包括至少部分地暴露源电极和漏电极的接触孔。通路层和接触孔是使用一个掩模形成的。
在示例性实施例中，TFT阵列基底还包括设置在蚀刻停止件之上的源电极和漏电极。源电极与漏电极之间的距离与栅极下台阶层的宽度对应。
在示例性实施例中，TFT阵列基底还包括形成在源电极和漏电极之上并覆盖基底的整个表面的通路层。
在示例性实施例中，通路层还包括至少部分地暴露源电极和漏电极的接触孔。通路层和接触孔是使用一个掩模形成的。
在示例性实施例中，TFT阵列基底还包括设置在栅电极与半导体层之间的栅极绝缘膜。
根据发明构思的示例性实施例，薄膜晶体管(TFT)阵列基底包括：基底；栅极下台阶层，设置在基底上；栅电极，设置在栅极下台阶层上；氧化物半导体层，形成在栅电极之上；蚀刻停止件，设置在氧化物半导体层上。蚀刻停止件具有大约等于或大于栅极下台阶层的宽度的宽度。
在示例性实施例中，栅极下台阶层设置在栅电极下方，栅极下台阶层的宽度大约等于或大于栅电极的宽度。
在示例性实施例中，TFT阵列基底还包括设置在蚀刻停止件之上的源电极和漏电极以及形成在源电极和漏电极之上并覆盖基底的整个表面的通路层。
在示例性实施例中，通路层包括至少部分地暴露源电极和漏电极的接触孔，通路层和接触孔是使用一个掩模形成的。
在示例性实施例中，TFT阵列基底还包括设置在蚀刻停止件之上的源电极和漏电极。源电极和漏电极形成在与栅极下台阶层的端部对应的位置。
在示例性实施例中，TFT阵列基底还包括形成在源电极和漏电极之上并覆盖基底的整个表面的通路层。
在示例性实施例中，通路层包括至少部分地暴露源电极和漏电极的接触孔，通路层和接触孔是使用一个掩模形成的。
在示例性实施例中，TFT阵列基底还包括设置在蚀刻停止件之上的源电极和漏电极。源电极与漏电极之间的距离与栅极下台阶层的宽度对应。
根据发明构思的示例性实施例，薄膜晶体管(TFT)阵列基底包括：基底；栅极下台阶层，设置在基底上；栅电极，设置在栅极下台阶层上；氧化物半导体层，形成在栅电极之上；蚀刻停止件，设置在氧化物半导体层上。蚀刻停止件的端部形成在与栅极下台阶层的端部对应的位置，蚀刻停止件的端部覆盖栅极下台阶层和栅电极的台阶部。
附图说明
通过参照附图详细地描述其示例性实施例，上述和其他的特征将变得更清楚，其中：
图1是根据发明构思的示例性实施例的薄膜晶体管(TFT)阵列基底的剖视图。
图2A至图2D是示出形成根据发明构思的示例性实施例的TFT阵列基底中的通路层和接触孔的工艺的剖视图。
图3是根据发明构思的示例性实施例的有机发光显示器的平面图。
图4是图3的根据发明构思的示例性实施例的有机发光显示器的剖视图。
具体实施方式
在下文中将参照附图更充分地描述本发明构思的示例性实施例。在图中，为了清晰起见，可夸大层和区域的尺寸和相对尺寸。同样的附图标记可以在附图中始终表示同样的元件。
将理解的是，虽然在这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受限于这些术语。这些术语仅用来将一个元件与另一元件区分开来。因此，示例性实施例中的“第一”元件可以在另一示例性实施例中被描述为“第二”元件。
将理解的是，当诸如膜、区域、层或元件的组件被称为“在”另一组件“上”、“连接到”另一组件、“结合到”另一组件或“与”另一组件“相邻”时，该组件可以直接在所述另一组件上、直接连接到所述另一组件、直接结合到所述另一组件或与所述另一组件直接相邻，或者可以存在中间组件。还将理解的是，当组件被称为“在”两个组件“之间”时，该组件可以是这两个组件之间的唯一组件，或者也可以存在一个或更多个中间组件。还将理解的是，当组件被称为“覆盖”另一组件时，该组件可以是覆盖所述另一组件的唯一组件，或者一个或更多个中间组件也可以覆盖所述另一组件。
当可以不同地实施某个实施例时，可以与描述的顺序不同地执行具体的工艺顺序。例如，可以基本同时执行或按与描述的顺序相反的顺序执行两个连续描述的工艺。
如在这里使用的，术语“和/或”包括相关列出项中的一个或更多个的任意和全部组合。
在这里，当两个或更多个元件或数值被描述为彼此基本相同或等同时，将理解的是，所述元件或数值彼此相同、彼此无法区分或者彼此可区分但是功能彼此相同，如本领域的普通技术人员将理解的。此外，当工艺被描述为基本同时执行时，将理解的是，可以完全同时执行所述工艺或者大约同时执行所述工艺，如本领域的普通技术人员将理解的。
为了易于描述，在这里可以使用诸如“在…之下”、“在…下方”、“下”、“在…下面”、“在…上方”、“上”等的空间相对术语来描述如在图中所示出的一个元件或特征与其他元件或特征之间的关系。将理解的是，空间相对术语意图包括除了在图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果翻转图中的装置，那么描述为“在”其他元件或特征“下方”、“之下”或“下面”的元件将随后定位为“在”其他元件或特征“上方”。因此，示例性术语“在…下方”和“在…下面”可以包括“在…上方”和“在…下方”两种方位。另外，还将理解的是，当层被称为“在”两层“之间”时，该层可以是所述两层之间的唯一层，或者也可以存在一个或更多个中间层。
图1是根据发明构思的示例性实施例的薄膜晶体管(TFT)阵列基底的剖视图。
参照图1，根据示例性实施例的TFT阵列基底可以包括基底100以及在基底100上设置的栅极下台阶层110、栅电极G、半导体层130和蚀刻停止件150。
基底100可以由诸如例如玻璃的透明材料形成。然而，基底100不限于此。
栅极下台阶层110可以设置在基底100之上以位于栅电极G下面。例如，栅极下台阶层110可以设置在基底100与栅电极G之间。如图1所示，根据示例性实施例，栅极下台阶层110可以形成为具有比栅电极G的宽度大的宽度。栅极下台阶层110可以包括诸如Ti的金属、诸如ITO的透明导电膜或非晶硅。
栅极下台阶层110可以防止差的台阶覆盖(step coverage)。例如，在没有栅极下台阶层110的情况下，可能会出现差的台阶覆盖。即，当只有栅电极G形成在基底100之上而没有栅极下台阶层110时，可能会出现差的台阶覆盖。
例如，当只有栅电极G形成时，会在基底100与栅电极G的两端之间形成大的台阶部。例如，当只有栅电极G形成时，栅电极G的从栅电极G的上表面向下朝向基底100延伸的侧面会是大的。该大的台阶部会随着堆叠增加而增大，从而导致差的台阶覆盖。
在根据发明构思的示例性实施例的TFT阵列基底中，因为栅极下台阶层110(例如，一个台阶部)形成在栅电极G下面，并且因为栅极下台阶层110(例如，一个台阶部)还形成在基底100与栅电极G的两端之间，所以可以减小作为整体的台阶部和差的台阶覆盖。
栅电极G的材料可以包括从例如钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一种金属。然而，栅电极G的材料不限于此。
栅极绝缘膜GI可以形成在栅电极G之上，并且可以形成为与基底100的整个表面对应。即，栅极绝缘膜GI可以覆盖整个基底100。栅极绝缘膜GI可以形成为具有由诸如例如氧化硅或氮化硅的无机材料形成的多层或单层结构。然而，栅极绝缘膜GI不限于此。栅极绝缘膜GI可以使栅电极G与可以设置在栅极绝缘膜GI之上的半导体层130绝缘。
在示例性实施例中，半导体层130包括透明导电氧化物。透明导电氧化物可以包括例如从镓(Ga)、铟(In)、锌(Zn)、铪(Hf)和锡(Sn)中选择的至少一种元素。例如，透明导电氧化物可以从InGaZnO、ZnSnO、InZnO、InGaO、ZnO、TiO和氧化铪铟锌(HIZO)中选择。然而，发明构思的示例性实施例不限于此。因为包括硅层的TFT通常使用高温工艺形成并且经历结晶工艺，所以随着TFT的尺寸增大，在结晶工艺过程中均匀性会降低，从而难以增大TFT的尺寸。
然而，因为包括透明导电氧化物的氧化物半导体TFT具有优异的器件特性并且可以使用低温工艺形成，所以氧化物半导体TFT可以用于平板显示器的背板。此外，因为氧化物半导体TFT在可视区域中是透明的并且是柔性的，所以氧化物半导体TFT可以应用于透明显示器或柔性显示器。
如图1所示，蚀刻停止件150可以形成在半导体层130之上。蚀刻停止件150可以形成在栅电极G与设置在蚀刻停止件150之上的源电极S和/或漏电极D之间，并可以保护半导体层130。
例如，当如上描述半导体层130由氧化物形成时，为了保证高稳定性，TFT阵列基底可以包括蚀刻停止件150以保护顶表面免受蚀刻溶液的影响。可以形成蚀刻停止件150，以保护半导体层130免受通过源电极S与漏电极D之间的间隙引入的蚀刻溶液的影响。
在根据示例性实施例的TFT阵列基底中，蚀刻停止件150可以形成为具有与栅极下台阶层110的宽度对应的宽度。即，可以形成蚀刻停止件150，使得蚀刻停止件150的两端延伸到与栅极下台阶层110的两端对应的位置。例如，蚀刻停止件150的端部可以与栅极下台阶层110的端部对齐。在根据示例性实施例的TFT阵列基底中，蚀刻停止件150可具有大约等于或大于栅极下台阶层110的宽度的宽度。
因为蚀刻停止件150形成为延伸到半导体层130的台阶部，所以其中形成有两个绝缘层的结构可以形成在栅电极G与源电极S和漏电极D之间。
即，因为栅极绝缘膜GI和蚀刻停止件150作为两个绝缘层设置在栅电极G与源电极S和漏电极D之间，所以可以减小栅电极G与源电极S和漏电极D之间的寄生电容。结果，可以减小栅极布线和数据布线中的布线负载，从而带来高的图像质量。
如上所述，蚀刻停止件150可以形成为覆盖栅电极G和栅极下台阶层110形成的全部台阶部。
在对比示例中，蚀刻停止件形成为具有与栅电极G的宽度对应的宽度。在这种情况下，为了不暴露半导体层130，减小源电极S与漏电极D之间的距离。
在这种情况下，源电极S和漏电极D形成为彼此接近。结果，叠置部分会形成在源电极S和漏电极D与栅电极G之间，在该叠置部分中会出现晶体管的寄生电容，从而导致耦合。
然而，在根据发明构思的示例性实施例的TFT阵列基底中，因为蚀刻停止件150形成为具有与栅极下台阶层110的宽度对应的宽度，所以源电极S和漏电极D可以形成为在其间具有预定的距离，而不损坏半导体层130。
即，在示例性实施例中，因为蚀刻停止件150可以覆盖栅电极G和栅极下台阶层110的全部台阶部，所以可以减小寄生电容。
因为如上所述蚀刻停止件150形成为覆盖栅极下台阶层110的全部台阶部，所以源电极S和漏电极D可以形成为在其间具有预定的距离。
例如，源电极S与漏电极D之间的距离可以保持为与栅极下台阶层110的宽度对应。即，源电极S和漏电极D可以形成在与栅极下台阶层110的两端对应的位置(例如，源电极S和漏电极D可以与栅极下台阶层110的端部基本对齐)。例如，源电极S与漏电极D之间的距离可以大约等于栅极下台阶层110的宽度。
在TFT阵列基底的对比示例中，因为没有形成栅极下台阶层110，所以当源电极S和漏电极D形成为在其间具有预定的距离时，形成偏移区域(offsetarea)。
然而，在根据发明构思的示例性实施例的TFT阵列基底中，因为栅极下台阶层110形成在栅电极G下面，并且源电极S和漏电极D形成为具有与栅极下台阶层110的宽度对应的距离，所以源电极S和漏电极D可以形成为在其间具有大的距离，而不形成偏移区域，从而减小寄生电容。
通路层170可以形成在蚀刻停止件150以及源电极S和漏电极D之上以与基底100的整个表面对应。即，通路层170可以覆盖整个基底100。
通路层170可以由无机材料或有机材料形成。通路层170可以由例如从丙烯酰类树脂、环氧树脂、酚树脂、聚酰胺类树脂、聚酰亚胺类树脂、不饱和聚酯类树脂、聚亚苯基类树脂、聚苯硫醚类树脂和苯并环丁烯(BCB)中选择的至少一种材料形成。然而，发明构思的示例性实施例不限于此。
如图1所示，接触孔CNT可以形成在通路层170中。
源电极S和/或漏电极D可以通过接触孔CNT暴露。源电极S和漏电极D中的一个可以通过接触孔CNT连接到像素电极191。
在根据示例性实施例的TFT阵列基底中，通路层170和接触孔CNT可以使用一个掩模而不是多个掩模来形成。
因此，如下面进一步描述的，TFT阵列基底可以通过使用比用于形成对比示例中的TFT阵列基底的掩模少的掩模形成。
通过接触孔CNT连接到源电极S和漏电极D中的任一个的像素电极191可以形成在通路层170之上。
像素电极191可以包括半透明金属层191b、形成在半透明金属层191b之上的第一透明导电氧化物层191a和形成在半透明金属层191b之下的第二透明导电氧化物层191c。
半透明金属层191b可以由例如银(Ag)或Ag合金形成。因为半透明金属层191b与可以是反射电极的对电极195(见图4)一起形成微腔结构，所以可以提高包括根据发明构思的示例性实施例的TFT阵列基底的有机发光显示器的发光效率。
第一透明导电氧化物层191a和第二透明导电氧化物层191c中的每个可以包括例如从氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中选择的至少一种。然而，发明构思的示例性实施例不限于此。第二透明导电氧化物层191c可以增大通路层170与半透明金属层191b之间的粘合力，第一透明导电氧化物层191a可以用作保护半透明金属层191b的屏障层。
图2A至图2D是示出形成根据发明构思的示例性实施例的TFT阵列基底中的通路层170和接触孔CNT的工艺的剖视图。
根据示例性实施例，可以使用一个掩模通过金属掩蔽(metal masking)形成通路层170和接触孔CNT。然而，形成通路层170和接触孔CNT的方法不限于此。例如，可以使用一个掩模通过多重PR工艺形成通路层170和接触孔CNT。
如图2A至图2D所示，在根据示例性实施例的TFT阵列基底中，可以使用一个掩模通过金属掩蔽形成通路层170和接触孔CNT。
参照图2A，首先，可以在基底100的整个表面之上形成通路层170以覆盖源电极S和/或漏电极D。
接着，参照图2B，可以另外地在通路层170之上沉积金属层180，以允许在后续的蚀刻工艺中同时地蚀刻通路层170和栅极绝缘膜GI。
接着，参照图2C，使用一个掩模(例如光刻胶掩模PR)执行曝光。如2D所示，可以同时蚀刻通路层170和栅极绝缘膜GI以形成接触孔CNT。即，可以基本同时地蚀刻通路层170和栅极绝缘膜GI以形成接触孔CNT。
此外，可以在后续工艺中去除金属层180。
因此，根据发明构思的示例性实施例，可以使用一个掩模形成TFT阵列基底中的通路层170和接触孔CNT，从而减少制造时间和成本。
根据发明构思的示例性实施例，形成TFT阵列基底的方法包括：形成基底100，在基底100上形成栅极下台阶层110，在栅极下台阶层110上形成栅电极G，在栅电极G之上形成半导体层130和在半导体层130上形成蚀刻停止件150。如上所述，栅极下台阶层110形成在栅电极G下面并具有比栅电极G的宽度大的宽度。该方法还可以包括：在蚀刻停止件150之上与栅极下台阶层110的端部对应的位置形成源电极S和漏电极D，在源电极S和漏电极D之上形成通路层170和形成至少部分地暴露源电极S和漏电极D的接触孔CNT。如上所述，可以使用一个掩模形成通路层170和接触孔CNT，通路层170覆盖基底100的整个表面。
图3是根据发明构思的示例性实施例的有机发光显示器1000的平面图。图4是图3的根据发明构思的示例性实施例的有机发光显示器1000的剖视图。在图3和图4中，用同样的附图标记表示之前参照图1至图2D描述的元件，为了便于描述，在这里可以省略其重复的解释。
如图3所示，有机发光显示器1000可以分成其中显示图像的显示区域DA和围绕显示区域DA的其中不显示图像的非显示区域。非显示区域包括密封区域SA和垫(pad，或称为“焊盘”)区域PA。
密封基底和/或密封材料可以设置在密封区域SA中并且可以围绕显示区域DA。然而，发明构思的示例性实施例不限于此。例如，根据示例性实施例，可以使用其中密封基底和/或密封材料密封显示区域DA的任何构造。
密封基底可以是例如薄膜包封基底。在这种情况下，可以省略密封材料。密封基底可以防止外部潮气或空气渗入设置在基底100上的OLED和多个TFT。还可以按照要求在密封基底上设置偏振膜或滤色器。
密封材料可以是诸如例如玻璃料(frit)的无机材料。然而，发明构思的示例性实施例不限于此。例如，密封材料可以是环氧树脂。密封材料可以使用分配器(dispenser)或丝网印刷来涂覆。玻璃料可以指用于形成玻璃的处于粉末态的原材料，或者可以包括通过向诸如SiO2的主材料添加激光或红外吸收剂、有机粘合剂或者用于减小热膨胀系数的填料获得的处于糊态的材料。随着有机粘合剂和潮气在干燥或烧结过程中被去除，处于糊态的玻璃料可以固化。激光或红外吸收剂可以包括过渡金属化合物。可以使用激光束作为用于固化密封材料并将基底100附着到密封基底的热源。还可以在密封材料的下面设置在使用激光束进行固化过程中帮助吸收激光束的光吸收层。光吸收层可以由具有高传热系数的传导材料形成。
垫区域PA是指其中安装有驱动设置在显示区域DA中的像素的各种构件和其他模块的区域。
OLED设置在显示区域DA中的基底100上。OLED包括像素电极191、包括有机发射层的中间层193和对电极195。有机发光显示器1000还可以包括像素限定膜200和间隔物210。
像素电极191可以通过填充通路层170的接触孔CNT电连接到源电极S或漏电极D。
然而，本发明构思的示例性实施例不限于此。例如，在示例性实施例中，可以设置接触金属，源电极S或漏电极D可以接触该接触金属，像素电极191可以电连接到该接触金属。
像素电极191和/或对电极195可以是例如透明电极或反射电极。当像素电极191和/或对电极195是透明电极时，像素电极191和/或对电极195可以由例如ITO、IZO、ZnO或In2O3形成。当像素电极191和/或对电极195是反射电极时，像素电极191和/或对电极195可以包括例如由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其混合物形成的反射膜和由ITO、IZO、ZnO或In2O3形成的透明膜。在示例性实施例中，像素电极191和/或对电极195可以具有ITO/Ag/ITO的结构。
像素限定膜200可以限定像素区域和非像素区域。像素限定膜200可以包括像素电极191通过其暴露的开口200a，并可以形成为完全地覆盖基底100。中间层193可以形成在开口200a中，开口200a可以基本上占据像素区域。
像素电极191、中间层193和对电极195组成OLED。从OLED的像素电极191和对电极195注入的空穴和电子在中间层193的有机发射层中彼此结合以产生光。
在示例性实施例中，中间层193可以仅包括有机发射层。可选择地，中间层193可以包括有机发射层并且还可以包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一个。然而，发明构思的示例性实施例不限于此。例如，中间层193可以包括有机发射层并且还可以包括其他各种功能层。
对电极195形成在中间层193上。对电极195可以与像素电极191形成电场并且可以帮助光从中间层193发射。像素电极191可以对于每个像素被图案化，对电极195可以形成为使得共电压施加到所有像素。对电极195也可以称为共电极195。
像素电极191和对电极195中的每个可以是例如透明电极或反射电极。像素电极191可以用作阳极而对电极195可以用作阴极。然而，本发明构思的示例性实施例不限于此。例如，像素电极191可以用作阴极而对电极195可以用作阳极。
虽然在图4中仅示出一个OLED，但是显示面板可以包括多个OLED。例如，对于OLED中的每个，可以形成一个像素，每个像素可以发射红光、绿光、蓝光或白光。
然而，本发明构思的示例性实施例不限于此。例如，中间层193可以公共地形成在像素电极191之上，而与像素的位置无关。在这种情况下，有机发射层可以通过竖直地堆叠或组合包括发射例如红光、绿光和蓝光的发光材料的层来形成。也可以使用能发射白光的其他组合。此外，根据示例性实施例，还可以设置将发射的白光转换成预定颜色的光的颜色转换层或滤色器。
保护层可以设置在对电极195上，并可以覆盖和保护OLED。保护层可以是例如无机绝缘膜和/或有机绝缘膜。
间隔物210可以设置在显示区域DA中的像素区域之间。间隔物210可以保持基底100与密封基底之间的距离，并且可以防止显示特性由于外部冲击而劣化。
间隔物210可以设置在像素限定膜200上。间隔物210可以从像素限定膜200朝向密封基底突出。
在示例性实施例中，间隔物210可以由与像素限定膜200相同的材料通过使用与像素限定膜200的工艺相同的工艺形成。即，可以通过使用半色调掩模的曝光工艺，通过调整光的量在基本上同一时间同时地形成像素限定膜200和间隔物210。然而，本发明构思的示例性实施例不限于此。例如，在示例性实施例中，像素限定膜200和间隔物210可以顺序地或单独地形成，因此可以是使用不同的材料形成的独立结构。
如上所述，在根据本发明构思的示例性实施例的有机发光显示器1000中，因为栅极下台阶层110形成在栅电极G之下，栅电极G的台阶部被减小，所以可以防止/减少差的台阶覆盖。另外，因为蚀刻停止件150延伸为覆盖栅极下台阶层110的两端，所以可以减小布线负载并可以减小寄生电容/使寄生电容最小化。另外，因为使用一个掩模形成通路层170和接触孔CNT，所以可以减少掩模工艺的数量，因此减少制造有机发光显示器所涉及的时间和成本。
根据发明构思的示例性实施例，因为形成栅极下台阶层，所以可以防止由于台阶部而出现的差的台阶覆盖。
此外，因为蚀刻停止件延伸为具有与栅极下台阶层的宽度对应的宽度，所以可以减小布线负载。
虽然已经参照其示例性实施例具体地示出并描述了本发明构思，但是本领域的普通技术人员将理解的是，在不脱离本发明构思的如权利要求所限定的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (18)

1.一种薄膜晶体管阵列基底，所述薄膜晶体管阵列基底包括：
基底；
栅极下台阶层，设置在所述基底上；
栅电极，设置在所述栅极下台阶层上；
半导体层，形成在所述栅电极之上；以及
蚀刻停止件，设置在所述半导体层上，
其中，所述栅极下台阶层形成在所述栅电极下方并具有比所述栅电极的宽度大的宽度。
2.如权利要求1所述的薄膜晶体管阵列基底，其中，所述蚀刻停止件具有等于或大于所述栅极下台阶层的所述宽度的宽度。
3.如权利要求1所述的薄膜晶体管阵列基底，其中，所述蚀刻停止件的端部形成在与所述栅极下台阶层的端部对应的位置，所述蚀刻停止件的所述端部覆盖所述栅电极和所述栅极下台阶层的台阶部。
4.如权利要求1所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
源电极和漏电极，设置在所述蚀刻停止件之上，
其中，所述源电极和所述漏电极形成在与所述栅极下台阶层的端部对应的位置。
5.如权利要求4所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
通路层，形成在所述源电极和所述漏电极之上并覆盖所述基底的整个表面。
6.如权利要求5所述的薄膜晶体管阵列基底，其中，所述通路层包括：
接触孔，至少部分地暴露所述源电极和所述漏电极，
其中，所述通路层和所述接触孔是使用一个掩模形成的。
7.如权利要求1所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
源电极和漏电极，设置在所述蚀刻停止件之上，其中，所述源电极与所述漏电极之间的距离与所述栅极下台阶层的所述宽度对应。
8.如权利要求7所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
通路层，形成在所述源电极和所述漏电极之上并覆盖所述基底的整个表面。
9.如权利要求8所述的薄膜晶体管阵列基底，其中，所述通路层包括：
接触孔，至少部分地暴露所述源电极和所述漏电极，
其中，所述通路层和所述接触孔是使用一个掩模形成的。
10.如权利要求1所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
栅极绝缘膜，设置在所述栅电极与所述半导体层之间。
11.一种薄膜晶体管阵列基底，所述薄膜晶体管阵列基底包括：
基底；
栅极下台阶层，设置在所述基底上；
栅电极，设置在所述栅极下台阶层上；
氧化物半导体层，形成在所述栅电极之上；以及
蚀刻停止件，设置在所述氧化物半导体层上，
其中，所述蚀刻停止件具有等于或大于所述栅极下台阶层的宽度的宽度。
12.如权利要求11所述的薄膜晶体管阵列基底，其中，所述栅极下台阶层设置在所述栅电极下方，所述栅极下台阶层的所述宽度等于或大于所述栅电极的宽度。
13.如权利要求12所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
源电极和漏电极，设置在所述蚀刻停止件之上；以及
通路层，形成在所述源电极和所述漏电极之上并覆盖所述基底的整个表面。
14.如权利要求13所述的薄膜晶体管阵列基底，其中，所述通路层包括至少部分地暴露所述源电极和所述漏电极的接触孔，所述通路层和所述接触孔是使用一个掩模形成的。
15.如权利要求11所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
源电极和漏电极，设置在所述蚀刻停止件之上，
其中，所述源电极和所述漏电极形成在与所述栅极下台阶层的端部对应的位置。
16.如权利要求15所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
通路层，形成在所述源电极和所述漏电极之上并覆盖所述基底的整个表面。
17.如权利要求16所述的薄膜晶体管阵列基底，其中，所述通路层包括至少部分地暴露所述源电极和所述漏电极的接触孔，所述通路层和所述接触孔是使用一个掩模形成的。
18.如权利要求11所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
源电极和漏电极，设置在所述蚀刻停止件之上，
其中，所述源电极与所述漏电极之间的距离与所述栅极下台阶层的所述宽度对应。
CN201610232311.XA 2015-04-20 2016-04-14 薄膜晶体管阵列基底 Active CN106067472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150055346A KR102427675B1 (ko) 2015-04-20 2015-04-20 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
KR10-2015-0055346 2015-04-20

Publications (2)

Publication Number Publication Date
CN106067472A true CN106067472A (zh) 2016-11-02
CN106067472B CN106067472B (zh) 2022-02-08

Family

ID=57128951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610232311.XA Active CN106067472B (zh) 2015-04-20 2016-04-14 薄膜晶体管阵列基底

Country Status (3)

Country Link
US (1) US9805975B2 (zh)
KR (1) KR102427675B1 (zh)
CN (1) CN106067472B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725238A (zh) * 2019-03-19 2020-09-29 群创光电股份有限公司 工作模块

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022519A (ko) 2020-08-18 2022-02-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN113540387B (zh) * 2021-07-15 2024-05-24 昆山梦显电子科技有限公司 一种微显示器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156986A (en) * 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
US5905274A (en) * 1997-03-04 1999-05-18 L.G. Electronics, Inc. Thin-film transistor and method of making same
US20110073863A1 (en) * 2009-09-28 2011-03-31 Hitachi Displays, Ltd. Organic light emitting diode display
CN102969338A (zh) * 2011-08-31 2013-03-13 株式会社日本显示器东 显示装置及显示装置的制造方法
CN103189970A (zh) * 2011-10-28 2013-07-03 松下电器产业株式会社 薄膜半导体装置以及薄膜半导体装置的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
US6331680B1 (en) * 1996-08-07 2001-12-18 Visteon Global Technologies, Inc. Multilayer electrical interconnection device and method of making same
JPH11111994A (ja) * 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101026808B1 (ko) 2004-04-30 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR101886861B1 (ko) 2011-12-14 2018-08-09 엘지디스플레이 주식회사 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법
KR101960371B1 (ko) 2012-02-29 2019-03-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101444777B1 (ko) 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR102044971B1 (ko) 2013-02-12 2019-11-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN103474471B (zh) * 2013-08-29 2016-05-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156986A (en) * 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
US5905274A (en) * 1997-03-04 1999-05-18 L.G. Electronics, Inc. Thin-film transistor and method of making same
US20110073863A1 (en) * 2009-09-28 2011-03-31 Hitachi Displays, Ltd. Organic light emitting diode display
CN102969338A (zh) * 2011-08-31 2013-03-13 株式会社日本显示器东 显示装置及显示装置的制造方法
CN103189970A (zh) * 2011-10-28 2013-07-03 松下电器产业株式会社 薄膜半导体装置以及薄膜半导体装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725238A (zh) * 2019-03-19 2020-09-29 群创光电股份有限公司 工作模块
CN111725238B (zh) * 2019-03-19 2023-08-15 群创光电股份有限公司 具有晶体管元件的工作模块

Also Published As

Publication number Publication date
KR20160124979A (ko) 2016-10-31
US20160307980A1 (en) 2016-10-20
KR102427675B1 (ko) 2022-08-02
US9805975B2 (en) 2017-10-31
CN106067472B (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
US10937838B2 (en) Organic light emitting display device
JP6084781B2 (ja) 有機発光表示装置及びその製造方法
US9236419B2 (en) Organic light emitting display device having electrodes of subpixels with different thicknesses and method of manufacturing the same
KR102315094B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
KR102117109B1 (ko) 유기 발광 표시 장치
EP2500946B1 (en) Organic light-emitting display and method of manufacturing the same
CN102931210B (zh) 显示装置及其制造方法
US10535722B2 (en) Organic light-emitting display apparatus having a pixel electrode and pixel-defining film and method of manufacturing the same
EP3021363B1 (en) Organic light-emitting diode display having high aperture ratio and method for manufacturing the same
KR102101362B1 (ko) 유기 발광 표시 장치
CN108172597A (zh) 有机发光二极管显示器及其制造方法
US9941341B2 (en) Transparent display apparatus
CN104282717A (zh) 有机发光显示装置及其制造方法
TWI596755B (zh) 有機發光二極體顯示器及其製造方法
EP3316312B1 (en) Display device having emitting areas
CN106067472B (zh) 薄膜晶体管阵列基底
CN110993642A (zh) 显示面板及其制备方法
CN105304672B (zh) 有机发光二极管显示装置及其制造方法
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
US11889724B2 (en) Display device including a sealing area overlapping transfer wirings
KR102355605B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20150059196A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102294170B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102109661B1 (ko) 유기발광다이오드 표시장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant