[go: up one dir, main page]

CN106057743B - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN106057743B
CN106057743B CN201610237132.5A CN201610237132A CN106057743B CN 106057743 B CN106057743 B CN 106057743B CN 201610237132 A CN201610237132 A CN 201610237132A CN 106057743 B CN106057743 B CN 106057743B
Authority
CN
China
Prior art keywords
base plate
liner
shell
power semiconductor
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610237132.5A
Other languages
English (en)
Other versions
CN106057743A (zh
Inventor
木村义孝
米山玲
后藤亮
山下秋彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106057743A publication Critical patent/CN106057743A/zh
Application granted granted Critical
Publication of CN106057743B publication Critical patent/CN106057743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

目的在于提供能够针对不同大小的基座板共用壳体,基座板的稳定性高的功率半导体模块。本发明的功率半导体模块具有:基座板(2);绝缘基板(3),其配置在基座板(2)的第1主面(2A)之上;半导体芯片(4),其配置在绝缘基板(3)之上;壳体(1),除了基座板(2)的与第1主面(2A)相对的第2主面(2B)之外,该壳体(1)围绕基座板(2)、绝缘基板(3)及半导体芯片(4);以及衬垫(6),其在基座板(2)的外周和壳体(1)的内周之间与两者接触而设置。衬垫(6)具有在与基座板(2)的外周接触时与基座板(2)的侧面(2C)及第1主面(2A)接合的接合面。

Description

功率半导体模块
技术领域
本发明涉及功率半导体模块的壳体共享化技术。
背景技术
功率半导体模块具有:基座板、基座板之上的绝缘基板、绝缘基板之上的半导体芯片、以及收容它们的壳体。
半导体芯片的安装面积根据其电流容量而不同,电流容量大的半导体芯片的安装面积大,电流容量小的半导体芯片的安装面积小。并且,基座板负责将从半导体芯片发出的热散出。因此,在使用电流容量小、安装面积小的半导体芯片的功率半导体模块中,从散热能力的角度出发,能够使基座板的面积也缩小。由此,能够削减基座板的材料。
但是,相应于基座板的面积而改变壳体的大小会增加壳体的种类,壳体的生产性劣化。
因此,为了针对各种大小的基座板使用相同大小的壳体(封装件),提出了在基座板与壳体之间配置衬垫的方法(例如专利文献1)。
专利文献1:日本特开平06-188363号公报
在专利文献1的功率半导体模块中,基底板的侧面与衬垫的侧面由粘合剂接合。因此,存在接合力弱这样的问题。
发明内容
本发明就是鉴于上述的问题而提出的,其目的在于提供能够针对不同大小的基座板共用壳体,基座板的稳定性高的功率半导体模块。
本发明的功率半导体模块具有:基座板;绝缘基板,其配置在基座板的第1主面之上;半导体芯片,其配置在绝缘基板之上;壳体,除了基座板的与第1主面相对的第2主面之外,该壳体围绕基座板、绝缘基板及半导体芯片;以及衬垫,其在基座板的外周和壳体的内周之间与两者接触而设置,衬垫在基座板的外周具有与基座板的侧面及第1主面接合的接合面,所述衬垫在所述接合面通过粘合剂与所述基座板进行接合。
本发明的另一个功率半导体模块具有:基座板;绝缘基板,其配置在基座板的第1主面之上;半导体芯片,其配置在绝缘基板之上;壳体,除了基座板的与第1主面相对的第2主面之外,该壳体围绕基座板、绝缘基板及半导体芯片;以及衬垫,其在基座板的外周和壳体的内周之间与两者接触而设置,衬垫在基座板的外周具有与基座板的侧面及第1主面接合的接合面,所述衬垫在所述接合面通过绝缘性螺钉与所述基座板进行接合。
发明的效果
本发明的功率半导体模块具有:基座板;绝缘基板,其配置在基座板的第1主面之上;半导体芯片,其配置在绝缘基板之上;壳体,除了基座板的与第1主面相对的第2主面之外,该壳体围绕基座板、绝缘基板及半导体芯片;以及衬垫,其在基座板的外周和壳体的内周之间与两者接触而设置,衬垫具有在与基座板的外周接触时与基座板的侧面及第1主面接合的接合面。因而,相比于衬垫仅与基座板的侧面进行接合的情况,能够提高其接合强度。
附图说明
图1是对比例的功率半导体模块的俯视图。
图2是对比例的功率半导体模块的俯视图。
图3是实施方式1的功率半导体模块的俯视图。
图4是实施方式1的功率半导体模块的剖视图。
图5是实施方式2的功率半导体模块的剖视图。
图6是实施方式3的功率半导体模块的剖视图。
图7是实施方式4的功率半导体模块的剖视图。
标号的说明
1壳体,2基座板,2A第1主面,2B第2主面,2C侧面,3绝缘基板,4半导体芯片,6衬垫,7导线,8粘合剂,9控制基板,10电极,11A、11B、11C、11D螺钉。
具体实施方式
<A.对比例>
图1、2分别表示与本发明相对的对比例1、2的功率半导体模块的俯视图。各功率半导体模块具有:基座板2;绝缘基板3,其配置在基座板2之上;半导体芯片4,其配置在绝缘基板3之上;壳体1,其围绕基座板2、绝缘基板3及半导体芯片4。
与图1所示的半导体芯片相比,图2所示的功率半导体模块的半导体芯片的电流容量小,因此面积小。尽管如此,如果使用与图1所示的功率半导体模块相同的壳体1及相同的基座板2,则在基座板2会出现未安装半导体芯片4的剩余区域。图2所示的基座板2之中,虚线框5的外侧部分为剩余区域。
<B.实施方式1>
<B-1.结构>
如果对应于半导体芯片4的安装面积而缩小基座板2的面积,则能够消除基座板2的剩余区域而削减材料。
另外,如果将衬垫配置于缩小基座板2的面积后相应产生的空间,则能够针对各种尺寸的基座板2使用相同大小的壳体1制造功率半导体模块。
因此,在本发明的实施方式1中,与半导体芯片4的电流容量相对应地缩小基座板2的面积,将衬垫6配置于缩小后相应产生的空间,从而能够针对各种尺寸的基座板2使用相同大小的壳体1制造功率半导体模块。
图3表示实施方式1的功率半导体模块的俯视图,图4表示实施方式1的功率半导体模块的剖视图。实施方式1的功率半导体模块具有:基座板2;绝缘基板3,其配置在基座板2的第1主面2A之上;半导体芯片4,其配置在绝缘基板3之上;壳体1,除了基座板2的与第1主面2A相对的第2主面2B之外,该壳体1围绕基座板2、绝缘基板3及半导体芯片4;以及衬垫6,其在基座板2的外周和壳体1的内周之间与两者接触而设置。
通过设置衬垫6,能够针对基座板2使用大尺寸的壳体1制造功率半导体模块。因而,能够针对各种大小的基座板2使用相同大小的壳体1。由此,能够削减基座板2的材料,并且提高壳体1的生产性。
如图4所示,衬垫6具有卡挂于壳体1及基座板2的形状。即,衬垫6相对于基座板2具有与基座板2的侧面2C及第1主面2A接触的接触面,相对于壳体1也具有大于或等于2个接触面。并且,衬垫6相对于壳体1及基座板2在该接触面由粘合剂8进行接合。这样,由于衬垫6相对于基座板2,除了其侧面2C之外,还与第1主面2A进行接合,因此相比于仅与基座板2的侧面2C进行接合的情况,接合强度更高。另外,由于衬垫6与壳体1也在大于或等于2个面进行接触,因此与壳体1的接合强度也高。
虽未在图4中示出,但也可以在衬垫6之上构成电路。但是,当在衬垫6之上未构成电路的情况下,由于衬垫6的尺寸不被电路基板的大小所限定,因此具有下述优点,即,能够与基座板2的大小相对应地灵活地变更衬垫6的大小。
<B-2.衬垫>
衬垫6的材料使用例如树脂。但是,如果利用线膨胀系数大的树脂包围基座板2的周围,则有时会由于温度变化引起的树脂的膨胀或者收缩而导致模块发生翘曲。
与此相对,如果衬垫6的材料使用线膨胀系数比树脂小的材料,例如陶瓷等,则能够减轻模块的翘曲。
另外,如果衬垫6的材料使用橡胶,则在将功率半导体模块固定于冷却鳍片时,即使由于热履历而引起模块发生翘曲,也能够因为橡胶材料的弹性而使功率半导体模块密接于冷却鳍片,因此能够降低接触热阻的劣化。
另外,如果衬垫6的材料使用多孔质材料,则由于多孔质材料比树脂轻,因此能够实现功率半导体模块的轻量化。
<B-3.效果>
实施方式1的功率半导体模块具有:基座板2;绝缘基板3,其形成在基座板2的第1主面2A之上;半导体芯片4,其形成在绝缘基板3之上;壳体1,除了基座板2的与第1主面2A相对的第2主面2B之外,该壳体1覆盖基座板2、绝缘基板3及半导体芯片4;以及衬垫6,其在基座板2的侧面2C和壳体1之间与两者接触而设置,衬垫6具有与基座板2的侧面2C及第1主面2A接合的接合面。因而,相比于衬垫6仅与基座板2的侧面2C进行接合的情况,能够提高衬垫6与基座板2的接合强度。
另外,由于衬垫6在上述接合面通过粘合剂8与基座板2进行接合,因此与基座板2高强度地接合。
另外,由于衬垫6与壳体1在大于或等于2个面进行接合,因此与仅在1个面进行接合的情况相比,能够提高衬垫6与壳体1的接合强度。
另外,在衬垫6由陶瓷构成的情况下,由于陶瓷是线膨胀系数比树脂小的材料,因此能够减轻由于温度变化引起的功率半导体模块的翘曲。
另外,在衬垫6由橡胶构成的情况下,在将功率半导体模块固定于冷却鳍片时,即使由于热履历而引起功率半导体模块发生翘曲,也能够因为橡胶材料的弹性而使功率半导体模块密接于冷却鳍片,因此能够降低接触热阻的劣化。
另外,在衬垫6由多孔质材料构成的情况下,能够使功率半导体模块轻量化。
<C.实施方式2>
<C-1.结构>
图5表示实施方式2的功率半导体模块的剖视图。实施方式2的功率半导体模块为智能功率模块(IPM),其在实施方式1的功率半导体模块的结构的基础上,还具有电极10及控制基板9。电极10通过导线7与半导体芯片4键合,控制基板9与电极10电连接。
控制基板9是搭载了半导体芯片4的驱动电路等控制电路的基板。控制基板9在壳体1的内部被设置于半导体芯片4的上方,实施方式2的功率半导体模块是所谓的2层构造的IPM。
这样,如果将控制基板9设置于半导体芯片4的上方,则无需在衬垫6的上表面设置控制基板9。因此,能够任意地选择衬垫6的大小,而不受控制电路的安装面积的限制。因而,能够从散热性及成本的角度出发使基座板2的面积最优化,根据基座板2的面积和壳体1的大小而决定衬垫6的大小。
<C-2.效果>
实施方式2的功率半导体模块在壳体1内部,在半导体芯片4的上方还具有半导体芯片4的控制基板9,因此能够任意地选择衬垫6的大小,而不受控制电路的安装面积的限制。
<D.实施方式3>
<D-1.结构>
图6表示实施方式3的功率半导体模块的剖视图。关于实施方式3的功率半导体模块,除了衬垫6的与壳体1及基座板2接合的接合面具有凹凸形状之外,与实施方式1的功率半导体模块相同。在图6中,将衬垫6的接合面的具有凹凸形状的部分以6A、6B、6C、6D表示。
根据这样的结构,粘合剂8在衬垫6的接合面形成凹凸形状,从而粘合剂8进入凹凸形状的部分,因此能够增加粘合面积。因此,提高衬垫6与基座板2及壳体1的粘合力。
此外,在图6中,仅在衬垫6的水平方向(图6的左右方向)的接合面形成有凹凸形状,但也可以在衬垫6的垂直方向(图6的上下方向)的接合面、例如在与基座板2的侧面2C接合的接合面形成凹凸形状。如果衬垫6的与基座板2接合的接合面之中,在至少1个面形成有凹凸形状,则会取得提高衬垫6与基座板2的接合力的效果。
<D-2.效果>
在实施方式3的功率半导体模块中,由于衬垫6在与基座板2接合的接合面之中的至少1个面具有凹凸形状,因此粘合剂8进入凹凸形状的部分,粘合面积增加,能够提高衬垫6与基座板2的粘合力。
<E.实施方式4>
<E-1.结构>
图7表示实施方式4的功率半导体模块的剖视图。在实施方式1~3的功率半导体模块中,衬垫6与壳体1及基座板2通过粘合剂8而接合,但在实施方式4的功率半导体模块中,利用螺钉11A、11B、11C、11D进行上述接合。除了这点之外的实施方式4的功率半导体模块的结构与实施方式1的功率半导体模块的结构相同。
螺钉11A、11B、11C、11D的头部厚度优选较薄。另外,由于有时在基座板2的附近流过大电流,因此优选用于将衬垫6与基座板2接合的螺钉11B、11C为绝缘性螺钉。
通过利用螺钉进行接合,与粘合剂8相比,能够将衬垫6相对于基座板2及壳体1更牢固地进行固定。
此外,在图7中利用螺钉进行衬垫6与壳体1及基座板2双方的接合,但也可以为,利用螺钉进行衬垫6与基座板2的接合,利用粘合剂进行衬垫6与壳体1的接合。在这种情况下,也能够提高衬垫6与基座板2的接合强度。
<E-2.效果>
在实施方式4的功率半导体模块中,衬垫6在与基座板2接合的接合面通过绝缘性螺钉11B、11C与基座板2进行接合。从而,与粘合剂8相比,能够将衬垫6更牢固地固定于基座板2。另外,能够确保绝缘性。
此外,本发明可以在其发明的范围内,将各实施方式自由地进行组合,或对各实施方式进行适当变形、省略。

Claims (5)

1.一种功率半导体模块,其具有:
基座板;
绝缘基板,其配置在所述基座板的第1主面之上;
半导体芯片,其配置在所述绝缘基板之上;
壳体,除了所述基座板的与所述第1主面相对的第2主面之外,该壳体围绕所述基座板、所述绝缘基板及所述半导体芯片;以及
衬垫,其在所述基座板的外周和所述壳体的内周之间与两者接触而设置,
所述衬垫在所述基座板的所述外周具有与所述基座板的侧面及所述第1主面接合的接合面,
所述衬垫在所述接合面通过粘合剂与所述基座板进行接合。
2.根据权利要求1所述的功率半导体模块,其中,
所述衬垫在所述接合面之中的至少1个面具有凹凸形状。
3.根据权利要求1所述的功率半导体模块,其中,
在所述壳体内部,在所述半导体芯片的上方还具有所述半导体芯片的控制基板。
4.根据权利要求1所述的功率半导体模块,其中,
所述衬垫与所述壳体在大于或等于2个面进行接合。
5.一种功率半导体模块,其具有:
基座板;
绝缘基板,其配置在所述基座板的第1主面之上;
半导体芯片,其配置在所述绝缘基板之上;
壳体,除了所述基座板的与所述第1主面相对的第2主面之外,该壳体围绕所述基座板、所述绝缘基板及所述半导体芯片;以及
衬垫,其在所述基座板的外周和所述壳体的内周之间与两者接触而设置,
所述衬垫在所述基座板的所述外周具有与所述基座板的侧面及所述第1主面接合的接合面,
所述衬垫在所述接合面通过绝缘性螺钉与所述基座板进行接合。
CN201610237132.5A 2015-04-16 2016-04-15 功率半导体模块 Active CN106057743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015083862A JP6391527B2 (ja) 2015-04-16 2015-04-16 パワー半導体モジュール
JP2015-083862 2015-04-16

Publications (2)

Publication Number Publication Date
CN106057743A CN106057743A (zh) 2016-10-26
CN106057743B true CN106057743B (zh) 2019-04-26

Family

ID=57043664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610237132.5A Active CN106057743B (zh) 2015-04-16 2016-04-15 功率半导体模块

Country Status (4)

Country Link
US (1) US9653369B2 (zh)
JP (1) JP6391527B2 (zh)
CN (1) CN106057743B (zh)
DE (1) DE102016205303B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3401957B1 (en) 2017-05-12 2021-06-30 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
JP6816691B2 (ja) * 2017-09-29 2021-01-20 三菱電機株式会社 半導体装置
JP7038645B2 (ja) * 2018-12-06 2022-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR102588854B1 (ko) * 2020-02-13 2023-10-16 주식회사 아모그린텍 파워모듈 및 그 제조방법
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置
WO2021245722A1 (ja) * 2020-06-01 2021-12-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP7470074B2 (ja) 2021-03-10 2024-04-17 株式会社 日立パワーデバイス 半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218317A (ja) * 2002-01-18 2003-07-31 Hitachi Ltd 半導体電力変換装置
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
CN101261966A (zh) * 2007-03-08 2008-09-10 富士电机电子设备技术株式会社 半导体装置及其制造方法
JP2008243877A (ja) * 2007-03-26 2008-10-09 Sumitomo Electric Ind Ltd パワーモジュールおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781329B2 (ja) * 1992-10-21 1998-07-30 三菱電機株式会社 半導体パワーモジュールおよびその製造方法
DE10340974A1 (de) 2003-09-05 2005-03-24 Robert Bosch Gmbh Steuergeräteeinheit und Verfahren zur Hestellung derselben
JP4430472B2 (ja) * 2004-07-12 2010-03-10 三菱電機株式会社 半導体装置
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
US7342296B2 (en) * 2005-12-05 2008-03-11 Advanced Chip Engineering Technology Inc. Wafer street buffer layer
US7944042B2 (en) * 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
US8450842B2 (en) 2007-03-20 2013-05-28 Kyocera Corporation Structure and electronics device using the structure
JP5004837B2 (ja) * 2007-03-20 2012-08-22 京セラ株式会社 構造体及び電子装置
EP2624432A1 (en) * 2010-09-30 2013-08-07 Hitachi Automotive Systems, Ltd. Electric power conversion device
US8907482B2 (en) * 2012-11-08 2014-12-09 Honeywell International Inc. Integrated circuit package including wire bond and electrically conductive adhesive electrical connections
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218317A (ja) * 2002-01-18 2003-07-31 Hitachi Ltd 半導体電力変換装置
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
CN101261966A (zh) * 2007-03-08 2008-09-10 富士电机电子设备技术株式会社 半导体装置及其制造方法
JP2008243877A (ja) * 2007-03-26 2008-10-09 Sumitomo Electric Ind Ltd パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
JP6391527B2 (ja) 2018-09-19
CN106057743A (zh) 2016-10-26
US20160307817A1 (en) 2016-10-20
DE102016205303A1 (de) 2016-10-20
JP2016207706A (ja) 2016-12-08
DE102016205303B4 (de) 2024-09-12
US9653369B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
CN106057743B (zh) 功率半导体模块
JP5948668B2 (ja) 半導体装置及びその製造方法
US10170433B2 (en) Insulated circuit board, power module and power unit
KR101343140B1 (ko) 3d 파워모듈 패키지
US8664755B2 (en) Power module package and method for manufacturing the same
EP2717310A1 (en) Semiconductor device and wiring substrate
US10109557B2 (en) Electronic device having sealed heat-generation element
US8659900B2 (en) Circuit board including a heat radiating plate
CN104217966A (zh) 包括两个基板的功率模块及其制造方法
WO2013118275A1 (ja) 半導体装置
CN105576104A (zh) 芯片衬底和芯片封装模块
TW201630149A (zh) 電子電力模組及其製造方法
US20140145323A1 (en) Lamination layer type semiconductor package
JP2014090016A (ja) パワー半導体モジュール
US20170303385A1 (en) Heat dissipating structure
CN104377174A (zh) 电子模块及制造其的方法
JP6407756B2 (ja) 半導体モジュールの製造方法
JP5145168B2 (ja) 半導体装置
JP2012253118A (ja) 半導体装置
KR102487625B1 (ko) 양면 냉각 파워 모듈 패키지
WO2015107997A1 (ja) モジュール基板
WO2017086248A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
KR20220128136A (ko) 양면 냉각 파워 모듈 패키지
KR20160050352A (ko) 4단으로 적층되는 led패키지 및 그 제조방법
JP2015133427A (ja) 基板付きモータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant