[go: up one dir, main page]

CN106017789B - 具有增强的局部粘附特性的模制成型的半导体封装结构 - Google Patents

具有增强的局部粘附特性的模制成型的半导体封装结构 Download PDF

Info

Publication number
CN106017789B
CN106017789B CN201610104463.1A CN201610104463A CN106017789B CN 106017789 B CN106017789 B CN 106017789B CN 201610104463 A CN201610104463 A CN 201610104463A CN 106017789 B CN106017789 B CN 106017789B
Authority
CN
China
Prior art keywords
substrate
adhesive
adapter
adhesive adapter
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610104463.1A
Other languages
English (en)
Other versions
CN106017789A (zh
Inventor
A·阿尔迈尔
S·贝尔
J·丹格尔迈尔
B·克诺特
T·米勒
H·托伊斯
H·维茨肖克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106017789A publication Critical patent/CN106017789A/zh
Application granted granted Critical
Publication of CN106017789B publication Critical patent/CN106017789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/147—Details about the mounting of the sensor to support or covering means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/0061—Electrical connection means
    • G01L19/0084—Electrical connection means to the outside of the housing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/148—Details about the circuit board integration, e.g. integrated with the diaphragm surface or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Measuring Fluid Pressure (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

一种模制成型的半导体封装结构包括：具有相反的第一和第二主表面的基板；半导体芯片，其附连到基板的第一主表面；粘附适配器，其附连到基板的第二主表面或半导体芯片的背向基板的表面；及模制化合物，其包封半导体芯片、粘附适配器、和基板的至少一部分。粘附适配器被构造成使模制化合物的粘附性能适配于附连有粘附适配器的基板或半导体芯片的粘附性能，使得模制化合物与直接粘附到附连有粘附适配器的基板或半导体芯片相比更强地粘附到粘附适配器。粘附适配器具有加强粘附适配器与模制化合物之间的粘附作用的表面特征。

Description

具有增强的局部粘附特性的模制成型的半导体封装结构
技术领域
本申请涉及模制成型的半导体封装结构，更特别地涉及具有增强的局部粘附特性的模制成型的半导体封装结构。
背景技术
模制成型的半导体封装结构包括一个或多个半导体芯片，其附连到基板且被模制化合物包封。模制化合物与芯片之间和/或模制化合物与基板之间的脱层允许湿度和污染物进入封装结构。脱层是具有用于允许与空气产生某种形式耦合的敞开通道的模制成型的半导体封装结构、例如传感器封装结构的特别重点关心的。例如，压力传感器变换器将进入通道的空气的压力转换为电信号用于分析。模制化合物沿着与敞开通道的接合面更易于从基板脱层。为了防止脱层以及防止湿气和污染物进入封装结构，模制化合物与封装基板之间的粘附作用应被加强，尤其是沿着与任何敞开通道的接合面应被增加。粘附是不相似的颗粒或表面彼此粘附的趋势。粘附通常在模制成型的半导体封装结构中通过预处理基板、例如用粘附促进剂或通过表面粗糙化、或通过向模制化合物添加增大粘附的物质而增加。这种方法增加了成本，且可能不足以降低在封装结构所经受的整个操作窗(压力、温度)上的脱层风险。
发明内容
根据模制成型的半导体封装结构的一个实施例，模制成型的半导体封装结构包括：具有相反的第一和第二主表面的基板；半导体芯片，其附连到基板的第一主表面；粘附适配器，其附连到基板的第二主表面或半导体芯片的背向基板的表面；以及模制化合物，其包封半导体芯片、粘附适配器、和基板的至少一部分。粘附适配器被构造成使模制化合物的粘附性能适配于附连有粘附适配器的基板或半导体芯片的粘附性能，使得模制化合物与直接粘附到附连有粘附适配器的基板或半导体芯片相比更强地粘附到粘附适配器。粘附适配器还具有加强粘附适配器与模制化合物之间的粘附作用的表面特征。
根据模制成型的半导体封装结构的另一个实施例，模制成型的半导体封装结构包括：具有相反的第一和第二主表面的基板；压力传感器，其包括具有面向基板的第一主表面的压力传感器端口的第一侧、与第一侧相反的第二侧以及电接触部；逻辑芯片，其堆叠在所述压力传感器上，且包括附连到压力传感器的第二侧的第一侧和与第一侧相反的具有电接触部的第二侧。所述逻辑芯片相对于压力传感器的电接触部侧向偏移，且能够用于处理来自压力传感器的信号。所述模制成型的半导体封装结构还包括：粘附适配器，其附连到基板的第二主表面；以及模制化合物，其包封压力传感器、逻辑芯片和粘附适配器，所述模制化合物具有限定通到压力传感器端口的敞开通道的开口。粘附适配器被构造成使模制化合物的粘附性能适配于基板的粘附性能，使得模制化合物与直接粘附到基板相比更强地粘附到粘附适配器上。粘附适配器具有加强粘附适配器与模制化合物之间的粘附作用的表面特征。
根据制造模制成型的半导体封装结构的方法的一个实施例，所述方法包括：提供具有相反的第一和第二主表面的基板；将半导体芯片附连到基板的第一主表面；将粘附适配器附连到基板的第二主表面或半导体芯片的背向基板的表面；将半导体芯片、粘附适配器、和基板的至少一部分包封在模制化合物中，其中，粘附适配器被构造成使模制化合物的粘附性能适配于附连有粘附适配器的基板或半导体芯片的粘附性能，使得模制化合物与直接粘附到附连有粘附适配器的基板或半导体芯片相比更强地粘附到粘附适配器；以及为粘附适配器提供加强粘附适配器与模制化合物之间的粘附作用的表面特征。
本领域的技术人员在阅读以下详细的描述和参看附图后将会意识到附加的特征和优点。
附图说明
附图的多个元件不是必然地彼此成比例。相同的附图标记表示相应的部件。各个示出从的实施例的特征可被组合，除非它们彼此相排斥。实施例在附图中示出，且在说明书中进行详细描述，附图包括：
图1示出了具有粘附适配器的模制成型的半导体封装结构的一个实施例的剖视图。
图2示出了具有粘附适配器的模制成型的半导体封装结构的另一个实施例的剖视图。
图3示出了具有粘附适配器的模制成型的半导体封装结构的另一个实施例的剖视图。
图4示出了具有粘附适配器的模制成型的半导体封装结构的又一个实施例的剖视图。
图5示出了具有粘附适配器的模制成型的半导体封装结构的另一个实施例的剖视图。
图6-8示出了粘附适配器的不同的表面特征的实施例。
图9示出了具有粘附适配器的模制成型的压力传感器封装结构的一个实施例的剖视图。
图10示出了将粘附适配器附连到模制成型的半导体封装结构的基板的方法的一个实施例。
具体实施方式
根据本文描述的实施例，通过使用附连到封装结构的基板或半导体芯片的粘附适配器而局部地增大了与模制成型的半导体封装结构的模制化合物的粘附力。粘附适配器可包括与基板相同或不同的材料，但不是基板或芯片的整体连续部分。相反，粘附适配器是附连到基板或芯片的分离(附加)构件。封装结构可包括一个以上的粘附适配器，例如一个粘附适配器可附连到基板的底表面，一个附加粘附适配器可附连到芯片的背向基板的一侧。在每种情况下，粘附适配器均被构造成使模制化合物的粘附性能适配于附连有粘附适配器的封装构件的粘附性能，使得模制化合物与直接粘附到附连有粘附适配器的构件上相比更强地粘附到粘附适配器。
图1示出了具有粘附适配器102的模制成型的半导体封装结构100的一个实施例的剖视图。模制成型的半导体封装结构100还包括基板104和半导体芯片110，基板104具有相反的第一和第二主表面106、108，半导体芯片110附连到基板104的第一主表面106上。可使用任何类型的基板104和半导体芯片110。例如，半导体芯片110可以是有源半导体芯片、例如功率晶体管或二极管芯片、逻辑芯片、传感器芯片、处理器芯片等，或无源芯片、例如电容器芯片。基板104可以是电路板，例如PCB(印刷电路板)、挠性板等，箔，陶瓷，金属基板，引线框架等。一个以上的芯片110可附连到基板104，一个以上的基板104可包括在模制成型的半导体封装结构100中。
根据图1示出的实施例，粘附适配器102附连到半导体芯片110的背向基板104的表面112上。芯片110和粘附适配器102可包括相同或不同的材料，且可以是电绝缘的或导电的。这样，用于将粘附适配器102附连到半导体芯片110的方法可以根据封装类型而有大的变化。例如，粘附适配器102可通过胶粘、焊接、铜焊、钎焊、螺栓连接、铆接等方式附连到半导体芯片110。粘附适配器102可由金属、塑料、Si、玻璃等制成，且可包括单层材料或包括多层相同或不同的材料。粘附适配器102的几何特征可根据粘附适配器102的组分和布置方式而变化。例如，粘附适配器102可以是扁平，例如冲压部件。在每种情况下，粘附适配器102是附连到基板104或芯片110的分离的构件。换言之，粘附适配器102不是基板104或芯片110的整体连续部分，而是模制成型的半导体封装结构100的附加部件/构件。
模制成型的半导体封装结构100还包括模制化合物114，例如，硅树脂、环氧树脂等，其包封半导体芯片110、粘附适配器102、和基板104的至少一部分。可从模制化合物114突出的引线116为封装结构100提供外部电接触点。被包封在模制化合物114中的导电体118，例如焊线、丝带或金属夹等将引线116连接到半导体芯片110的端子120。根据芯片类型，半导体芯片110可以胶粘或钎焊到基板104。例如，在竖直型晶体管芯片110的情况下，芯片110的底侧122可包括钎焊到基板104上的输出垫。输出垫为包括在芯片110中的晶体管的输出端子提供电接触点，例如至功率MOSFET的漏极端子或IGBT的集电极端子。如果在芯片背侧122处不需要电连接，则芯片110可被胶粘到基板104，以提供与芯片110的背侧122的热连接。
不管包括在模制成型的半导体封装结构100中的半导体芯片110的类型如何，粘附适配器102被构造成使模制化合物114的粘附性能适配于半导体芯片110的粘附性能，使得模制化合物114与直接粘附到半导体芯片110上相比更强地粘附到粘附适配器102。这样，粘附适配器102局部地增强了沿着模制化合物114与粘附适配器102之间的接合面的粘附强度。
粘附适配器102可以以期望更大的粘附强度附连到芯片110或基板104的一个区域。通过粘附适配器102而适配的粘附性能可包括各种粘附机制，例如，机械粘附、化学粘附、分散粘附、静电粘附和扩散粘附、表面能、粘附强度和有助于表面之间的粘附力幅度的其他力(例如，紧线、微观结构、滞后作用、润湿性、吸附和侧向粘附)。粘附适配器102还可具有加强粘附适配器102与模制化合物114之间的粘附的表面特征。例如，凹槽、单个或多个孔、凹口等可形成在粘附适配器102的表面中。下面将更详细地描述另外的表面特征的实施例。通常，一层材料可施加到粘附适配器102的表面上或表面可被处理，以加强粘附适配器102与模制化合物114之间的粘附。
图2示出了具有粘附适配器102的模制成型的半导体封装结构200的另一个实施例的剖视图。图2中示出的实施例与图1中示出的实施例类似。然而，不同的是，粘附适配器102例如通过粘接剂附连到基板104的第二主表面108。在一个实施例中，基板104是金属引线框架，且粘附适配器102包括与基板104相同的引线框架材料。引线框往往相对较薄，因此会经受微弯曲。将粘附适配器102附连到引线框架基板104有效地增大了引线框架基板104的厚度，从而降低了微弯曲的可能性。
由于粘附适配器102是附连到基板104的分离构件，因此，基板104不需要改变来局部加强与模制化合物114的粘附作用。通过这种方式，基板104可使用标准技术/工艺制造。分离的粘附适配器102使模制化合物114的粘附性能适配于基板104的粘附性能，使得模制化合物114与直接附连到基板104上相比更强地粘附到粘附适配器102。附连的粘附适配器102的局部性能可被优化来加强与模制化合物114的粘附，而不必修改基板设计。这样，基板104、例如芯片的不同性能或引线键合线能力可被忽略，因为与模制化合物114的粘附作用通过粘附适配器102得到局部加强。粘附适配器102与基板104的附连使得基板104的形貌改变，这可具有积极的影响，例如产生防止由于脱层而使湿气或化学物质不希望地进入封装结构200的屏障。
图3示出了具有粘附适配器102的模制成型的半导体封装结构300的又一个实施例的剖视图。图3中示出的实施例与图2中示出的实施例类似。然而，不同的是，粘附适配器102具有多个填充有模制化合物114的开口302。开口302可在将粘附适配器102附连到基板104的第二主表面108之前或之后形成。
图4示出了具有粘附适配器102的模制成型的半导体封装结构400的又一个实施例的剖视图。图4中示出的实施例与图1中示出的实施例类似。然而，不同的是，半导体芯片110的表面112的背向基板104的一部分未被模制化合物114覆盖。例如，芯片110可以是传感器芯片且芯片110的表面112未被模制化合物114覆盖的所述部分可包括变换器。未被阻碍的通道402通过确保模制化合物114不覆盖表面112的所述部分而被提供给所述变换器。粘附适配器102可包围芯片表面122的未被模制化合物114覆盖的部分，从而环绕所述变换器。模制化合物114更易于在敞开通道402的区域中沿着模制化合物114与芯片110之间的接合面从半导体芯片110脱层。粘附适配器102被构造成在敞开通道402的周围区域中使模制化合物114的粘附性能适配于半导体芯片110的粘附性能，使得模制化合物114在该脱层风险增加的区域中与直接粘附到芯片110上相比更强地粘附到粘附适配器102。
图5示出了具有粘附适配器102的模制成型的半导体封装结构400的又一个实施例的剖视图。图5中示出的实施例与图4中示出的实施例类似。然而，不同的是，基板104的第二表面108的一部分未被模制化合物114覆盖，且粘附适配器102附连到基板104的第二表面108。例如，半导体芯片110可以是压力传感器芯片，其具有带有压力传感器端口的第一侧112、与第一侧112相反的第二侧122、以及电接触部120。压力传感器芯片110的第二侧122面向基板104的第一主表面106。基板104的第二表面108的未被模制化合物114覆盖的所述部分具有与压力传感器端口对正的开口502，从而提供了通过模制化合物114和基板104到芯片110的压力传感器端口的敞开通道504。粘附适配器102包围基板104中的开口502。例如，粘附适配器102可以被成形为扁平环状，从而环绕芯片110的压力传感器端口。模制化合物114在敞开通道504的区域中更可能沿着模制化合物114与基板104的第二表面108之间的接合面从半导体芯片110脱层。粘附适配器102被构造成在敞开通道504的周围区域中使模制化合物114的粘附性能适配于基板104的粘附性能，使得模制化合物114在所述脱层风险增加的局部区域中与直接粘附到基板104上相比更强地粘附到粘附适配器102。
图6-8示出了用于粘附适配器102的不同的表面特征实施例。在每种情况下，表面特征可设置在粘附适配器102的一侧、一些侧或所有侧。例如，表面特征可设置在粘附适配器102的被模制化合物114覆盖的每侧上。表面特征还可设置在粘附适配器102的附连到基板104或芯片110的一侧上。总体上，粘附适配器102的至少一侧可具有表面特征。
在图6中，表面特征包括施加到粘附适配器102的表面101的由粘附促进材料形成的涂层600。涂层600可在粘附适配器102附连到基板104或芯片110之前或之后施加。在一个实施例中，涂层600是沉积在粘附适配器102的表面101上的稳定氧化物层。稳定氧化物层600产生与模制化合物114的增强的化学连接。稳定氧化物层600可通过电化学、化学、等离子、CVD(化学蒸汽沉积)、PVD(物理蒸汽沉积)等方法沉积。可用于形成稳定氧化物层600的可能元素包括例如Zn,Al,Cr,Zr,Sn,Si,Ti等。总体上，可使用具有负电势的元素。
在图7中，表面特征包括粘附适配器102的被粗糙化的表面700。粘附适配器102的原始表面101在金属粘附适配器102的情况下可以通过沉积、蚀刻或金属电镀(例如，Cu，Ni)被粗糙化，以产生确定的可重复的微观粗糙结构/形貌和形态700。被粗糙化的表面700的附加密封可被提供用于稳定氧化物层产生。在塑料粘附适配器102的情况下，原始表面101可通过将激光或超声能量引导到塑料粘附适配器102的表面101处被粗糙化。
在图8中，表面特征包括施加到粘附适配器102上的层800，层800具有被粗糙化的表面802。例如，在金属粘附适配器102的情况下，具有确定的纳米粗糙结构和凹凸结构802的枝状突起800可沉积在金属粘附适配器102的原始表面101上，以提供与模制化合物114的更强的化学和机械锚固。诸如Zn,Cr,Mo,V,Cu等的元素可被沉积，以在金属粘附适配器102的原始表面101上形成枝状层800。
图9示出了具有粘附适配器102的模制成型的压力传感器封装结构900的一个实施例的剖视图。模制成型的压力传感器封装结构900包括堆叠在压力传感器904上的逻辑芯片902。压力传感器904附连到基板908、例如引线框架的第一主表面906。压力传感器904具有带有压力传感器端口912的第一侧910、与第一侧910相反的第二侧914以及电接触部916。逻辑芯片902具有例如通过粘接剂、焊料或其他标准芯片附连材料附连到压力传感器904的第二侧914的第一侧918。逻辑芯片902的与第一侧918相反的第二侧920具有用于逻辑芯片902的电接触部922。逻辑芯片902相对于压力传感器904的电接触部916侧向偏移(L)，以便不干涉与压力传感器904的电连接。在一个实施例中，逻辑芯片902是被设计用于处理来自压力传感器904的信号的ASIC(专用集成电路)。这可包括信号调理、放大、数字化、发射、接收等。电导体924将压力传感器904的电接触部916连接到逻辑芯片902的电接触部922。在图1中，电导体924被示为焊线。然而，也可使用其他类型的电导体，例如丝带、金属夹等。粘附适配器102附连到基板908的第二主表面926，即，背向逻辑芯片/压力传感器堆叠体902/904的表面。
模制化合物928包封压力传感器904、逻辑芯片902、电导体924、粘附适配器102、以及基板908的一部分。模制化合物928具有开口930，所述开口930限定通到压力传感器904的压力传感器端口912的敞开通道932。基板908的第二表面926的未被模制化合物928覆盖的部分具有与压力传感器端口912对正的开口934。外部电接触部936提供到包封在模制化合物928中的压力传感器904和逻辑芯片902的电连接点。逻辑芯片902、压力传感器904、以及电导体924的一部分可被硅凝胶938覆盖。硅凝胶938置于模制化合物928与逻辑芯片902之间以及与压力传感器904之间，以使逻辑芯片902和压力传感器904与由模制化合物928产生的机械应力解耦。可使用任何标准的硅凝胶938。
根据图9所示的实施例，压力传感器904包括具有形成压力传感器端口912的开口的第一玻璃基板940、堆叠在第一玻璃基板940上且包括压电有源(piezo-active)悬置膜944的硅芯片942以及堆叠在硅芯片942上且包括空腔948的第二玻璃基板946。由硅芯片942提供的信号响应于入流到膜944上的空气流量而对应于压电有源悬置膜944的移动量或位移量。为此，第一玻璃基板940中的开口912与通过模制化合物928和基板908的敞开通道932对正，且在膜944的一侧与膜944对正，以允许流入敞开通道932的空气入流到膜944上。第二玻璃基板946中的空腔948与第一玻璃基板940中的开口912对正地在膜944的相反侧与膜944对正，以便响应于所述空气流而允许膜944移动。
根据压力传感器的另一个实施例，玻璃基板940、946中的一个或两者被省略，压力传感器904至少包括硅芯片942，所述硅芯片942具有位于硅芯片902的凹部区域上方的压电有源悬置膜944。硅芯片902的凹部区域形成根据该实施例的压力传感器端口，且与通过模制化合物928和基板908的敞开通道932对正，以允许进来的空气流入流到硅芯片942的膜944上。
通常，可使用任何标准的压力传感器904。压力传感器904可包括有源装置区域，包括晶体管，例如用于感测加速度。压力传感器904的第一侧910可通过焊料、粘接剂或其他标准芯片附连材料950附连到基板908，基板908可以是引线框架的芯片焊盘(通常也称为芯片垫)。基板908部分由模制化合物928包封，使得基板908中与压力传感器端口912对正的开口934未被模制化合物928覆盖，且允许进来的空气流入流到压力传感器904的膜944上。
在引线框架芯片焊盘作为压力传感器904的第一侧910所附连到的基板908的情况下，压力传感器封装结构900的外部电接触部936可以是引线框架的引线。引线936的第一端嵌埋在模制化合物928中，第二端从模制化合物928伸出。引线936可以被弯曲，使得引线936的第二端在压力传感器封装结构900与压力传感器端口912相反的一侧形成外部电接触部。替代性地，引线936可沿另一方向弯曲，使得引线936的第二端在压力传感器封装结构900具有压力传感器端口912的一侧形成外部电接触部。
模制化合物928在图9中的虚线标出的敞开通道932的区域中沿着模制化合物928与基板908之间的接合面更容易从基板908的第二表面926脱层。粘附适配器102被构造成在敞开通道902的周围区域中使模制化合物928的粘附性能适配于基板908的粘附性能，使得模制化合物928在所述脱层风险增加的局部区域中与直接附连到基板908上相比更强地粘附到粘附适配器102上。在一个实施例中，粘附适配器102包围基板908中的开口934。例如，粘附适配器102可被成形为扁平环状，从而环绕通过模制化合物928和基板908的敞开通道932。粘附适配器102还可具有例如本文前面所述类型的加强粘附适配器102与模制化合物928之间的粘附的表面特征。
图10示出了将粘附适配器102附连到模制成型的半导体封装结构的基板的方法的一个实施例。根据该实施例，基板是引线框架(例如，芯片焊盘)1000且粘附适配器102由与引线框架1000相同的材料制成。图10示出了引线框架带1002，其具有多个基本引线框架1004。每个基本引线框架1004包括周边结构(例如，环状结构)1006(其将基本引线框架1004中的相邻的基本引线框架连接到引线框架带1002的周边1008)、位于周边结构1006内的芯片焊盘1000以及连接到周边结构1006且向着芯片焊盘1000延伸的多个引线1010。粘附适配器102形成在引线框架带1002的周边1008中。
接着，粘附适配器102通过例如冲压从引线框架带1002的周边1008分离。粘附适配器然后例如通过将粘附适配器102浸没在电镀溶液1012中而被电镀，以在粘附适配器102的表面上形成合金例如Zn/Cr(例如，A2)。形成有合金的粘附适配器102然后附连到引线框架1000的底表面。根据该实施例，粘附适配器102被形成为扁平环状，其环绕着引线框架1000中的开口1014，所述开口1014形成通到芯片堆叠体的压力传感器端口，所述芯片堆叠体附连到引线框架1000的相反表面。然后，执行进一步的标准封装组装过程，例如，芯片附连、引线接合、顶部封装、模制等，以产生例如图9所示的模制成型的压力传感器封装结构900。
如本文前面所述，一种粘附适配器被提供，其使模制化合物的粘附性能适配于模制成型的半导体封装结构的基板或半导体芯片的粘附性能，粘附适配器附连到所述半导体封装结构的基板或半导体芯片上，使得模制化合物与直接粘附到粘附适配器所附连到的构件相比更强地粘附到粘附适配器。粘附适配器可具有表面特征，其也如本文前面所述地加强粘附适配器与模制化合物之间的粘附。这样，粘附适配器提供了与模制化合物的宏观锁定，这种宏观锁定与粘附适配器的总体几何特征有关。粘附适配器的表面特征与模制化合物的微观锁定与所使用的表面特征有关。粘附适配器可附连到芯片或基板。可提供一个以上的粘附适配器，使得基板和芯片均具有至少一个粘附适配器。粘附适配器不用于提供与芯片的电互连。
空间上表示相对位置的术语，例如“下方”、“之下”、“下”、“上方”、“上”等是为了便于说明而使用的，用于解释一个元件相对于第二元件的位置。这些术语意欲涵盖图中所示的不同方位之外的装置的不同方位。此外，术语，例如，“第一”、“第二”等也是用于描述各种元件、区域、区段等，也不是用于限制目的。在整个说明书中，类似的术语表示类似的元件。
本文所使用的“具有”、“包含”、“含有”、“包括”等都是开放式术语，其包括所述的元件或特征，但不排除还有其他附加元件或特征。冠词“一个”、“该”意欲包括多个以及单个，除非另外明确指出不是如此。
在阅读了上述变型和应用的情况下，应该理解，本发明并不由前面的描述限制，也不是由附图限制。相反，本发明仅由下面的权利要求书和它们的法律上的等同替换限制。

Claims (17)

1.一种模制成型的半导体封装结构，包括：
具有相反的第一和第二主表面的基板；
半导体芯片，其附连到基板的第一主表面；
粘附适配器，其附连到基板的第二主表面；以及
模制化合物，其包封半导体芯片、粘附适配器、和基板的至少一部分；
其中，粘附适配器被构造成使模制化合物的粘附性能适配于附连有粘附适配器的基板的粘附性能，使得模制化合物与直接粘附到附连有粘附适配器的基板相比更强地粘附到粘附适配器；
其中，粘附适配器具有加强粘附适配器与模制化合物之间的粘附作用的表面特征；
其中，半导体芯片是压力传感器芯片，其包括具有压力传感器端口的第一侧、与第一侧相反的第二侧以及位于第二侧的电接触部，所述压力传感器芯片的第一侧面向基板的第一主表面；
其中，基板的第二主表面的未被模制化合物覆盖的部分具有与压力传感器端口对正的开口；以及
其中，粘附适配器包围基板中的所述开口。
2.如权利要求1所述的模制成型的半导体封装结构，其中，粘附适配器通过粘接剂附连到基板的第二主表面。
3.如权利要求1所述的模制成型的半导体封装结构，其中：
基板是金属引线框架；以及
粘附适配器包括与金属引线框架相同的材料，且附连到金属引线框架的第二主表面。
4.如权利要求1所述的模制成型的半导体封装结构，其中，表面特征设置在粘附适配器的所有侧上。
5.如权利要求1所述的模制成型的半导体封装结构，其中，表面特征包括由粘附促进材料构成的涂层。
6.如权利要求1所述的模制成型的半导体封装结构，其中，表面特征包括粘附适配器的被粗糙化的表面。
7.如权利要求1所述的模制成型的半导体封装结构，其中，表面特征包括施加到粘附适配器的层，所述层具有被粗糙化的表面。
8.如权利要求1所述的模制成型的半导体封装结构，其中，粘附适配器具有多个填充有模制化合物的开口。
9.一种压力传感器封装结构，包括：
具有相反的第一和第二主表面的基板；
压力传感器，其包括具有面向基板的第一主表面的压力传感器端口的第一侧、与第一侧相反的第二侧以及位于第二侧的电接触部；
逻辑芯片，其堆叠在所述压力传感器上，且包括附连到压力传感器的第二侧的第一侧和与第一侧相反的具有电接触部的第二侧，所述逻辑芯片相对于压力传感器的电接触部侧向偏移，且能够用于处理来自压力传感器的信号；以及
粘附适配器，其附连到基板的第二主表面；
模制化合物，其包封压力传感器、逻辑芯片和粘附适配器，所述模制化合物具有限定通到压力传感器端口的敞开通道的开口，
其中，粘附适配器被构造成使模制化合物的粘附性能适配于基板的粘附性能，使得模制化合物与直接粘附到基板相比更强地粘附到粘附适配器上，
其中，粘附适配器具有加强粘附适配器与模制化合物之间的粘附作用的表面特征；以及
其中，粘附适配器包围基板中的所述开口。
10.一种制造模制成型的半导体封装结构的方法，所述方法包括：
提供具有相反的第一和第二主表面的基板；
将半导体芯片附连到基板的第一主表面；
将粘附适配器附连到基板的第二主表面；
将半导体芯片、粘附适配器、和基板的至少一部分包封在模制化合物中，其中，粘附适配器被构造成使模制化合物的粘附性能适配于附连有粘附适配器的基板的粘附性能，使得模制化合物与直接粘附到附连有粘附适配器的基板相比更强地粘附到粘附适配器；以及
为粘附适配器提供加强粘附适配器与模制化合物之间的粘附作用的表面特征；
其中，半导体芯片是压力传感器芯片，其包括具有压力传感器端口的第一侧、与第一侧相反的第二侧以及位于第二侧的电接触部，所述压力传感器芯片的第一侧面向基板的第一主表面；
其中，基板的第二主表面的未被模制化合物覆盖的部分具有与压力传感器端口对正的开口；以及
其中，粘附适配器包围基板中的所述开口。
11.如权利要求10所述的方法，其中，为粘附适配器提供表面特征包括：为粘附适配器涂覆粘附促进材料。
12.如权利要求10所述的方法，其中，为粘附适配器提供表面特征包括：粗糙化粘附适配器的表面。
13.如权利要求12所述的方法，其中，粘附适配器包括金属，且金属粘附适配器的表面通过对金属粘附适配器的表面进行电镀而被粗糙化。
14.如权利要求12所述的方法，其中，粘附适配器包括塑料，且塑料粘附适配器的表面通过蚀刻塑料粘附适配器的表面而被粗糙化。
15.如权利要求10所述的方法，其中，为粘附适配器提供表面特征包括：为粘附适配器施加具有粗糙化的表面的层。
16.如权利要求10所述的方法，还包括：
在粘附适配器中形成多个开口；以及
为所述开口填充模制化合物。
17.如权利要求10所述的方法，其中：
基板包括与引线框架带分离的引线框架；以及
将粘附适配器附连到基板的第二主表面包括：
将粘附适配器与引线框架带的周边分离；以及
将粘附适配器附连到引线框架的相应的表面。
CN201610104463.1A 2015-03-25 2016-02-25 具有增强的局部粘附特性的模制成型的半导体封装结构 Active CN106017789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/667,858 US20160282212A1 (en) 2015-03-25 2015-03-25 Molded semiconductor package having enhanced local adhesion characteristics
US14/667,858 2015-03-25

Publications (2)

Publication Number Publication Date
CN106017789A CN106017789A (zh) 2016-10-12
CN106017789B true CN106017789B (zh) 2019-09-10

Family

ID=56889771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610104463.1A Active CN106017789B (zh) 2015-03-25 2016-02-25 具有增强的局部粘附特性的模制成型的半导体封装结构

Country Status (3)

Country Link
US (1) US20160282212A1 (zh)
CN (1) CN106017789B (zh)
DE (1) DE102016102152B4 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9952110B2 (en) * 2016-03-29 2018-04-24 Infineon Technologies Ag Multi-die pressure sensor package
DE102016220055A1 (de) * 2016-10-14 2018-04-19 Robert Bosch Gmbh Mikromechanische Drucksensorvorrichtung und entsprechendes Verfahren zum Herstellen einer mikromechanischen Drucksensorvorrichtung
JP2018075805A (ja) * 2016-11-11 2018-05-17 株式会社デンソー 樹脂金属接合体及び圧力センサ
US10549985B2 (en) * 2016-11-25 2020-02-04 Infineon Technologies Ag Semiconductor package with a through port for sensor applications
DE102017205244A1 (de) * 2017-03-28 2018-10-04 Robert Bosch Gmbh Mikromechanischer Drucksensor sowie Verfahren zur Herstellung des mikromechanischen Drucksensors
US10297564B2 (en) * 2017-10-05 2019-05-21 Infineon Technologies Ag Semiconductor die attach system and method
US10781094B2 (en) * 2017-10-23 2020-09-22 Te Connectivity Corporation Pressure sensor assembly mounted to a ceramic substrate
KR102437764B1 (ko) 2017-12-20 2022-08-30 삼성전자주식회사 센서 패키지, 센서 패키지의 제조 방법, 및 리드 구조체의 제조 방법
US10843916B2 (en) * 2019-03-04 2020-11-24 Infineon Technologies Ag Mechanical stress decoupling for microelectromechanical systems (MEMS) elements with gel-filling
DE102020100584B4 (de) * 2019-09-10 2024-01-04 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
US11584638B2 (en) * 2020-07-30 2023-02-21 Invensense, Inc. Reducing delamination in sensor package
US11854922B2 (en) * 2021-06-21 2023-12-26 Texas Instruments Incorporated Semicondutor package substrate with die cavity and redistribution layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489833A (zh) * 2011-08-17 2014-01-01 英飞凌科技股份有限公司 用于芯片的芯片封装模块和用于形成芯片封装模块的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US7198981B2 (en) 2004-10-21 2007-04-03 Honeywell International Inc. Vacuum sealed surface acoustic wave pressure sensor
US7262491B2 (en) 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US8236615B2 (en) 2009-11-25 2012-08-07 International Business Machines Corporation Passivation layer surface topography modifications for improved integrity in packaged assemblies
US8163601B2 (en) * 2010-05-24 2012-04-24 Alpha & Omega Semiconductor, Inc. Chip-exposed semiconductor device and its packaging method
DE102010064120B4 (de) 2010-12-23 2023-05-25 Robert Bosch Gmbh Bauteil und Verfahren zu dessen Herstellung
US8912450B2 (en) * 2011-06-27 2014-12-16 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9147628B2 (en) * 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof
DK2973688T3 (en) 2013-03-15 2018-08-06 Bosch Gmbh Robert ELECTRONIC EQUIPMENT WITH A LOCKING CARTON

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489833A (zh) * 2011-08-17 2014-01-01 英飞凌科技股份有限公司 用于芯片的芯片封装模块和用于形成芯片封装模块的方法

Also Published As

Publication number Publication date
DE102016102152A1 (de) 2016-09-29
CN106017789A (zh) 2016-10-12
DE102016102152B4 (de) 2024-04-04
US20160282212A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
CN106017789B (zh) 具有增强的局部粘附特性的模制成型的半导体封装结构
US9952110B2 (en) Multi-die pressure sensor package
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
EP2342747B1 (en) Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
US9099454B2 (en) Molded semiconductor package with backside die metallization
US9324586B2 (en) Chip-packaging module for a chip and a method for forming a chip-packaging module
US20120175755A1 (en) Semiconductor device including a heat spreader
TWI716455B (zh) 形成具有導電的互連框的半導體封裝之方法及結構
US20120112368A1 (en) Mems sensor package
US12308339B2 (en) Method of manufacturing a package using a clip having at least one locking recess
CN107527874A (zh) 腔式压力传感器器件
CN109860311B (zh) 半导体传感器器件以及用于制备所述半导体传感器器件的方法
US10597288B2 (en) MEMS-device manufacturing method, MEMS device, and MEMS module
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
US7811862B2 (en) Thermally enhanced electronic package
JP5119756B2 (ja) 配線基板
US11855035B2 (en) Stack of electrical components and method of producing the same
US20230014718A1 (en) Semiconductor package with temperature sensor
CN104347612A (zh) 集成的无源封装、半导体模块和制造方法
US11171066B2 (en) Semiconductor panels, semiconductor packages, and methods for manufacturing thereof
JP6487584B1 (ja) 圧力センサーパッケージ構造
TW201712814A (zh) 超低高度半導體裝置封裝及超低高度半導體裝置封裝之製造方法
CN112928033A (zh) 半导体裸片和夹用不同的连接方法制造半导体器件的方法
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件
EP4372807A1 (en) Substrate arrangement and methods for producing a substrate arrangement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant