[go: up one dir, main page]

CN105870125B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN105870125B
CN105870125B CN201610079368.0A CN201610079368A CN105870125B CN 105870125 B CN105870125 B CN 105870125B CN 201610079368 A CN201610079368 A CN 201610079368A CN 105870125 B CN105870125 B CN 105870125B
Authority
CN
China
Prior art keywords
electrode
layer
display device
oxide semiconductor
transparency conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610079368.0A
Other languages
English (en)
Other versions
CN105870125A (zh
Inventor
佐佐木俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN105870125A publication Critical patent/CN105870125A/zh
Application granted granted Critical
Publication of CN105870125B publication Critical patent/CN105870125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的在于提供具有能够增加导通电流的晶体管的显示装置。显示装置包含：第1电极；第1绝缘层，具有第1上表面以及在到达第1电极的第1开口部中为闭合形状的第1侧壁；被配置在第1侧壁上且第1部与第1电极连接的氧化物半导体层；与氧化物半导体层对置的栅极电极；在氧化物半导体层与栅极电极之间的栅极绝缘层；被配置在第1上表面的上方且与氧化物半导体层的第2部连接的第1透明导电层；以及与第1透明导电层连接且与第1透明导电层为同一层的第2透明导电层。

Description

显示装置
技术领域
本发明涉及显示装置，所公开的一实施方式涉及在显示装置中配置的晶体管以及像素的构造以及布局形状。
背景技术
近年，在显示装置、个人计算机等的驱动电路中使用晶体管、二极管等半导体装置作为微细的开关元件。特别是，在显示装置中使用的晶体管不仅是用于供给与决定所显示的影像的各像素的灰度相应的电压或电流(数据信号)的选择晶体管，还在用于选择供给数据信号的像素的驱动电路中使用。在此，在显示装置中使用的晶体管根据其用途而所要求的特性不同。例如，作为选择晶体管而使用的晶体管要求截止电流低、多个晶体管间的特性偏差(不均)小。此外，作为驱动电路而使用的晶体管要求高的导通电流。
在上述那样的显示装置中，自以往开发了由将非晶硅、低温多晶硅、单晶硅用于沟道的晶体管构成的显示装置。由于使用了非晶硅、低温多晶硅的显示装置能够在600℃以下的工艺中形成，所以能够使用玻璃基板来进行形成。特别是，使用了非晶硅的显示装置为更单纯的构造且能够在400℃以下的工艺中形成晶体管，所以能够使用例如被称为第8代(2160×2460mm)的大型的玻璃基板来形成显示装置。但是，将非晶硅用于沟道的晶体管移动度低，不能使用于驱动电路的晶体管。
此外，由于将低温多晶硅、单晶硅用于沟道的晶体管与将非晶硅用于沟道的晶体管相比移动度高，所以不仅能够使用于选择晶体管，还能够使用于驱动电路的晶体管。但是，将低温多晶硅、单晶硅用于沟道的晶体管构造以及工艺复杂。此外，由于需要在500℃以上的工艺中形成晶体管，所以不能使用上述那样的大型的玻璃基板来形成使用了低温多晶硅、单晶硅的显示装置。此外，将非晶硅、低温多晶硅、单晶硅用于沟道的晶体管截止电流都高，在将这些晶体管用于选择晶体管的情况下，难以将所供给的信号长时间保持。
此外，近年，显示装置日益高分辨率化，开发了具有行方向的像素数为4096个且列方向的像素数为2160个的被称为所谓“4K”的分辨率的显示装置。进而，为了更平滑地显示动态图像，开发了在1秒中显示的帧数从以往的60帧增加为120帧或240帧的驱动方式。伴随这些开发，对一个像素供给与像素的灰度对应的数据信号的时间与以往相比变得更短。其结果，为了在更短时间内对像素稳定供给数据信号，要求提高在像素中配置的选择晶体管的移动度。
因此，在最近，由代替非晶硅、低温多晶硅、单晶硅而将氧化物半导体用于沟道的晶体管构成的显示装置的开发正在发展(例如，日本特开2014－194579号公报)。将氧化物半导体用于沟道的晶体管与将非晶硅用于沟道的晶体管同样地能够以单纯的构造来实现，能够以与将非晶硅用于沟道的晶体管的制造方法相同程度的低温工艺来制作。进而，已知将氧化物半导体用于沟道的晶体管具有比将非晶硅用于沟道的晶体管更高的移动度，截止电流非常低。
发明内容
发明要解决的课题
但是，将氧化物半导体用于沟道的晶体管与将低温多晶硅、单晶硅用于沟道的晶体管相比移动度低。从而，为了得到更高的导通电流，需要缩短晶体管的L长度(沟道长度)，或增大晶体管的W长度(沟道宽度)。
在日本特开2014－194579号公报所示的晶体管中，为了缩短晶体管的L长度而需要缩短源极·漏极间的距离。在此，源极·漏极间的距离由光刻法以及蚀刻的工序决定。在通过光刻法来构图的情况下，微细化受到曝光机的掩膜图案尺寸限制。特别是，在玻璃基板上通过光刻法构图的情况下，掩膜图案的最小尺寸为2μm左右，晶体管的短沟道化被该掩膜图案尺寸限制。此外，由于晶体管的沟道长度由光刻法决定，所以晶体管的沟道长度受到光刻法的工序中的基板面内偏差的影响。
此外，在日本特开2014－194579号公报所示的晶体管中，各个像素的选择晶体管需要配置为与栅极线、数据线不重叠。从而，若增大晶体管的W长度，则在像素区域中晶体管所占的比率变高，所以像素的开口率降低。
本发明鉴于上述实际情况，其目的在于，提供具有能够增加导通电流的晶体管的显示装置。或其目的在于，提供像素的开口率高的显示装置。
用于解决课题的手段
本发明的一实施方式的显示装置包含：第1电极；第1绝缘层，具有第1上表面以及在到达第1电极的第1开口部中为闭合形状的第1侧壁；被配置在第1侧壁上且第1部与第1电极连接的氧化物半导体层；与氧化物半导体层对置的栅极电极；在氧化物半导体层与栅极电极之间的栅极绝缘层；被配置在第1上表面的上方且与氧化物半导体层的第2部连接的第1透明导电层；以及与第1透明导电层连接且与第1透明导电层为同一层的第2透明导电层。
此外，本发明的一实施方式的显示装置包含：第1电极；第1绝缘层，具有第1上表面以及在到达第1电极的第1开口部为闭合形状的第1侧壁；被配置在第1侧壁上且第1部与第1电极连接的氧化物半导体层；与氧化物半导体层对置的栅极电极；在氧化物半导体层与栅极电极之间的栅极绝缘层；被配置在第1上表面的上方且与氧化物半导体层的第2部连接的第1透明导电层；以及与第1电极连接且与第1透明导电层为同一层的第2透明导电层。
附图说明
图1是表示本发明的一实施方式所涉及的显示装置的概要的俯视图；
图2A是表示本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的俯视图；
图2B是表示本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的放大图的俯视图；
图3是本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的A－B剖面图；
图4是表示在本发明的一实施方式所涉及的显示装置的制造方法中，在基板上形成基底层以及下部电极的工序的俯视图；
图5是表示在本发明的一实施方式所涉及的显示装置的制造方法中，在基板上形成基底层以及下部电极的工序的剖面图；
图6是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成第1绝缘层以及第1透明导电层的工序的俯视图；
图7是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成第1绝缘层以及第1透明导电层的工序的剖面图；
图8是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成氧化物半导体层的工序的俯视图；
图9是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成氧化物半导体层的工序的剖面图；
图10是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的A－B剖面图；
图11是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的A－B剖面图；
图12是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的A－B剖面图；
图13是表示本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的俯视图；
图14是本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的C－D剖面图；
图15是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的C－D剖面图；
图16是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，在基板上形成基底层以及下部电极的工序的剖面图；
图17是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，形成第1绝缘层以及第1透明导电层的工序的剖面图；
图18是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，形成氧化物半导体层的工序的剖面图；
图19是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，形成栅极绝缘层以及栅极电极的工序的剖面图；
图20是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，形成层间绝缘层，在层间绝缘层以及栅极绝缘层中形成开口部的工序的剖面图；
图21是表示本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的俯视图；
图22是本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的E－F剖面图；以及
图23是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的E－F剖面图。
标号说明：
10、11、12、13、20、21、30、31：显示装置
100：基板
110：基底层
120：下部电极
130：第1绝缘层
131：第1侧壁
132：第1区域
137：第1开口部
138：第2开口部
139：第1上表面
140：氧化物半导体层
141：沟道区域
145：第1透明导电层
150、157：栅极绝缘层
152：绝缘层
160：栅极电极
170、179：层间绝缘层
175：第3开口部
176：第4开口部
177：第5开口部
180、182、184：上部电极
186：第2区域
200：第2绝缘层
500：像素
510：选择晶体管
520：像素电极
530：栅极驱动器电路
531、535：栅极线
539：交叉点
540：数据驱动器电路
541：数据线
550：公共布线
551：公共线
555、557：公共电极
560：保持电容
570：驱动器IC
580：FPC
590：外部端子。
具体实施方式
以下，参照附图说明本发明的各实施方式。另外，公开只不过是一例，对本领域技术人员来说关于保有发明主旨的适当变更而可容易地想到的内容当然被包含于本发明的范围。此外，为了使说明更明确，存在附图与实际的方式相比，示意性地表示各部的宽度、厚度、形状等的情况，但只是一例，不对本发明的解释加以限定。此外，在本说明书和各图中，对与关于已出现的图而前述的要素相同的要素赋予同一标号，适当省略详细的说明。
在此，在以下的说明中，“将第一构件和第二构件连接”意味着至少将第一构件和第二构件电连接。也就是说，既可以是第一构件和第二构件被物理地连接，也可以在第一构件和第二构件之间设置其他构件。例如，氧化物半导体层140与下部电极120连接也可以是氧化物半导体层140以及下部电极120直接接触，此外也可以是在氧化物半导体层140和下部电极120之间配置其他层。
此外，在以下的说明中，存在以不同的用语来表现连续的层的情况。例如，在以下的说明中，对应于其功能或位置而以“栅极线531”以及“栅极电极160”这样不同的用语来表现连续的层。其中，这不过是为了便于说明而以不同的用语来表现，没有将“栅极线531”和“栅极电极160”作为不同的构件而明确区分。也就是说，也可以将“栅极线531”和“栅极电极160”替换而表现。此外，关于“第1透明导电层145”以及“像素电极520”也是与上述相同的关系。
〈实施方式1〉
使用图1至图3，说明本发明的一实施方式所涉及的显示装置的概要、像素布局及其剖面构造。作为实施方式1的显示装置10，说明液晶显示装置的晶体管阵列基板。但是，本发明不限定于液晶显示装置，例如，能够应用于利用了有机EL显示装置等发光元件(OLED：Organic Light-Emitting Diode，有机发光二级管)或无机EL显示装置等发光元件的发光型显示装置、电子纸等。
[显示装置10的概要]
图1是表示本发明的一实施方式所涉及的显示装置的概要的俯视图。在图1中，示出了配置了晶体管、布线的晶体管阵列基板的简易的电路图。晶体管阵列基板具备被配置为M行N列(M以及N为自然数)的矩阵状的多个像素500。各像素500通过栅极驱动器电路530、数据驱动器电路540来控制。此外，各像素500与公共布线550连接。
在此，栅极驱动器电路530是选择要供给与各像素500的灰度(日文：階調)对应的数据信号的行的驱动器电路，连接有与各像素500对应设置且在第1方向D1上延伸的栅极线531。此外，数据驱动器电路540是向各像素500供给数据信号的驱动器电路，连接有与各像素500对应设置且在第2方向D2上延伸的数据线541。此外，公共布线550是施加了公共电压的布线，经由在第1方向D1上延伸的公共线551而与各像素500共通地连接。数据驱动器电路540对由栅极驱动器电路530选择的行的像素依次供给数据信号。
栅极驱动器电路530以及数据驱动器电路540分别经由布线与驱动器IC570连接。此外，公共布线550也与驱动器IC570连接。进而，驱动器IC570经由布线与FPC580连接。在FPC580中设置有用于与外部设备连接的外部端子590。在图1中，例示了栅极驱动器电路530、数据驱动器电路540以及公共布线550全部与驱动器IC570连接的结构，但不限定于该结构。例如，也可以是栅极驱动器电路530、数据驱动器电路540以及公共布线550的一部分或全部不经由驱动器IC570而是与FPC580直接连接。
[显示装置10的像素布局]
图2A是表示本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的俯视图。如图2A所示，像素500具有在第1方向D1上延伸的栅极线531、在与第1方向D1交叉的第2方向D2上延伸的数据线541、在栅极线531以及数据线541的交叉点539上配置的选择晶体管510、以及经由选择晶体管510与数据线541连接的像素电极520。此外，未图示但也可以在选择晶体管510和像素电极520之间配置保持电容。
在图2A中，例示了栅极线531以及数据线541在俯视时分别为直线形状且相互正交的布局，但不限定于该布局。例如，也可以是栅极线531以及数据线541这双方或一方弯曲且在第1方向D1或第2方向D2上延伸。此外，在交叉点539上，栅极线531和数据线541也可以以90度以外的角度交叉。
此外，在图2A中，例示了像素电极520为除了一部分的区域之外在栅极线531和数据线541之间设置了偏移的布局，也就是说在俯视时像素电极520为除了一部分的区域之外与栅极线531以及数据线541不重叠的布局，但不限定于该布局。例如，也可以是在俯视时像素电极520的外周端部与栅极线531以及数据线541重叠。
在图2A所示的显示装置10中，选择晶体管510的导通/截止通过被供给至栅极线531的栅极电压来控制。也就是说，通过对栅极线531施加规定的栅极电压，从而选择晶体管510成为导通状态，将数据线541和像素电极520连接。选择晶体管510成为导通状态，从而被供给至数据线541的与像素的灰度对应的数据信号经由选择晶体管510而被供给至像素电极520。
此外，未图示但形成有对与配置了像素电极520的基板对置设置且与该基板一起保持液晶材料的对置基板施加公共电压的公共电极。也就是说，在显示装置10中，液晶材料通过在像素电极520和公共电极之间生成的纵向(相对于基板100的形成了晶体管等的面垂直的方向)电场而被取向。
[显示装置10的构造]
接着，使用俯视图以及剖面图详细说明选择晶体管510以及像素电极520的构造。在此，作为实施方式1的选择晶体管510，例示使用了氧化物半导体作为沟道的构造，但不限定于该构造，还能够使用硅等半导体、Ga－As等化合物半导体、并五苯或四氰代二甲基苯醌(TCNQ)等有机半导体作为沟道。
图2B是表示本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的放大图的俯视图。此外，图3是本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的A－B剖面图。首先，使用剖面图说明显示装置10的构造。如图3所示，显示装置10具有：基板100、在基板100上配置的基底层110、在基底层110上配置的下部电极120(第1电极)、具有在到达下部电极120的第1开口部137中被设置为环状的第1侧壁131以及第1上表面139的第1绝缘层130、在第1上表面139的上方配置的第1透明导电层145。在此，还能够将上述的环状称为闭合的形状或包围某区域的形状。在图2B中，作为第1侧壁131的环状的例子，例示了四边的闭合的形状，但环状也可以是圆形，也可以是四边形以外的多边形。
此外，显示装置10具有在第1侧壁131以及第1透明导电层145上配置的氧化物半导体层140、与在第1侧壁131上配置的氧化物半导体层140对置设置的栅极电极160、以及在氧化物半导体层140和栅极电极160之间配置的栅极绝缘层150。在此，第1透明导电层145被配置在氧化物半导体层140和第1绝缘层130之间，在第1区域132中与氧化物半导体层140的一方(第1部)连接。此外，下部电极120在第2区域186中与氧化物半导体层140的另一方(第2部)连接。进而，显示装置10具有与第1透明导电层145连接且与第1透明导电层145为同一层的像素电极520(第2透明导电层)。在此，像素电极520是如上述那样被供给与像素的灰度对应的数据信号的像素电极。
如图3所示，第1绝缘层130的第1侧壁131是倾斜面朝向上方(第1开口部137朝向上方而扩大)的锥形形状。此外，第1绝缘层130的第1开口部137以将图2B的斜线部(沟道区域141)的内周作为图案端部的图案形状而被配置。此外，第1绝缘层130的第1开口部137的图案端部处设置的第1侧壁131如图2B的斜线部(沟道区域141)那样，沿着该图案的内周而被设置为环状。
如图2B所示，栅极电极160为栅极线531的一部分，下部电极120为数据线541的一部分。换言之，栅极电极160被包含于栅极线531，下部电极120被包含于数据线541。此外，换言之，栅极线531与栅极电极160连接，数据线541与下部电极120连接。
接着，更详细地说明在上述说明的晶体管中包含的各层的形状以及材料。
基板100能够使用玻璃基板。此外，除了玻璃基板之外，还能够使用石英基板、蓝宝石基板、树脂基板等具有透光性的绝缘基板。此外，在可折曲的显示装置(柔性显示器)的情况下，能够使用具有可挠性的基板作为基板100。能够使用树脂基板作为具有可挠性的基板。能够使用例如聚酰亚胺树脂、丙烯树脂、环氧树脂等材料作为树脂基板。此外，能够使用对这些材料混入了提高基板的耐热性的杂质而成的树脂基板。
能够使用能够抑制来自基板100的杂质向氧化物半导体层140进行扩散的材料作为基底层110。例如，能够使用氮化硅(SiNx)、氮氧化硅(SiNxOy)、氧化硅(SiOx)、氧氮化硅(SiOxNy)、氮化铝(AlNx)、氮氧化铝(AlNxOy)、氧化铝(AlOx)、氧氮化铝(AlOxNy)等(x、y为任意)作为基底层110。此外，也可以使用层叠了这些膜而成的构造。
在此，SiOxNy是含有氮(N)的量比氧(O)少的硅化合物，AlOxNy是含有氮(N)的量比氧(O)少的铝化合物。此外，SiNxOy是含有氧的量比氮少的硅化合物，AlNxOy是含有氧的量比氮少的铝化合物。
上述例示的基底层110由能够以纳米量级控制膜厚的薄膜形成。能够使用通过物理气相沉积法(Physical Vapor Deposition：PVD法)或化学气相沉积法(Chemical VaporDeposition：CVD法)而成膜的薄膜作为能够以纳米量级控制膜厚的薄膜。在此，PVD法是使用了喷溅法、真空气相沉积法、电子束气相沉积法、镀法以及分子线外延法等的成膜方法。此外，CVD法是使用了热CVD法、等离子体CVD法、催化剂CVD法(Cat(Catalytic)－CVD法或热丝CVD法)等的成膜方法。此外，只要能够以纳米量级(小于1μm的范围)控制膜厚，则也可以是使用上述例示的气相沉积法以外的方法进行成膜而成的薄膜。
下部电极120能够使用一般的金属材料或导电性材料。例如，能够使用铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、锌(Zn)、钼(Mo)、铟(In)、锡(Sn)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)、铋(Bi)等。此外，也可以使用这些材料的合金。此外，也可以使用这些材料的氮化物。此外，也可以使用ITO(氧化铟锡)、IGO(氧化铟镓)、IZO(氧化铟锌)、GZO(镓作为掺杂剂而被添加的氧化锌)等导电性氧化物。此外，也可以使用层叠了这些膜而成的构造。下部电极120也能够与基底层110同样地由能够以纳米量级控制膜厚的薄膜形成。
在此，作为下部电极120使用的材料，优选使用对于具有将氧化物半导体用于沟道的晶体管的显示装置的制造工序中的热处理工序具有耐热性，且与在其上层配置的氧化物半导体层140的接触电阻低的材料。在此，为了得到与氧化物半导体层140良好的电接触，能够使用功函数比氧化物半导体层140小的金属材料。此外，在下部电极120上对氧化物半导体层140进行成膜的情况下，下部电极120表面被暴露于氧气气氛。从而，为了得到与氧化物半导体层140良好的电接触，使用至少下部电极120的最表面难以氧化的材料为佳。或者，使用即使至少下部电极120的最表面氧化也难以高电阻化的材料为佳。
第1绝缘层130与基底层110同样地，能够使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等无机绝缘材料、聚酰亚胺树脂、丙烯树脂、环氧树脂、硅酮树脂、氟树脂、硅氧烷树脂等有机绝缘材料。此外，第1绝缘层130由能够以纳米量级控制膜厚的薄膜形成，能够使用通过与基底层110同样的方法而形成的薄膜。第1绝缘层130和基底层110既可以使用相同的材料，也可以使用不同的材料。
此外，在图3中，例示了第1绝缘层130的第1侧壁131的剖面形状为直线状的顺锥形形状的构造，但不限定于该构造，第1侧壁131的形状也可以是朝向上方为凸形状的顺锥形形状，相反也可以是朝向上方为凹形状的顺锥形形状。另一方面，第1侧壁131不限定于倾斜面朝向上方的顺锥形形状，也可以是垂直形状，或也可以是倾斜面朝向下方的逆锥形形状。
此外，在图3中，例示了第1绝缘层130为单层的构造，但不限定于该构造，也可以是层叠了多个不同的层的构造。此时，第1侧壁131的锥形角以及形状也可以根据不同的层而不同。此外，也可以通过层叠不同的物理特性的层(例如SiNx以及SiOx)作为第1绝缘层130，从而形成根据第1侧壁131的部位而物理特性不同的氧化物半导体层140。也就是说，显示装置10的晶体管也可以具有串联连接了特性不同的氧化物半导体层140而成的沟道。
第1透明导电层145以及像素电极520能够使用一般的具有透光性的导电性材料。例如，也可以使用ITO(氧化铟锡)、IGO(氧化铟镓)、IZO(氧化铟锌)、ZnO(氧化锌)、SnO2(氧化锡)、In2O3(氧化铟)、GZO(镓作为掺杂剂而被添加的氧化锌)、铌(Nb)等杂质作为掺杂剂而被添加的氧化钛等导电性氧化物。此外，也可以使用层叠了这些膜而成的构造。
氧化物半导体层140能够使用具有半导体的特性的氧化金属。例如，能够使用包含铟(In)、镓(Ga)、锌(Zn)以及氧(O)的氧化物半导体。特别是，能够使用具有In：Ga：Zn：O＝1：1：1：4的组成比的氧化物半导体。其中，被使用于本发明而包含In、Ga、Zn以及O的氧化物半导体不限定于上述的组成，还能够使用与上述不同的组成的氧化物半导体。例如，也可以为了提高移动度而增大In的比率。此外，也可以为了增大带隙并减少光照射所导致的影响而增大Ga的比率。此外，氧化物半导体层140能够由能够以纳米量级控制膜厚的薄膜形成。
此外，也可以对包含In、Ga、Zn以及O的氧化物半导体添加其他元素，例如也可以添加Al、Sn等金属元素。此外，除了上述的氧化物半导体以外还能够使用氧化锌(ZnO)、氧化镍(NiO)、氧化锡(SnO2)、氧化钛(TiO2)、氧化钒(VO2)、氧化铟(In2O3)、钛酸锶(SrTiO3)等。另外，氧化物半导体层140既可以是非晶，也可以是结晶性。此外，氧化物半导体层140也可以是非晶和结晶的混相。
栅极绝缘层150与基底层110以及第1绝缘层130同样地，能够使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等无机绝缘材料。此外，栅极绝缘层150由能够以纳米量级控制膜厚的薄膜形成，能够使用通过与基底层110同样的方法形成的薄膜。此外，栅极绝缘层150能够使用层叠了这些绝缘层而成的构造。栅极绝缘层150既可以是与基底层110以及第1绝缘层130相同的材料，也可以是不同的材料。
栅极电极160能够使用与下部电极120相同的材料。栅极电极160既可以使用与下部电极120相同的材料，也可以使用不同的材料。作为栅极电极160而使用的材料，优选使用对于将氧化物半导体用于沟道的晶体管的制造工序中的热处理工序具有耐热性，且具有使得在栅极电极为0V时晶体管截止的增强型的功函数的材料。栅极电极160能够由能够以纳米量级控制膜厚的薄膜形成。在图3中，例示了栅极电极160为单层的构造，但不限定于该构造，也可以是层叠了多个不同的层而成的构造。
[显示装置10的动作]
说明使用图2B以及图3所示的显示装置10驱动像素的动作。如图2B所示，显示装置10具有栅极线531、数据线541、选择晶体管510以及像素电极520。在此，选择晶体管510是将氧化物半导体层140作为沟道的晶体管。此外，栅极线531与栅极电极160连接。此外，数据线541与下部电极120连接。此外，像素电极520与选择晶体管510的漏极侧连接，选择晶体管510成为导通状态从而经由选择晶体管510而与数据线541连接。
首先，对栅极线531施加将选择晶体管510设为导通状态的栅极电压，从而对栅极电极160也施加栅极电压。并且，基于对栅极电极160施加的栅极电压，经由栅极绝缘层150而在氧化物半导体层140中生成电场，从而在第1侧壁131上配置的氧化物半导体层140中形成沟道。在此，第1侧壁131被设置为环状，所以如图2B所示那样形成环状的沟道区域141。在此，关于图2B所示的选择晶体管510，其沟道区域形成为环状，因此将该结构称为“包围型”或“包围型晶体管”。
若在氧化物半导体层140中形成了沟道区域141的状态下对数据线541施加数据信号，则数据信号经由下部电极120、沟道区域141以及第1透明导电层145而被供给至像素电极520。也就是说，下部电极120作为源极电极而发挥作用，第1透明导电层145作为漏极电极而发挥作用。并且，对栅极线531施加的栅极电压变换为将选择晶体管510设为截止状态的电压，从而选择晶体管510成为截止状态，像素电极520保持为被供给数据信号的状态。在像素电极520和在对置基板中设置的公共电极之间，形成基于这些电极间的电位差的电场，液晶材料被取向。
也就是说，在显示装置10中，选择晶体管510的栅极电极160、作为源极电极而发挥作用的下部电极120、以及作为漏极电极而发挥作用的第1透明导电层145能够配置于在俯视时与栅极线531或数据线541重叠的区域。更具体而言，选择晶体管510能够在包含栅极线531与数据线541交叉的区域、即交叉点539的区域中形成。
在此，将氧化物半导体层140用于沟道的选择晶体管510的截止电流非常小，所以被供给至像素电极520的数据信号被维持至下一帧的数据信号供给为止，但也可以根据需要而设置用于保持被供给至像素电极520的数据信号的保持电容。此外，在图2B以及图3中，例示了在俯视时与栅极电极160不重叠的区域中也配置了氧化物半导体层140的构造，但不限定于该构造，也可以是在俯视时与栅极电极160不重叠的区域中不配置氧化物半导体层140的构造。
如上述那样，在显示装置10中，在第1侧壁131上配置的氧化物半导体层140作为沟道而发挥作用。从而，显示装置10中的沟道长度通过第1绝缘层130的膜厚以及第1侧壁131的锥形角来控制。
以上那样，根据本发明的实施方式1所涉及的显示装置10，在第1绝缘层130的第1侧壁131上配置的氧化物半导体层140成为沟道，所以能够通过对第1绝缘层130的膜厚以及第1侧壁131的锥形角这双方或一方进行控制来控制选择晶体管510的沟道长度。如上述那样，第1绝缘层130由能够以纳米量级控制膜厚的薄膜形成，所以能够实现具有与偏差的量级为微米量级的光刻法的构图极限相比更小的沟道长度的晶体管。其结果，能够提供具有能够提高导通电流的晶体管的显示装置。
此外，根据本发明的实施方式1所涉及的显示装置10，能够将选择晶体管510配置于栅极线531与数据线541交叉的交叉点539，所以能够提供像素的开口率高的显示装置。此外，在第1侧壁131的附近，第1透明导电层145被配置在第1绝缘层130与氧化物半导体层140之间，从而能够进一步降低选择晶体管510的导通电阻。
此外，根据本发明的实施方式1所涉及的显示装置10，对环状的第1侧壁131配置氧化物半导体层140，沟道区域141形成为环状，所以氧化物半导体层140的图案端部不被包含于沟道区域141。氧化物半导体层140的图案端部在氧化物半导体层140的蚀刻时有时物理特性发生变化，但在显示装置10中，氧化物半导体层140的图案端部不被包含于沟道区域141，所以不产生氧化物半导体层140的图案端部引起的泄露路径。也就是说，能够实现具有截止电流更少的晶体管的显示装置。
此外，若根据本发明的实施方式1所涉及的显示装置10，第1绝缘层130的膜厚如上述那样使用PVD法或CVD法能够以纳米量级来控制，所以膜厚的基板面内偏差也能够控制到纳米量级。此外，第1侧壁131的锥形角通过第1绝缘层130的蚀刻速率以及抗蚀剂的后退量来控制，这些偏差控制也能够以与第1绝缘层130的膜厚偏差等同的量级来控制。从而，第1绝缘层130的膜厚以及锥形角的基板面内的偏差能够与基于光刻法的构图的基板面内的偏差相比更小。其结果，能够实现具有能够抑制沟道长度的基板面内偏差的晶体管的显示装置。
此外，根据本发明的实施方式1所涉及的显示装置10，第1侧壁131的倾斜面为锥形形状，从而氧化物半导体层140以及栅极绝缘层150相对于第1侧壁131的覆盖性(覆盖)提高。从而，在第1侧壁131上形成的氧化物半导体层140以及栅极绝缘层150的膜厚的控制性变好。其结果，能够得到具有特性偏差少的晶体管的显示装置。
[显示装置10的制造方法]
使用图4至图9，参照俯视图以及剖面图说明本发明的一实施方式所涉及的显示装置的制造方法。
图4是表示在本发明的一实施方式所涉及的显示装置的制造方法中，在基板上形成基底层以及下部电极的工序的俯视图。图5是表示在本发明的一实施方式所涉及的显示装置的制造方法中，在基板上形成基底层以及下部电极的工序的剖面图。如图5所示，在基板100上对基底层110以及下部电极120进行成膜，通过光刻法以及蚀刻来形成图4所示的下部电极120(以及数据线541)的图案。在此，下部电极120的蚀刻优选在下部电极120的蚀刻速率与基底层110的蚀刻速率的选择比大的条件下进行处理。
图6是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成第1绝缘层以及第1透明导电层的工序的俯视图。此外，图7是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成第1绝缘层以及第1透明导电层的工序的剖面图。如图7所示，在下部电极120上以及基底层110上对第1绝缘层130以及第1透明导电层145进行成膜，通过光刻法以及蚀刻来形成图6所示的第1开口部137的图案。
在此，既可以将第1绝缘层130以及第1透明导电层145一并蚀刻，也可以分别以不同工序来蚀刻。例如，也可以首先通过光刻法以及蚀刻在第1透明导电层145中形成与第1开口部137对应的开口部，将形成了开口部的第1透明导电层145作为掩膜而对第1绝缘层130进行蚀刻从而形成第1开口部137。或也可以在形成了第1绝缘层130的图案之后，在第1绝缘层130的上表面以及侧壁上对第1透明导电层145进行成膜，通过光刻法以及蚀刻而形成第1透明导电层145的图案。
第1绝缘层130的蚀刻优选在至少第1绝缘层130的蚀刻速率与下部电极120的蚀刻速率的选择比大的条件下进行处理。在第1开口部137到达下部电极120以及基底层110的情况下，第1绝缘层130的蚀刻在第1绝缘层130的蚀刻速率与下部电极120以及基底层110这双方的蚀刻速率的选择比大的条件下进行处理为佳。在此，在第1绝缘层130以及基底层110以相同的材料形成等、难以确保第1绝缘层130与基底层110的高选择比的情况下，也可以在基底层110上配置成为蚀刻阻挡层的层。此外，在图6中，第1开口部137为方形的图案，但不限定于该图案形状，例如也可以是圆形、椭圆形、多边形、弯曲形等多种多样的形状。
在此，说明用于将第1绝缘层130的第1侧壁131设为锥形形状的蚀刻方法。第1侧壁131的锥形角通过第1绝缘层130的蚀刻速率以及在对第1绝缘层130进行蚀刻时作为掩膜而使用的抗蚀剂的水平方向的蚀刻速率(以下称为抗蚀剂的后退量)来控制。例如，在与第1绝缘层130的蚀刻速率相比抗蚀剂的后退量更小的情况下，第1侧壁131的锥形角变大(接近于垂直的角度)，在抗蚀剂的后退量为零的情况下，第1侧壁131成为垂直。另一方面，在与第1绝缘层130的蚀刻速率相比抗蚀剂的后退量更大的情况下，第1侧壁131的锥形角变小(平缓的倾斜)。在此，抗蚀剂的后退量能够通过抗蚀剂图案端部的锥形角、抗蚀剂的蚀刻速率来调整。
图8是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成氧化物半导体层的工序的俯视图。图9是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成氧化物半导体层的工序的剖面图。如图9所示，在图7所示的基板的整个面上对氧化物半导体层140进行成膜，通过光刻法以及蚀刻来形成图8所示的氧化物半导体层140的图案。氧化物半导体层140能够使用喷溅法来进行成膜。氧化物半导体层140形成为至少覆盖沿着在第1绝缘层130中设置的第1开口部137的图案内周而设置为环状的第1侧壁131即可。
此外，在对氧化物半导体层140进行蚀刻时，对在氧化物半导体层140的下方设置的第1透明导电层145进行蚀刻。通过该蚀刻，在形成氧化物半导体层140的图案的工序中能够形成图8所示的像素电极520的图案。氧化物半导体层140、第1透明导电层145以及像素电极520的蚀刻既可以通过干法蚀刻来进行，也可以通过湿法蚀刻来进行。在通过湿法蚀刻对氧化物半导体层140、第1透明导电层145以及像素电极520进行蚀刻的情况下，能够使用包含草酸的蚀刻剂。
在此，在图9中，例示了氧化物半导体层140在第1侧壁131的整个区域中形成的结构，但不限定于该结构，例如也可以是仅覆盖第1侧壁131的一部分的形状。或也可以是在第1侧壁131中存在没有形成氧化物半导体层140的部位。此外，在图9中，例示了不去除像素电极520上的氧化物半导体层140的制造方法，但不限定于该制造方法，也可以去除像素电极520上的氧化物半导体层140。
并且，在图9所示的基板的整个面上形成栅极绝缘层150以及栅极电极160，通过光刻法以及蚀刻形成图2B以及图3所示的栅极电极160的图案。在此，如图2B所示，配置为在俯视时栅极电极160覆盖环状的第1侧壁131。通过上述所示的制造工序，能够形成如图2B以及图3所示那样的本发明的实施方式1所涉及的显示装置10。在此，在图3中的第1侧壁131上形成的氧化物半导体层140成为沟道区域141。也就是说，在图2B中沟道区域141形成在氧化物半导体层140与栅极电极160重叠的区域。换言之，选择晶体管510的沟道区域141沿着第1侧壁131而形成为环状，沟道区域141成为不包含氧化物半导体层140的图案端部的包围型的结构。
以上那样，根据本发明的实施方式1所涉及的显示装置10的制造方法，通过将第1绝缘层130以及第1透明导电层145一并蚀刻，将第1透明导电层145以及氧化物半导体层140一并蚀刻，从而不需要单独设置形成第1透明导电层145的图案的蚀刻工序，能够以更少的工序数来实现显示装置10。其结果，能够提高生产率，能够降低制造成本。
〈实施方式1的变形例1〉
使用图10说明本发明的一实施方式的变形例。实施方式1的变形例1所涉及的显示装置11与在实施方式1中说明的显示装置10类似。在以下的说明中，对具有与显示装置10相同的构造以及功能的要素赋予同一标号，省略详细的说明。
[显示装置11的构造]
图10是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的剖面图。图10所示的显示装置11与图3所示的显示装置10类似，但显示装置11与显示装置10的不同点在于，在氧化物半导体层140与第1透明导电层145重叠的区域中氧化物半导体层140被配置在第1透明导电层145的下方，在配置了像素电极520的区域中没有配置氧化物半导体层140。
图10所示的显示装置11能够通过将氧化物半导体层140的蚀刻和第1透明导电层145的蚀刻分别以不同的工序来进行从而实现。在图10中，例示了在配置了像素电极520的区域中没有配置氧化物半导体层140的构造，但不限定于该构造。例如，也可以如图3的显示装置10所示那样在配置了像素电极520的区域中配置氧化物半导体层140。
以上那样，根据本发明的实施方式1的变形例1所涉及的显示装置11，由于没有配置氧化物半导体层140，所以能够提高配置了像素电极520的区域中的透光率。
〈实施方式1的变形例2〉
使用图11，说明本发明的一实施方式的变形例。实施方式1的变形例2所涉及的显示装置12与在实施方式1中说明的显示装置10类似。在以下的说明中，对具有与显示装置10相同的构造以及功能的要素赋予同一标号，省略详细的说明。
[显示装置12的构造]
图11是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的剖面图。图11所示的显示装置12与图3所示的显示装置10类似，但显示装置12与显示装置10的不同点在于，像素电极520(第2透明导电层)经由在第1绝缘层130中配置的第2开口部138而与选择晶体管510的下部电极120(第1电极)连接，选择晶体管510的第1透明导电层145与像素电极520被分离。
也就是说，在显示装置12中，下部电极120作为选择晶体管510的漏极电极而发挥作用，第1透明导电层145作为源极电极而发挥作用。从而，数据线541与第1透明导电层145由同一层形成，第1透明导电层145成为数据线541的一部分。在图11中，例示了在像素电极520上配置了氧化物半导体层140的构造，但不限定于该构造，也可以是在像素电极520上没有配置氧化物半导体层140的构造。此外，在图11中，例示了数据线541以及第1透明导电层145为同一层的构造，但不限定于该构造，也可以是数据线541由与第1透明导电层145不同的层的导电层形成。
以上那样，根据本发明的实施方式1的变形例2所涉及的显示装置12，像素电极520与选择晶体管510的下部电极120连接，从而作为选择晶体管510的漏极电极的下部电极120能够延伸至像素电极520附近，所以能够减小选择晶体管510和像素电极520之间的电阻值。
〈实施方式1的变形例3〉
使用图12说明本发明的一实施方式的变形例。实施方式1的变形例3所涉及的显示装置13与在实施方式1的变形例2中说明的显示装置12类似。在以下的说明中，对具有与显示装置12相同的构造以及功能的要素赋予同一标号，省略详细的说明。
[显示装置13的构造]
图12是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的剖面图。图12所示的显示装置13与图11所示的显示装置12类似，但显示装置13与显示装置12的不同点在于，在氧化物半导体层140与第1透明导电层145重叠的区域中氧化物半导体层140被配置在第1透明导电层145的下方，在配置了像素电极520的区域中没有配置氧化物半导体层140。
图12所示的显示装置13能够将氧化物半导体层140的蚀刻和第1透明导电层145的蚀刻分别以不同的工序来进行从而实现。在图12中，例示了在配置了像素电极520的区域中没有配置氧化物半导体层140的构造，但不限定于该构造。例如，也可以如图11的显示装置12所示那样在配置了像素电极520的区域中配置氧化物半导体层140。
以上那样，根据本发明的实施方式1的变形例3所涉及的显示装置13，由于没有配置氧化物半导体层140，所以能够提高配置了像素电极520的区域中的透光率。
〈实施方式2〉
使用图13以及图14，说明本发明的一实施方式所涉及的像素布局及其剖面构造。作为实施方式2的显示装置20，说明横电场方式的液晶显示装置的晶体管阵列基板。另外，关于显示装置20的概要，由于与实施方式1相同，所以在此省略说明。
[显示装置20的像素布局]
图13是表示本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的俯视图。如图13所示，像素500具有：在第1方向D1上延伸的栅极线531、在与第1方向D1交叉的第2方向D2上一边弯曲一边延伸的数据线541、被配置在栅极线531以及数据线541的交叉点539上的选择晶体管510、经由选择晶体管510与数据线541连接的像素电极520、在俯视时与像素电极520对置配置且与在第1方向D1上延伸的公共线551连接的公共电极555(第3透明导电层)、以及在俯视时与像素电极520和上部电极180重叠且与选择晶体管510以及像素电极520连接的保持电容560。
如图13所示，像素电极520以及公共电极555一边沿着数据线541弯曲一边在第2方向D2上延伸。此外，保持电容560被设置在像素电极520的一部分与经由第3开口部175与公共电极555连接的上部电极180在俯视时重叠的区域。此外，公共线551为了避开在交叉点539上配置的选择晶体管510而在第1方向D1上延伸。
在此，在图13中，例示了像素电极520沿着相邻的2根数据线541而被配置2根，在2根像素电极520的大致中间配置了1根公共电极555的结构，但不限定于该结构。例如，也可以是，公共电极555沿着相邻的2根数据线541而被配置2根，在2根公共电极555的大致中间配置1根像素电极520。此外，也可以是沿着相邻的数据线541配置的像素电极520以及公共电极555的一方或双方为3根以上。
在图13中，例示了数据线541、像素电极520以及公共电极555一边弯曲一边在第2方向D2上延伸的结构，但不限定于该结构，数据线541、像素电极520以及公共电极555也可以是为直线形状且在第2方向D2上延伸的结构。此外，在图13中，例示了保持电容560被连接到选择晶体管510以及像素电极520的结构，但不限定于该结构。例如，只要选择晶体管510的截止电流充分小到能够将被供给至像素电极520的数据信号维持至下一帧的数据信号供给为止的程度，则能够省略保持电容560。
在图13所示的显示装置20中，向栅极线531施加栅极电压从而选择晶体管510成为导通状态。并且，若选择晶体管510为导通状态且向数据线541施加数据信号，则数据信号经由选择晶体管510而被供给至像素电极520。另一方面，公共电压经由公共线551而被施加给公共电极555。也就是说，在显示装置20中，向像素电极520(第2透明导电层)以及公共电极555(第3透明导电层)施加不同的电压，液晶材料通过在像素电极520和公共电极555之间生成的横向(相对于基板100的形成了晶体管等的面水平的方向)电场而被取向。换言之，像素电极520(第2透明导电层)以及公共电极555(第3透明导电层)分别与不同的电源连接。
[显示装置20的构造]
接着，使用俯视图以及剖面图详细说明选择晶体管510以及像素电极520的构造。在此，说明作为实施方式2的选择晶体管510以及像素电极520，使用了与图3所示的实施方式1的选择晶体管510以及像素电极520相同的构造的情况，还能够使用与实施方式1的变形例所示的选择晶体管以及像素电极相同的构造。此外，例示使用了氧化物半导体作为实施方式2的选择晶体管510的沟道的构造，但不限定于该构造，还能够使用硅等半导体、Ga－As等化合物半导体、并五苯或四氰代二甲基苯醌(TCNQ)等有机半导体作为沟道。
图14是本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的C－D剖面图。如图14所示，显示装置20除了图3所示的显示装置10的选择晶体管510的构造之外，还具有被配置在栅极电极160上且设置了到达公共电极555的第3开口部175的层间绝缘层170(第3绝缘层)、以及经由第3开口部175与公共电极555连接的上部电极180。在此，如图14所示，公共线551以及公共电极555(第3透明导电层)由与第1透明导电层145以及像素电极520(第2透明导电层)同一层形成。
此外，在显示装置20中，栅极电极160为栅极线531的一部分，下部电极120为数据线541的一部分。换言之，栅极电极160被包含于栅极线531，下部电极120被包含于数据线541。此外，换言之，栅极线531与栅极电极160连接，数据线541与下部电极120连接。此外，选择晶体管510能够在包含栅极线531与数据线541交叉的区域、即交叉点539的区域中形成。
保持电容560是将像素电极520和上部电极180设为一对电极的电容元件。此外，保持电容560是将在像素电极520和上部电极180之间配置的栅极绝缘层150以及层间绝缘层170作为电介质的电容元件。在图14所示的显示装置20中，例示了保持电容560的与像素电极520对置的电极由比栅极电极160的层更上层的上部电极180形成的构造，但不限定于该构造。例如，也可以是保持电容560的与像素电极520对置的电极由与栅极电极160同一层形成的构造。也就是说，保持电容560也可以是将栅极绝缘层150作为电介质的电容元件。
与连接到像素500的选择晶体管510的栅极线531相邻的栅极线535通过由与栅极绝缘层150同一层形成的绝缘层152而从公共线551隔离。
此外，在图14中，例示了在公共电极555上配置了氧化物半导体层140的构造，但不限定于该构造，也可以在公共电极555上不配置氧化物半导体层140，而是上部电极180和公共电极555接触的构造。
在此，例示了图14所示的显示装置20是使用图3所示的显示装置10实现横电场方式的液晶显示装置的构造，但不限定于该构造。例如，也可以使用图10至图12所示的显示装置11至13来实现横电场方式的液晶显示装置。
接着，更详细地说明在上述说明的晶体管中包含的各层的形状以及材料。在此，基板100、基底层110、下部电极120、第1绝缘层130、氧化物半导体层140、第1透明导电层145、像素电极520、栅极绝缘层150以及栅极电极160能够使用与在实施方式1中说明的部件相同的部件。
层间绝缘层170与基底层110、第1绝缘层130以及栅极绝缘层150同样地，能够使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等无机绝缘材料。此外，层间绝缘层170由能够以纳米量级控制膜厚的薄膜形成，能够使用通过与基底层110同样的方法形成的薄膜。作为层间绝缘层170，除了上述的无机绝缘材料之外还能够使用TEOS层或有机绝缘材料。在此，TEOS层是指将TEOS(正硅酸乙酯，Tetra Ethyl Ortho Silicate)作为原料的CVD层，是具有将基底的阶差缓和而平坦化的效果的膜。此外，作为有机绝缘材料，能够使用聚酰亚胺树脂、丙烯树脂、环氧树脂、硅酮树脂、氟树脂、硅氧烷树脂等。层间绝缘层170既可以将上述的材料以单层来使用，也可以层叠。例如，也可以使无机绝缘材料以及有机绝缘材料层叠。
上部电极180能够使用与下部电极120以及栅极电极160相同的材料。上部电极180既可以使用与下部电极120以及栅极电极160相同的材料，也可以使用不同的材料。此外，上部电极180除了作为下部电极120以及栅极电极160而列举的材料以外还能够使用铜(Cu)、银(Ag)、金(Au)等。上部电极180能够使用由能够以纳米量级控制膜厚的薄膜形成的薄膜。作为上部电极180而使用的材料，优选使用对于将氧化物半导体用于沟道的晶体管的制造工序中的热处理工序具有耐热性的材料。
以上那样，根据本发明的实施方式2所涉及的显示装置20，能够得到与实施方式1所涉及的显示装置第10等同的效果，能够实现视场角更宽的横电场方式的液晶显示装置。此外，能够形成保持电容560而不增加工序数。
〈实施方式2的变形例1〉
使用图15，说明本发明的一实施方式的变形例。实施方式2的变形例1所涉及的显示装置21与在实施方式2中说明的显示装置20类似。在以下的说明中，对具有与显示装置20相同的构造以及功能的要素赋予同一标号，省略详细的说明。
[显示装置21的构造]
图15是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的剖面图。图15所示的显示装置21与图14所示的显示装置20类似，但显示装置21与显示装置20的不同点在于，具有将与氧化物半导体层140连接的上部电极184(第2电极)以及下部电极120与像素电极520连接的上部电极182、以及被配置在氧化物半导体层140与上部电极184之间的层间绝缘层170(第2绝缘层)。
若更详细地说明，显示装置21与显示装置20的不同点在于，上部电极184经由在层间绝缘层170中设置的第5开口部177而与第1绝缘层130上的氧化物半导体层140连接，上部电极182经由在第1绝缘层130以及层间绝缘层170中设置的第4开口部176而将像素电极520(第2透明导电层)和选择晶体管510的下部电极120(第1电极)连接，选择晶体管510的第1透明导电层145与像素电极520分离。
此外，在图15中未明示，但在显示装置21中，与图14的显示装置20不同，上部电极184成为数据线541的一部分。也就是说，数据线541经由上部电极184与第1透明导电层145连接。在显示装置21中，下部电极120作为选择晶体管510的漏极电极而发挥作用，第1透明导电层145作为源极电极而发挥作用。
在此，在图15中，例示了上部电极184和氧化物半导体层140接触的构造，但不限定于该构造，例如，也可以是第5开口部177到达至第1透明导电层145，上部电极184和第1透明导电层145接触的构造。此外，与上述同样地，也可以是第4开口部176到达至像素电极520，上部电极182与在第4开口部176中露出的像素电极520的上表面接触的构造。此外，在图15中，例示了在像素电极520上以及公共电极555上配置了氧化物半导体层140的构造，但不限定于该构造，也可以是在像素电极520上以及公共电极555上不配置氧化物半导体层140的构造。
以上那样，根据本发明的实施方式2的变形例1所涉及的显示装置21，像素电极520与选择晶体管510的下部电极120连接，从而能够将从作为选择晶体管510的漏极电极的下部电极120至像素电极520通过与下部电极120同一层的布线来连接。作为下部电极120，能够使用比透明导电层电阻低的金属材料，所以能够通过该结构，减小选择晶体管510和像素电极520之间的电阻值。
[显示装置21的制造方法]
使用图16至图20，参照剖面图说明本发明的一实施方式所涉及的显示装置的制造方法。
图16是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，在基板上形成基底层以及下部电极的工序的剖面图。如图16所示，在基板100上对基底层110以及下部电极120进行成膜，通过光刻法以及蚀刻而形成下部电极120(以及数据线541)的图案。在此，下部电极120的蚀刻优选在下部电极120的蚀刻速率与基底层110的蚀刻速率的选择比大的条件下进行处理。
图17是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，形成第1绝缘层以及第1透明导电层的工序的剖面图。如图17所示，在下部电极120上以及基底层110上对第1绝缘层130以及第1透明导电层145进行成膜，通过光刻法以及蚀刻而形成第1开口部137以及第2开口部138的图案。第1绝缘层130以及第1透明导电层145的加工方法能够采用与实施方式1相同的方法。
第1绝缘层130的蚀刻优选至少在第1绝缘层130的蚀刻速率与下部电极120的蚀刻速率的选择比大的条件下进行处理。在第1开口部137或第2开口部138到达下部电极120以及基底层110的情况下，第1绝缘层130的蚀刻也可以在第1绝缘层130的蚀刻速率与下部电极120以及基底层110这双方的蚀刻速率的选择比大的条件下进行处理。在此，在第1绝缘层130以及基底层110由相同的材料形成等、难以确保第1绝缘层130与基底层110的高选择比的情况下，也可以在基底层110上配置成为蚀刻阻挡层的层。此外，第1开口部137以及第2开口部138的图案形状既可以是方形，也可以是圆形、椭圆形、多边形、弯曲形等多种多样的形状。
图18是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，形成氧化物半导体层的工序的剖面图。如图18所示，在图17所示的基板的整个面上对氧化物半导体层140进行成膜，通过光刻法以及蚀刻来形成图18所示的氧化物半导体层140的图案。氧化物半导体层140能够使用喷溅法而成膜。氧化物半导体层140以至少覆盖沿着在第1绝缘层130中设置的第1开口部137的图案内周而设置为环状的第1侧壁131的方式形成即可。
此外，在对氧化物半导体层140进行蚀刻时，对在氧化物半导体层140的下方设置的第1透明导电层145进行蚀刻。通过该蚀刻，能够通过形成氧化物半导体层140的图案的工序来形成图18所示的像素电极520以及公共电极555的图案。氧化物半导体层140、第1透明导电层145、像素电极520以及公共电极555的蚀刻既可以通过干法蚀刻来进行，也可以通过湿法蚀刻来进行。在通过湿法蚀刻来对氧化物半导体层140、第1透明导电层145、像素电极520以及公共电极555进行蚀刻的情况下，能够使用包含草酸的蚀刻剂。
图19是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，形成栅极绝缘层以及栅极电极的工序的剖面图。如图19所示，在图18所示的基板的整个面上形成栅极绝缘层150以及栅极电极160，通过光刻法以及蚀刻而形成栅极电极160的图案。未图示但栅极电极160以在俯视时覆盖环状的第1侧壁131的方式配置。在此，如图19所示，栅极绝缘层150作为栅极电极160的蚀刻阻挡层而发挥作用，在图19中表示仅栅极电极160被蚀刻的状态。其中，也可以将栅极绝缘层150以及栅极电极160一并蚀刻。
图20是表示在本发明的一实施方式的变形例所涉及的显示装置的制造方法中，形成层间绝缘层，并在层间绝缘层以及栅极绝缘层中形成开口部的工序的剖面图。如图20所示，在图19所示的基板的整个面上对层间绝缘层170进行成膜，通过光刻法以及蚀刻而形成图20所示的第3开口部175、第4开口部176以及第5开口部177的图案。在图20中，说明了在第3开口部175、第4开口部176以及第5开口部177中将氧化物半导体层140作为蚀刻阻挡层的蚀刻方法，但不限定于该方法。例如，也可以通过对氧化物半导体层140进行蚀刻，使第1透明导电层145、像素电极520以及公共电极555露出的蚀刻方法来形成第3开口部175、第4开口部176以及第5开口部177。
并且，在图20所示的基板的整个面上对上部电极层进行成膜，如图15所示那样形成上部电极180、182以及184的图案。通过上述所示的制造工序，能够形成如图15所示那样的本发明的实施方式2的变形例1所涉及的显示装置21。在此，在图15中的第1侧壁131上形成的氧化物半导体层140成为沟道区域。也就是说，选择晶体管510的沟道区域沿着第1侧壁131而形成为环状，沟道区域成为不包含氧化物半导体层140的图案端部的包围型的结构。
以上那样，根据本发明的实施方式2的变形例1所涉及的显示装置21的制造方法，通过将第1绝缘层130以及第1透明导电层145一并蚀刻，将第1透明导电层145以及氧化物半导体层140一并蚀刻，从而不需要单独设置形成第1透明导电层145的图案的蚀刻工序，能够以更少的工序数来实现显示装置10。其结果，能够提高生产率，能够降低制造成本。此外，使下部电极120以及像素电极520在第4开口部176中露出，经由上部电极182将下部电极120和像素电极520连接，从而能够以更少的工序数来实现显示装置21的构造。
〈实施方式3〉
使用图21以及图22，说明本发明的一实施方式所涉及的像素布局及其剖面构造。作为实施方式3的显示装置30，说明横电场方式的液晶显示装置的晶体管阵列基板。另外，关于显示装置30的概要，与实施方式1相同，所以在此省略说明。
[显示装置30的像素布局]
图21是表示本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的俯视图。如图21所示，像素500具有：在第1方向D1上延伸的栅极线531、在与第1方向D1交叉的第2方向D2上一边弯曲一边延伸的数据线541、被配置在栅极线531以及数据线541的交叉点539上的选择晶体管510、经由选择晶体管510而与数据线541连接的像素电极520、一边沿着数据线541弯曲一边在第2方向D2上延伸且以在俯视时与像素电极520重叠的方式在像素的大致整体上配置的公共电极557、以及被配置于在俯视时像素电极520与公共电极557重叠的区域且与选择晶体管510以及像素电极520连接的保持电容560。
公共电极557在被配置为矩阵状的像素中与在第2方向D2上相邻的像素共通地配置。此外，在图21中，例示了在俯视时公共电极557在像素的大致整体上配置从而与像素电极520重叠的结构，但不限定于该结构。例如，如图13所示的显示装置20中的像素电极520和公共电极555的关系那样，公共电极557也可以以隔着一边弯曲一边在第2方向D2上延伸的像素电极520的方式沿着相邻的数据线541而配置2根。
也就是说，公共电极557(第4透明导电层)在俯视时至少被配置于与像素电极520不同的区域，以在像素500中生成横向的电场的方式被配置即可。此外，为了构成保持电容，也可以是在俯视时在一部分的区域中公共电极557和像素电极520重叠。
如图21所示，像素电极520被配置在相邻的数据线541的大致中间，一边沿着相邻的数据线541弯曲一边在第2方向D2上延伸。在图21中，例示了沿着相邻的数据线541配置的像素电极520为1根的结构，但像素电极520也可以沿着相邻的数据线541而被配置2根以上。
在图21中，例示了数据线541、像素电极520以及公共电极557一边弯曲一边在第2方向D2上延伸的结构，但不限定于该结构，数据线541、像素电极520以及公共电极557也可以是为直线形状且在第2方向D2上延伸的结构。此外，在图21中，例示了保持电容560被连接到选择晶体管510以及像素电极520的结构，但不限定于该结构。例如，只要选择晶体管510的截止电流充分小到能够将被供给至像素电极520的数据信号维持至下一帧的数据信号供给为止的程度，则能够省略保持电容560。
在图21所示的显示装置30中，与图13所示的显示装置20同样地，数据信号经由选择晶体管510而被供给至像素电极520(第2透明导电层)。另一方面，向公共电极557(第4透明导电层)施加公共电压。也就是说，在俯视时像素电极520和公共电极557不重叠的区域中，液晶材料通过在像素电极520和公共电极557之间生成的横向(相对于基板100的形成了晶体管等的面水平的方向)电场而被取向。
[显示装置30的构造]
接着，使用俯视图以及剖面图详细说明选择晶体管510以及像素电极520的构造。在此，说明使用了与图3所示的实施方式1的选择晶体管510以及像素电极520同样的构造作为实施方式3的选择晶体管510以及像素电极520的情况，但还能够使用与实施方式1的变形例所示的选择晶体管以及像素电极同样的构造。此外，例示使用了氧化物半导体作为实施方式3的选择晶体管510的沟道的构造，但不限定于该构造，还能够使用硅等半导体、Ga－As等化合物半导体、并五苯或四氰代二甲基苯醌(TCNQ)等有机半导体作为沟道。
图22是本发明的一实施方式所涉及的显示装置的选择晶体管区域以及像素区域的E－F剖面图。图22所示的选择晶体管510的构造是与图3所示的显示装置10的选择晶体管510同样的构造，所以在此省略说明。图22所示的显示装置30与图14所示的显示装置20不同，公共电极557由与第1透明导电层145以及像素电极520不同的层形成。在俯视时重叠的像素电极520和公共电极557之间配置有栅极绝缘层157以及层间绝缘层179。
在此，将在像素电极520和公共电极557之间配置的绝缘层(栅极绝缘层157以及层间绝缘层179)称为第2绝缘层200。也就是说，显示装置30的保持电容560是将像素电极520和公共电极557作为一对电极且将第2绝缘层200作为电介质的电容元件。
在图22中，例示了第2绝缘层200包含栅极绝缘层157以及层间绝缘层179的构造，但不限定于该构造。例如，第2绝缘层200也可以是栅极绝缘层157或层间绝缘层179的任一个。第2绝缘层200能够包含被配置于在第1透明导电层145以及像素电极520的同一层与公共电极557的同一层之间的层。例如，第2绝缘层200除了栅极绝缘层157、层间绝缘层179之外，也可以包含第1绝缘层130的同一层。
与连接到像素500的选择晶体管510的栅极线531相邻的栅极线535通过由与选择晶体管510的层间绝缘层170同一层形成的层间绝缘层179而从公共电极557隔离。
此外，在图22中，例示了在像素电极520上配置了氧化物半导体层140的构造，但不限定于该构造，也可以是在像素电极520上没有配置氧化物半导体层140的构造。
以上那样，根据本发明的实施方式3所涉及的显示装置30，能够得到与实施方式1所涉及的显示装置10等同的效果，能够实现视场角更宽的横电场方式的液晶显示装置。此外，能够形成保持电容560而不增加工序数。此外，公共电极557在俯视时在像素500的大致整体上被配置，针对在列方向上相邻的像素共通地配置，从而能够降低公共布线的电阻。其结果，能够抑制像素电路驱动中的信号延迟。
〈实施方式3的变形例1〉
使用图23说明本发明的一实施方式的变形例。实施方式3的变形例1所涉及的显示装置31与在实施方式3中说明的显示装置30类似。在以下的说明中，对具有与显示装置30相同的构造以及功能的要素赋予同一标号，省略详细的说明。
[显示装置31的构造]
图23是本发明的一实施方式的变形例所涉及的显示装置的选择晶体管区域以及像素区域的剖面图。图23所示的显示装置31与图22所示的显示装置30类似，但显示装置31与显示装置30的不同点在于，上部电极184经由在层间绝缘层170中设置的第5开口部177而与第1绝缘层130上的氧化物半导体层140连接，上部电极182经由在第1绝缘层130以及层间绝缘层170中设置的第4开口部176而将像素电极520(第2透明导电层)和选择晶体管510的下部电极120(第1电极)连接，选择晶体管510的第1透明导电层145与像素电极520分离。
此外，在图23中未明示，但在显示装置31中，与图22的显示装置30不同，上部电极184成为数据线541的一部分。也就是说，数据线541经由上部电极184而与第1透明导电层145连接。在显示装置31中，下部电极120作为选择晶体管510的漏极电极而发挥作用，第1透明导电层145作为源极电极而发挥作用。
在此，在图23中，例示了上部电极184和氧化物半导体层140接触的构造，但不限定于该构造，例如，也可以是第5开口部177到达至第1透明导电层145，上部电极184和第1透明导电层145接触的构造。此外，与上述同样地，也可以是第4开口部176到达至像素电极520，上部电极182与在第4开口部176中露出的像素电极520的上表面接触的构造。此外，在图23中，例示了在像素电极520上配置了氧化物半导体层140的构造，但不限定于该构造，也可以是在像素电极520上没有配置氧化物半导体层140的构造。
以上那样，根据本发明的实施方式3的变形例1所涉及的显示装置31，通过像素电极520与选择晶体管510的下部电极120连接，从而能够将从作为选择晶体管510的漏极电极的下部电极120至像素电极520为止通过与下部电极120同一层的布线来连接。能够使用比透明导电层电阻更低的金属材料作为下部电极120，所以能够通过该结构，减小选择晶体管510和像素电极520之间的电阻值。
另外，本发明不限于上述的实施方式，能够在不脱离意旨的范围内适当变更。

Claims (16)

1.一种显示装置，其特征在于，具有：
第1电极；
第1绝缘层，具有第1上表面以及在到达所述第1电极的第1开口部中为闭合形状的第1侧壁；
氧化物半导体层，被配置在所述第1侧壁上，第1部与所述第1电极连接；
栅极电极，与所述氧化物半导体层对置；
栅极绝缘层，位于所述氧化物半导体层与所述栅极电极之间；
第1透明导电层，被配置在所述第1上表面的上方，与所述氧化物半导体层的第2部连接；
第2透明导电层，与所述第1透明导电层连接，与所述第1透明导电层为同一层；
第4透明导电层，在俯视时至少被配置在与所述第2透明导电层不同的区域，被供给与所述第2透明导电层不同的电压；以及
第2绝缘层，被配置在所述第2透明导电层与所述第4透明导电层之间，
所述第2透明导电层是被供给与像素的灰度对应的数据信号的像素电极。
2.一种显示装置，其特征在于，具有：
第1电极；
第1绝缘层，具有第1上表面以及在到达所述第1电极的第1开口部中为闭合形状的第1侧壁；
氧化物半导体层，被配置在所述第1侧壁上，第1部与所述第1电极连接；
栅极电极，与所述氧化物半导体层对置；
栅极绝缘层，位于所述氧化物半导体层与所述栅极电极之间；
第1透明导电层，被配置在所述第1上表面的上方，与所述氧化物半导体层的第2部连接；
第2透明导电层，与所述第1透明导电层连接，与所述第1透明导电层为同一层；以及
第3透明导电层，与所述第1透明导电层以及所述第2透明导电层为同一层，在俯视时与所述第2透明导电层对置，被供给与所述第2透明导电层不同的电压，
所述第2透明导电层是被供给与像素的灰度对应的数据信号的像素电极。
3.如权利要求1或2所述的显示装置，其特征在于，还具有：
栅极线，被供给栅极电压，该栅极电压控制以所述氧化物半导体层作为沟道的晶体管的导通/截止；以及
数据线，被供给所述数据信号；
所述栅极线与所述栅极电极连接，
所述数据线与所述第1电极连接，
所述晶体管被配置在所述栅极线与所述数据线交叉的区域。
4.如权利要求3所述的显示装置，其特征在于，
所述第1侧壁为倾斜面朝向上方的锥形形状。
5.如权利要求4所述的显示装置，其特征在于，
所述第1透明导电层被配置在所述第1上表面与所述氧化物半导体层之间。
6.一种显示装置，其特征在于，具有：
第1电极；
第1绝缘层，具有第1上表面以及在到达所述第1电极的第1开口部中为闭合形状的第1侧壁；
氧化物半导体层，被配置在所述第1侧壁上，第1部与所述第1电极连接；
栅极电极，与所述氧化物半导体层对置；
栅极绝缘层，位于所述氧化物半导体层与所述栅极电极之间；
第1透明导电层，被配置在所述第1上表面的上方，与所述氧化物半导体层的第2部连接；以及
第2透明导电层，与所述第1电极连接，与所述第1透明导电层为同一层。
7.如权利要求6所述的显示装置，其特征在于，
所述第2透明导电层是被供给与像素的灰度对应的数据信号的像素电极。
8.如权利要求7所述的显示装置，其特征在于，还具有：
第2电极，与所述氧化物半导体层或所述第1透明导电层连接；以及第2绝缘层，被配置在所述氧化物半导体层与所述第2电极之间或所述第1透明导电层与所述第2电极之间。
9.如权利要求8所述的显示装置，其特征在于，还具有：
第4透明导电层，在俯视时至少在与所述第2透明导电层不同的区域中被配置在所述第2绝缘层上，且被供给与所述第2透明导电层不同的电压。
10.如权利要求9所述的显示装置，其特征在于，还具有：
栅极线，被供给栅极电压，该栅极电压控制以所述氧化物半导体层作为沟道的晶体管的导通/截止；以及
数据线，被供给所述数据信号；
所述栅极线与所述栅极电极连接，
所述数据线与所述第2电极连接，
所述晶体管被配置在所述栅极线与所述数据线交叉的区域。
11.如权利要求10所述的显示装置，其特征在于，
所述第1侧壁为倾斜面朝向上方的锥形形状。
12.如权利要求11所述的显示装置，其特征在于，
所述第1透明导电层被配置在所述第1上表面与所述氧化物半导体层之间。
13.如权利要求7所述的显示装置，其特征在于，还具有：
第3透明导电层，与所述第1透明导电层以及所述第2透明导电层为同一层，在俯视时与所述第2透明导电层对置，被供给与所述第2透明导电层不同的电压。
14.如权利要求13所述的显示装置，其特征在于，还具有：
栅极线，被供给栅极电压，该栅极电压控制以所述氧化物半导体层作为沟道的晶体管的导通/截止；以及
数据线，供给所述数据信号；
所述栅极线与所述栅极电极连接，
所述数据线与所述第1透明导电层连接，
所述晶体管被配置在所述栅极线与所述数据线交叉的区域。
15.如权利要求14所述的显示装置，其特征在于，
所述第1侧壁为倾斜面朝向上方的锥形形状。
16.如权利要求15所述的显示装置，其特征在于，
所述第1透明导电层被配置在所述第1上表面与所述氧化物半导体层之间。
CN201610079368.0A 2015-02-09 2016-02-04 显示装置 Active CN105870125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-023018 2015-02-09
JP2015023018A JP2016146422A (ja) 2015-02-09 2015-02-09 表示装置

Publications (2)

Publication Number Publication Date
CN105870125A CN105870125A (zh) 2016-08-17
CN105870125B true CN105870125B (zh) 2018-11-02

Family

ID=56567024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610079368.0A Active CN105870125B (zh) 2015-02-09 2016-02-04 显示装置

Country Status (3)

Country Link
US (1) US9647000B2 (zh)
JP (1) JP2016146422A (zh)
CN (1) CN105870125B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6149878B2 (ja) * 2015-02-13 2017-06-21 日亜化学工業株式会社 発光素子
US9837475B2 (en) * 2015-12-21 2017-12-05 Japan Display Inc. Display device
JP6412036B2 (ja) 2015-12-21 2018-10-24 株式会社ジャパンディスプレイ 表示装置
JP6870950B2 (ja) * 2016-10-05 2021-05-12 株式会社ジャパンディスプレイ 表示装置
US10541274B2 (en) 2017-01-26 2020-01-21 Hrl Laboratories, Llc Scalable, stackable, and BEOL-process compatible integrated neuron circuit
US10297751B2 (en) * 2017-01-26 2019-05-21 Hrl Laboratories, Llc Low-voltage threshold switch devices with current-controlled negative differential resistance based on electroformed vanadium oxide layer
US11861488B1 (en) 2017-06-09 2024-01-02 Hrl Laboratories, Llc Scalable excitatory and inhibitory neuron circuitry based on vanadium dioxide relaxation oscillators
US11682667B2 (en) 2017-06-27 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Memory cell including cell transistor including control gate and charge accumulation layer
US11508792B2 (en) * 2018-03-28 2022-11-22 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
US11889728B2 (en) * 2018-08-28 2024-01-30 Sharp Kabushiki Kaisha Display device
CN109378317A (zh) * 2018-10-12 2019-02-22 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
CN109599424B (zh) * 2018-12-06 2021-01-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN111092106B (zh) * 2019-11-28 2022-07-08 云谷（固安）科技有限公司 一种显示面板及其制备方法
CN111341794A (zh) * 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法
WO2023156876A1 (ja) * 2022-02-17 2023-08-24 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2023166379A1 (ja) * 2022-03-04 2023-09-07 株式会社半導体エネルギー研究所 半導体装置
JPWO2023175437A1 (zh) * 2022-03-18 2023-09-21
JPWO2023187543A1 (zh) * 2022-03-31 2023-10-05
KR20250003528A (ko) * 2022-04-15 2025-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN119343714A (zh) * 2022-04-22 2025-01-21 株式会社半导体能源研究所 显示装置及电子设备
CN119769195A (zh) * 2022-08-23 2025-04-04 株式会社半导体能源研究所 半导体装置
WO2024052773A1 (ja) * 2022-09-08 2024-03-14 株式会社半導体エネルギー研究所 半導体装置、およびその作製方法
WO2024074954A1 (ja) * 2022-10-06 2024-04-11 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2024084366A1 (ja) * 2022-10-21 2024-04-25 株式会社半導体エネルギー研究所 半導体装置、及び、記憶装置
WO2024100499A1 (ja) * 2022-11-10 2024-05-16 株式会社半導体エネルギー研究所 半導体装置
WO2024141885A1 (ja) * 2022-12-28 2024-07-04 株式会社半導体エネルギー研究所 積層体の作製方法及び半導体装置の作製方法
WO2024154035A1 (ja) * 2023-01-20 2024-07-25 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び、電子機器
WO2024171005A1 (ja) * 2023-02-17 2024-08-22 株式会社半導体エネルギー研究所 半導体装置
WO2024180432A1 (ja) * 2023-03-01 2024-09-06 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2024209326A1 (ja) * 2023-04-05 2024-10-10 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2025017439A1 (ja) * 2023-07-20 2025-01-23 株式会社半導体エネルギー研究所 半導体装置
WO2025022270A1 (ja) * 2023-07-26 2025-01-30 株式会社半導体エネルギー研究所 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783515A (zh) * 2004-05-22 2006-06-07 三星Sdi株式会社 Tft及其制造方法，包括该tft的平板显示器及其制造方法
CN101009297A (zh) * 2006-01-26 2007-08-01 三星电子株式会社 显示装置及其制造方法
CN101174651A (zh) * 2007-12-10 2008-05-07 友达光电股份有限公司 像素结构、薄膜晶体管及其制作方法
CN101728435A (zh) * 2008-10-31 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN103489921A (zh) * 2013-09-29 2014-01-01 合肥京东方光电科技有限公司 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN103915507A (zh) * 2012-12-31 2014-07-09 瀚宇彩晶股份有限公司 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI323946B (en) * 2007-05-10 2010-04-21 Au Optronics Corp Thin film transistor, pixel structure and fabricating method thereof
CN102754022B (zh) 2010-02-26 2016-11-09 株式会社半导体能源研究所 液晶显示装置
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
US10985196B2 (en) * 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783515A (zh) * 2004-05-22 2006-06-07 三星Sdi株式会社 Tft及其制造方法，包括该tft的平板显示器及其制造方法
CN101009297A (zh) * 2006-01-26 2007-08-01 三星电子株式会社 显示装置及其制造方法
CN101174651A (zh) * 2007-12-10 2008-05-07 友达光电股份有限公司 像素结构、薄膜晶体管及其制作方法
CN101728435A (zh) * 2008-10-31 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN103915507A (zh) * 2012-12-31 2014-07-09 瀚宇彩晶股份有限公司 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法
CN103489921A (zh) * 2013-09-29 2014-01-01 合肥京东方光电科技有限公司 一种薄膜晶体管及其制造方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US9647000B2 (en) 2017-05-09
JP2016146422A (ja) 2016-08-12
CN105870125A (zh) 2016-08-17
US20160233251A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
CN105870125B (zh) 显示装置
CN106328658B (zh) 半导体装置
CN105759519A (zh) 显示装置
JP6448311B2 (ja) 半導体装置
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
JP2010021170A (ja) 半導体装置およびその製造方法
CN101958339A (zh) 有机发光显示装置及其制造方法
US12191316B2 (en) Semiconductor device
US9559214B2 (en) Semiconductor device
JP7327940B2 (ja) 半導体装置及び表示装置
JP2017139276A (ja) 半導体装置
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
US10431603B2 (en) Semiconductor device
US9653612B2 (en) Semiconductor device
JP2022077413A (ja) 酸化物半導体薄膜トランジスタ
TWI802478B (zh) 主動元件基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant