CN105825879B - 灵敏放大器的版图及其形成方法、存储器的版图 - Google Patents
灵敏放大器的版图及其形成方法、存储器的版图 Download PDFInfo
- Publication number
- CN105825879B CN105825879B CN201510011857.8A CN201510011857A CN105825879B CN 105825879 B CN105825879 B CN 105825879B CN 201510011857 A CN201510011857 A CN 201510011857A CN 105825879 B CN105825879 B CN 105825879B
- Authority
- CN
- China
- Prior art keywords
- grizzly bar
- connection hole
- pattern
- active area
- hole pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 241000216843 Ursus arctos horribilis Species 0.000 claims description 228
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 90
- 101100478187 Arabidopsis thaliana MOS4 gene Proteins 0.000 description 16
- 101100461812 Arabidopsis thaliana NUP96 gene Proteins 0.000 description 16
- 101100262446 Arabidopsis thaliana UBA1 gene Proteins 0.000 description 16
- 101150090280 MOS1 gene Proteins 0.000 description 15
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 15
- 101100508768 Arabidopsis thaliana IMPA3 gene Proteins 0.000 description 14
- 102100030393 G-patch domain and KOW motifs-containing protein Human genes 0.000 description 14
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 14
- 101000874141 Homo sapiens Probable ATP-dependent RNA helicase DDX43 Proteins 0.000 description 10
- 101000821981 Homo sapiens Sarcoma antigen 1 Proteins 0.000 description 10
- 102100035724 Probable ATP-dependent RNA helicase DDX43 Human genes 0.000 description 10
- 102100021466 Sarcoma antigen 1 Human genes 0.000 description 10
- 101001057156 Homo sapiens Melanoma-associated antigen C2 Proteins 0.000 description 7
- 102100027252 Melanoma-associated antigen C2 Human genes 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种灵敏放大器的版图及其形成方法、存储器的版图,所述灵敏放大器的版图形成方法包括:提供存储单元的版图,去掉所述存储单元的版图中的第二连接孔图形和第九连接孔图形;沿第二方向延伸所述第一金属图形至连接所述第二金属图形;沿第二方向延伸所述第八金属图形至连接所述第六金属图形。
Description
技术领域
本发明涉及一种灵敏放大器的版图及其形成方法、存储器的版图。
背景技术
随着微处理设计领域规模越来越大,存储器面积占据整个芯片的大部分面积,而且随着工艺的发展,存储器在芯片中的含量会越来越多,因此设计高密度的存储器能够在一定程度上减小芯片的面积,从而能够降低成本。存储器通常包括由存储单元组成的存储阵列、地址译码器、读写控制电路和灵敏放大器,灵敏放大器连接存储单元。
现有的存储单元版图和灵敏放大器版图是基于不同的规则形成的,一般灵敏放大器版图基于logic的design rule,而存储单元是基于专门的design rule。然而,基于logic的design rule形成的灵敏放大器面积较大。
发明内容
本发明解决的问题是基于现有灵敏放大器版图形成的灵敏放大器尺寸较大。
为解决上述问题,本发明提供一种灵敏放大器的版图形成方法,包括:
提供第一存储单元的版图,所述第一存储单元的版图包括:第一栅条图形、第二栅条图形、第三栅条图形、第四栅条图形、第一有源区图形、第二有源区图形、第三有源区图形、第四有源区图形、第一连接孔图形、第二连接孔图形、第三连接孔图形、第四连接孔图形、第五连接孔图形、第六连接孔图形、第七连接孔图形、第八连接孔图形、第九连接孔图形、第十连接孔图形、第十一连接孔图形、第十二连接孔图形、第十三连接孔图形、第十四连接孔图形、第一金属图形、第二金属图形、第三金属图形、第四金属图形、第五金属图形、第六金属图形、第七金属图形、第八金属图形、第九金属图形和第十金属图形;
所述第一栅条图形和第三栅条图形沿第一方向依次间隔设置,所述第二栅条图形和第四栅条图形沿所述第一方向依次间隔设置;所述第一栅条图形和第二栅条图形沿第二方向依次间隔设置,所述第三栅条图形和第四栅条图形沿所述第二方向依次间隔设置;所述第一有源区图形、第二有源区图形、第三有源区图形和第四有源区图形沿所述第一方向依次间隔设置;
所述第一有源区图形与所述第一栅条图形和第二栅条图形交叠,所述第一连接孔图形位于所述第一栅条图形第一侧的第一有源区图形内,所述第二连接孔图形位于所述第一栅条图形第二侧和第二栅条图形第一侧之间的第一有源区图形内,所述第三连接孔图形位于所述第二栅条图形第二侧的第一有源区图形内;
所述第二有源区图形与所述第二栅条图形交叠,所述第四连接孔图形位于所述第二栅条图形第一侧的第二有源区图形内,所述第五连接孔图形位于所述第二栅条图形第二侧的第二有源区图形内;
所述第三有源区图形与第三栅条图形交叠,所述第六连接孔图形位于所述第三栅条图形第一侧的第三有源区图形内,所述第七连接孔图形位于所述第三栅条图形第二侧的第三有源区图形内;
所述第四有源区图形与第三栅条图形和第四栅条图形交叠,所述第八连接孔图形位于所述第三栅条图形第一侧的第四有源区图形内,所述第九连接孔图形位于所述第三栅条图形第二侧和第四栅条图形第一侧之间的第四有源区图形内,所述第十连接孔图形位于所述第四栅条图形第二侧的第四有源区图形内;第一栅条图形、第二栅条图形、第三栅条图形和第四栅条图形的第一侧和第二侧为在第二方向上相对的两侧;
所述第十一连接孔图形位于所述第一有源区图形第二侧和第三有源区图形之间的第三栅条图形内,第十二连接孔图形位于所述第二有源区图形和第四有源区图形第一侧之间的第二栅条图形内,第十三连接孔图形位于第一有源区图形第一侧的第一栅条图形内,第十四连接孔图形位于第四有源区图形第二侧的第四栅条图形内;所述第一有源区图形和第四有源区图形的第一侧和第二侧为在第一方向上相对的两侧;
所述第一金属图形覆盖所述第一连接孔图形,第二金属图形覆盖所述第二连接孔图形、第四连接孔图形和第十一连接孔图形,第三金属图形覆盖所述第三连接孔图形,第四金属图形覆盖所述第五连接孔图形,第五金属图形覆盖所述第六连接孔图形,第六金属图形覆盖所述第七连接孔图形、第九连接孔图形和第十二连接孔图形,第七金属图形覆盖所述第八连接孔图形,第八金属图形覆盖所述第十连接孔图形,第九金属图形覆盖所述第十三连接孔图形,第十金属图形覆盖所述第十四连接孔图形;
去掉所述存储单元的版图中的第二连接孔图形和第九连接孔图形;
沿第二方向延伸所述第一金属图形至连接所述第二金属图形;
沿第二方向延伸所述第八金属图形至连接所述第六金属图形。
本发明还提供一种灵敏放大器的版图,包括:第一栅条图形、第二栅条图形、第三栅条图形、第四栅条图形、第一有源区图形、第二有源区图形、第三有源区图形、第四有源区图形、第一连接孔图形、第三连接孔图形、第四连接孔图形、第五连接孔图形、第六连接孔图形、第七连接孔图形、第八连接孔图形、第十连接孔图形、第十一连接孔图形、第十二连接孔图形、第十三连接孔图形、第十四连接孔图形、第一金属图形、第二金属图形、第三金属图形、第四金属图形、第五金属图形、第六金属图形、第七金属图形、第八金属图形、第九金属图形和第十金属图形;
所述第一栅条图形和第三栅条图形沿第一方向依次间隔设置,所述第二栅条图形和第四栅条图形沿所述第一方向依次间隔设置;所述第一栅条图形和第二栅条图形沿第二方向依次间隔设置,所述第三栅条图形和第四栅条图形沿所述第二方向依次间隔设置;所述第一有源区图形、第二有源区图形、第三有源区图形和第四有源区图形沿所述第一方向依次间隔设置;
所述第一有源区图形与所述第一栅条图形和第二栅条图形交叠,所述第一连接孔图形位于所述第一栅条图形第一侧的第一有源区图形内,所述第三连接孔图形位于所述第二栅条图形第二侧的第一有源区图形内,所述第一栅条图形和第二栅条图形位于所述第一连接孔图形和第三连接孔图形之间;
所述第二有源区图形与所述第二栅条图形交叠,所述第四连接孔图形位于所述第二栅条图形第一侧的第二有源区图形内,所述第五连接孔图形位于所述第二栅条图形第二侧的第二有源区图形内;
所述第三有源区图形与第三栅条图形交叠,所述第六连接孔图形位于所述第三栅条图形第一侧的第三有源区图形内,所述第七连接孔图形位于所述第三栅条图形第二侧的第三有源区图形内;
所述第四有源区图形与第三栅条图形和第四栅条图形交叠,所述第八连接孔图形位于所述第三栅条图形第一侧的第四有源区图形内,所述第十连接孔图形位于所述第四栅条图形第二侧的第四有源区图形内,所述第三栅条图形和第四栅条图形位于所述第八连接孔图形和第十连接孔图形之间;第一栅条图形、第二栅条图形、第三栅条图形和第四栅条图形的第一侧和第二侧为在第二方向上相对的两侧;
所述第十一连接孔图形位于所述第一有源区图形第二侧和第三有源区图形之间的第三栅条图形内,第十二连接孔图形位于所述第二有源区图形和第四有源区图形第一侧之间的第二栅条图形内,第十三连接孔图形位于第一有源区图形第一侧的第一栅条图形内,第十四连接孔图形位于第四有源区图形第二侧的第四栅条图形内;所述第一有源区图形和第四有源区图形的第一侧和第二侧为在第一方向上相对的两侧;
所述第一金属图形覆盖所述第一连接孔图形,第二金属图形覆盖所述第四连接孔图形和第十一连接孔图形,第三金属图形覆盖所述第三连接孔图形,第四金属图形覆盖所述第五连接孔图形,第五金属图形覆盖所述第六连接孔图形,第六金属图形覆盖所述第七连接孔图形和第十二连接孔图形,第七金属图形覆盖所述第八连接孔图形,第八金属图形覆盖所述第十连接孔图形,第九金属图形覆盖所述第十三连接孔图形,第十金属图形覆盖所述第十四连接孔图形;
其中,所述第一金属图形与所述第二金属图形连接,第八金属图形与所述第六金属图形连接。
本发明还提供一种存储器的版图,包括:
上述灵敏放大器的版图;
存储单元的版图,所述存储单元的版图包括第三边缘直线,所述第三边缘直线适于与所述第一边缘直线重合以拼接所述存储单元的版图和灵敏放大器的版图。
本发明还提供一种存储器的版图,包括:
上述灵敏放大器的版图;
存储单元的版图,所述存储单元的版图包括第四边缘直线,所述第四边缘直线适于与所述第二边缘直线重合以拼接所述存储单元的版图和灵敏放大器的版图。
与现有技术相比,本发明技术方案提供的灵敏放大器的版图,是在存储单元的版图基础上获得的,所以灵敏放大器的版图与存储单元的版图设计规则相同,简化了版图形成的方法,大大减小了灵敏放大器的尺寸,并且,灵敏放大器的版图可以和存储单元的版图直接拼接以实现灵敏放大器和存储单元的电路连接。
附图说明
图1为一种现有6T结构的存储单元示意图;
图2为图1所示存储单元的版图;
图3为本发明灵敏放大器的版图;
图4为图3所示灵敏放大器的电路图;
图5为灵敏放大器和存储单元的电路连接图;
图6为灵敏放大器和存储单元的拼接版图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1为一种现有6T结构的存储单元示意图,所述存储单元包括:第一MOS管MOS1、第二MOS管MOS2、第三MOS管MOS3、第四MOS管MOS4,第五MOS管MOS5和第六MOS管MOS6。
第三MOS管MOS3的源极和第四MOS管MOS4的源极均连接电源线VDD。第一MOS管MOS1的源极和第二MOS管MOS2的源极均连接地线VSS。
第三MOS管MOS3的漏极连接第五MOS管MOS5的源极、第一MOS管MOS1的漏极、第四MOS管MOS4的栅极和第二MOS管MOS2的栅极。第四MOS管MOS4的漏极连接第六MOS管MOS6的源极、第二MOS管MOS2的漏极、第三MOS管MOS3的栅极和第一MOS管MOS1的栅极。
第五MOS管MOS5和第六MOS管MOS6的栅极均连接字线WL。第五MOS管MOS5的漏极连接第一位线BL,第六MOS管MOS6的漏极连接第二位线BLX。
图2为图1所示存储单元的版图,所述存储单元的版图包括:第一栅条图形G1、第二栅条图形G2、第三栅条图形G3、第四栅条图形G4、第一有源区图形A1、第二有源区图形A2、第三有源区图形A3、第四有源区图形A4、第一连接孔图形CT1、第二连接孔图形CT2、第三连接孔图形CT3、第四连接孔图形CT4、第五连接孔图形CT5、第六连接孔图形CT6、第七连接孔图形CT7、第八连接孔图形CT8、第九连接孔图形CT9、第十连接孔图形CT10、第十一连接孔图形CT11、第十二连接孔图形CT12、第十三连接孔图形CT13、第十四连接孔图形CT14、第一金属图形M1、第二金属图形M2、第三金属图形M3、第四金属图形M4、第五金属图形M5、第六金属图形M6、第七金属图形M7、第八金属图形M8、第九金属图形M9和第十金属图形M10。
所述第一栅条图形G1和第三栅条图形G3沿第一方向依次间隔设置,所述第二栅条图形G2和第四栅条图形G4沿第一方向依次间隔设置。所述第一栅条图形G1和第二栅条图形G2沿第二方向依次间隔设置,第三栅条图形G3和第四栅条图形G4沿第二方向依次间隔设置。
第一有源区图形A1、第二有源区图形A2、第三有源区图形A3和第四有源区图形A4沿第一方向依次间隔设置。所述第一方向和第二方向可以为相互垂直的两个方向。所述间隔设置表示互相不具有连接或重叠关系。
第一有源区图形A1与所述第一栅条图形G1和第二栅条图形G2交叠。第一连接孔图形CT1位于所述第一栅条图形G1第一侧的第一有源区图形A1内。第二连接孔图形CT2位于第一栅条图形G1第二侧和第二栅条图形G2第一侧之间的第一有源区图形A1内。第三连接孔图形CT3位于第二栅条图形G2第二侧的第一有源区图形A1内。
第二有源区图形A2与第二栅条图形G2交叠。第四连接孔图形CT4位于所述第二栅条图形G2第一侧的第二有源区图形A2内。第五连接孔图形CT5位于所述第二栅条图形G2第二侧的第二有源区图形A2内。
第三有源区图形A3与第三栅条图形G3交叠。第六连接孔图形CT6位于所述第三栅条图形G3第一侧的第三有源区图形A3内。第七连接孔图形CT7位于所述第三栅条图形G3第二侧的第三有源区图形A3内。
第四有源区图形A4与第三栅条图形G3和第四栅条图形G4交叠。第八连接孔图形CT8位于所述第三栅条图形G3第一侧的第四有源区图形A4内。第九连接孔图形CT9位于第三栅条图形G3第二侧和第四栅条图形G4第一侧之间的第四有源区图形A4内,第十连接孔图形CT10位于第四栅条图形G4第二侧的第四有源区图形A4内。所述第一栅条图形G1、第二栅条图形G2、第三栅条图形G3和第四栅条图形G4的第一侧和第二侧为在第二方向上相对的两侧。
第十一连接孔图形CT11位于所述第一有源区图形A1第二侧和第三有源区图形A3之间的第三栅条图形G3内。第十二连接孔图形CT12位于所述第二有源区图形A2和第四有源区图形A4第一侧之间的第二栅条图形G2内。第十三连接孔图形CT13位于第一有源区图形A1第一侧的第一栅条图形G1内。第十四连接孔图形CT14位于第四有源区图形A4第二侧的第四栅条图形G4内。所述第一有源区图形A1和第四有源区图形A4的第一侧和第二侧为在第一方向上相对的两侧。
第一金属图形M1覆盖所述第一连接孔图形CT1。第二金属图形M2覆盖所述第二连接孔图形CT2、第四连接孔图形CT4和第十一连接孔图形CT11。
第三金属图形M3覆盖所述第三连接孔图形CT3。第四金属图形M4覆盖所述第五连接孔图形CT5。第五金属图形M5覆盖所述第六连接孔图形CT6。
第六金属图形M6覆盖所述第七连接孔图形CT7、第九连接孔图形CT9和第十二连接孔图形CT12。第七金属图形M7覆盖所述第八连接孔图形CT8。第八金属图形M8覆盖所述第十连接孔图形CT10。第九金属图形M9覆盖所述第十三连接孔图形CT13。第十金属图形M10覆盖所述第十四连接孔图形CT14。
在本实施例中,栅条图形表示MOS管的栅极,有源区图形表示离子掺杂区形成的源极或漏极,连接孔图形表示可供导电材料填充的连接孔,金属图形表示导电金属层。
对应图1所示的存储单元电路图,存储单元版图中的第一栅条图形G1和沿第二方向位于其两侧的第一有源区图形A1构成了第五MOS管MOS5。第二栅条图形G2和沿第二方向位于其两侧的第一有源区图形A1构成了第一MOS管MOS1。第二栅条图形G2和沿第二方向位于其两侧的第二有源区图形A2构成了第三MOS管MOS3。第三栅条图形G3和沿第二方向位于其两侧的第三有源区图形A3构成了第四MOS管MOS4。第三栅条图形G3和沿第二方向位于其两侧的第四有源区图形A4构成了第二MOS管MOS2。第四栅条图形G4和沿第二方向位于其两侧的第四有源区图形A4构成了第六MOS管MOS6。
第一金属图形M1表示第一位线BL,第一连接孔图形CT1适于使第五MOS管MOS5的漏极连接第一位线BL。第九金属图形M9和第十金属图形M10均表示字线WL,第十三连接孔图形CT13和第十四连接孔图形CT14适于使第五MOS管MOS5的栅极和第六MOS管MOS6的栅极均连接字线WL。第四金属图形M4和第五金属图形M5均表示电源线VDD,第五连接孔图形CT5和第六连接孔图形CT6适于使第三MOS管MOS3和第四MOS管MOS4的源极连接电源线VDD。第三金属图形M3和第七金属图形M7均表示地线VSS,第三连接孔图形CT3和第八连接孔图形CT8适于使第一MOS管MOS1和第二MOS管MOS2的源极连接地线VSS。
第二金属图形M2覆盖所述第二连接孔图形CT2、第四连接孔图形CT4和第十一连接孔图形CT11,使得第一MOS管MOS1的漏极、第五MOS管MOS5的源极、第三MOS管MOS3的漏极、第二MOS管MOS2的栅极和第四MOS管MOS4的栅极连接在一起。
第六金属图形M6覆盖第七连接孔图形CT7、第九连接孔图形CT9和第十二连接孔图形CT12,使得第四MOS管MOS4的漏极、第六MOS管MOS6的源极、第二MOS管MOS2的漏极、第三MOS管MOS3的栅极和第一MOS管MOS1的栅极连接在一起。
本发明实施例在图2所示的存储单元的版图基础上作以改动,形成一灵敏放大器的版图。具体的,本实施例所述的灵敏放大器的版图形成方法,包括:
步骤S1,提供一存储单元的版图,所述存储单元的版图请参照上述对图2的说明,此处不再赘述;
步骤S2,去掉所述存储单元的版图中的第二连接孔图形CT2和第九连接孔图形CT9;
步骤S3,沿第二方向延伸所述第一金属图形M1至连接所述第二金属图形M2;
步骤S4,沿第二方向延伸所述第八金属图形M8至连接所述第六金属图形M6。
执行步骤S1-S4之后,形成本实施例的灵敏放大器的版图。
如图3所示,本实施例的灵敏放大器的版图包括:第一栅条图形G1’、第二栅条图形G2’、第三栅条图形G3’、第四栅条图形G4’、第一有源区图形A1’、第二有源区图形A2’、第三有源区图形A3’、第四有源区图形A4’、第一连接孔图形CT1’、第三连接孔图形CT3’、第四连接孔图形CT4’、第五连接孔图形CT5’、第六连接孔图形CT6’、第七连接孔图形CT7’、第八连接孔图形CT8’、第十连接孔图形CT10’、第十一连接孔图形CT11’、第十二连接孔图形CT12’、第十三连接孔图形CT13’、第十四连接孔图形CT14’、第一金属图形M1’、第二金属图形M2’、第三金属图形M3’、第四金属图形M4’、第五金属图形M5’、第六金属图形M6’、第七金属图形M7’、第八金属图形M8’、第九金属图形M9’和第十金属图形M10’。
所述第一栅条图形G1’和第三栅条图形G3’沿第一方向依次间隔设置,所述第二栅条图形G2’和第四栅条图形G4’沿第一方向依次间隔设置。所述第一栅条图形G1’和第二栅条图形G2’沿第二方向依次间隔设置,第三栅条图形G3’和第四栅条图形G4’沿第二方向依次间隔设置。第一有源区图形A1’、第二有源区图形A2’、第三有源区图形A3’和第四有源区图形A4’沿第一方向依次间隔设置。所述第一方向和第二方向可以为相互垂直的两个方向。所述间隔设置表示互相不具有连接或重叠关系。
第一有源区图形A1’与所述第一栅条图形G1’和第二栅条图形G2’交叠。第一连接孔图形CT1’位于所述第一栅条图形G1’第一侧的第一有源区图形A1’内。第三连接孔图形CT3’位于第二栅条图形G2’第二侧的第一有源区图形A1’内。所述第一栅条图形G1’和第二栅条图形G2’位于所述第一连接孔图形CT1’和第三连接孔图形CT3’之间。
第二有源区图形A2’与第二栅条图形G2’交叠。第四连接孔图形CT4’位于所述第二栅条图形G2’第一侧的第二有源区图形A2’内。第五连接孔图形CT5’位于所述第二栅条图形G2’第二侧的第二有源区图形A2’内。
第三有源区图形A3’与第三栅条图形G3’交叠。第六连接孔图形CT6’位于所述第三栅条图形G3’第一侧的第三有源区图形A3’内。第七连接孔图形CT7’位于所述第三栅条图形G3’第二侧的第三有源区图形A3’内。
第四有源区图形A4’与第三栅条图形G3’和第四栅条图形G4’交叠。第八连接孔图形CT8’位于所述第三栅条图形G3’第一侧的第四有源区图形A4’内。第十连接孔图形CT10’位于第四栅条图形G4’第二侧的第四有源区图形A4’内。所述第三栅条图形G3’和第四栅条图形G4’位于所述第八连接孔图形CT8’和第十连接孔图形CT10’之间。所述第一栅条图形G1’、第二栅条图形G2’、第三栅条图形G3’和第四栅条图形G4’的第一侧和第二侧为在第二方向上相对的两侧。
第十一连接孔图形CT11’位于所述第一有源区图形A1’第二侧和第三有源区图形A3’之间的第三栅条图形G3’内。第十二连接孔图形CT12’位于所述第二有源区图形A2’和第四有源区图形A4’第一侧之间的第二栅条图形G2’内。第十三连接孔图形CT13’位于第一有源区图形A1’第一侧的第一栅条图形G1’内。第十四连接孔图形CT14’位于第四有源区图形A4’第二侧的第四栅条图形G4’内。所述第一有源区图形A1’和第四有源区图形A4’的第一侧和第二侧为在第一方向上相对的两侧。
第一金属图形M1’覆盖所述第一连接孔图形CT1’。第二金属图形M2’覆盖第四连接孔图形CT4’和第十一连接孔图形CT11’。
第三金属图形M3’覆盖所述第三连接孔图形CT3’。第四金属图形M4’覆盖所述第五连接孔图形CT5’。第五金属图形M5’覆盖所述第六连接孔图形CT6’。
第六金属图形M6’覆盖所述第七连接孔图形CT7’和第十二连接孔图形CT12’。第七金属图形M7’覆盖所述第八连接孔图形CT8’。第八金属图形M8’覆盖所述第十连接孔图形CT10’。第九金属图形M9’覆盖所述第十三连接孔图形CT13’。第十金属图形M10’覆盖所述第十四连接孔图形CT14’。
其中,所述第一金属图形M1’与所述第二金属图形M2’连接,第八金属图形M8’与所述第六金属图形M6’连接。
图4为对应图3的灵敏放大器的电路图,所述灵敏放大器包括:第一MOS管MOS1’、第二MOS管MOS2’、第三MOS管MOS3’、第四MOS管MOS4’,第五MOS管MOS5’和第六MOS管MOS6’。
第三MOS管MOS3’的源极和第四MOS管MOS4’的源极均连接电源线VDD。第一MOS管MOS1’的源极和第二MOS管MOS2’的源极均连接地线VSS。
第三MOS管MOS3’的漏极连接第五MOS管MOS5’的漏极、第四MOS管MOS4’的栅极、第二MOS管MOS2’的栅极和第一位线BL。第五MOS管MOS5’的源极连接第一MOS管MOS1’的漏极。第四MOS管MOS4’的漏极连接第六MOS管MOS6’的漏极、第三MOS管MOS3’的栅极、第一MOS管MOS1’的栅极和第二位线BLX。第六MOS管MOS6’的源极连接第二MOS管MOS2’的漏极。第五MOS管MOS5’和第六MOS管MOS6’的栅极均连接使能信号线EN。
在灵敏放大器的电路图中,第一栅条图形G1’和沿第二方向位于其两侧的第一有源区图形A1’构成了第五MOS管MOS5’。第二栅条图形G2’和沿第二方向位于其两侧的第一有源区图形A1’构成了第一MOS管MOS1’。第二栅条图形G2’和沿第二方向位于其两侧的第二有源区图形A2’构成了第三MOS管MOS3’。第三栅条图形G3’和沿第二方向位于其两侧的第三有源区图形A3’构成了第四MOS管MOS4’。第三栅条图形G3’和沿第二方向位于其两侧的第四有源区图形A4’构成了第二MOS管MOS2’。第四栅条图形G4’和沿第二方向位于其两侧的第四有源区图形A4’构成了第六MOS管MOS6’。
第一金属图形M1’表示第一位线BL,第一连接孔图形CT1’适于使第五MOS管MOS5’的漏极连接第一位线BL。第九金属图形M9’和第十金属图形M10’均表示使能信号线EN,第十三连接孔图形CT13’和第十四连接孔图形CT14’适于使第五MOS管MOS5’的栅极和第六MOS管MOS6’的栅极均连接使能信号线EN。第四金属图形M4’和第五金属图形M5’均表示电源线VDD,第五连接孔图形CT5’和第六连接孔图形CT6’适于使第三MOS管MOS3’和第四MOS管MOS4’的源极连接电源线VDD。第三金属图形M3’和第七金属图形M7’均表示地线VSS,第三连接孔图形CT3’和第八连接孔图形CT8’适于使第一MOS管MOS1’和第二MOS管MOS2’的源极连接地线VSS。
第二金属图形M2’覆盖所述第四连接孔图形CT4’和第十一连接孔图形CT11’,并且与第一金属图形M1’连接,这使得第三MOS管MOS3’的漏极、第五MOS管MOS5’的漏极、第四MOS管MOS4’的栅极、第二MOS管MOS2’的栅极和第一位线BL连接在一起。
第六金属图形M6’覆盖第七连接孔图形CT7’和第十二连接孔图形CT12’,并且与第八金属图形M8’连接,这使得第四MOS管MOS4’的漏极连接第六MOS管MOS6’的漏极、第三MOS管MOS3’的栅极、第一MOS管MOS1’的栅极和第二位线BLX连接在一起。
由上述灵敏放大器的版图形成方法可以看出,只需在存储单元的版图上去掉两个连接孔图形并延伸两个金属图形,即可得与存储单元设计规则相同的灵敏放大器版图,不但简化了版图形成的方法,还大大减小了灵敏放大器的尺寸。
在现有技术中,存储阵列是存储单元拼接形成的,所以存储单元的版图中一般设置有用于拼接的边缘直线。继续参考图2,存储单元的版图设置有第三边缘直线L3、第四边缘直线L4、第五边缘直线L5和第五边缘直线L6。
第三边缘直线L3和第四边缘直线L4沿第一方向设置,第五边缘直线L5和第五边缘直线L6沿第二方向设置。第三边缘直线L3与第五边缘直线L5和第五边缘直线L6垂直相交,第四边缘直线L4与第五边缘直线L5和第五边缘直线L6垂直相交。
第三边缘直线L3贯穿第一接孔图形CT1、第六接孔图形CT6和第八接孔图形CT8。第四边缘直线L4贯穿第三接孔图形CT3、第五接孔图形CT5和第十接孔图形CT10。第五边缘直线L5贯穿第十三接孔图形CT13。第五边缘直线L6贯穿第十三接孔图形CT14。
将两个存储单元的版图拼接时,将一个存储单元的版图沿第三边缘直线L3做镜像翻转,即180度翻转,然后移动存储单元的版图,使两个存储单元版图中的第三边缘直线L3重合即可。当然,本领域技术人员知晓,拼接时也可以将存储单元的版图沿其他边缘直线镜像并重合,此处不再赘述。
由于本实施例的灵敏放大器是基于存储单元的版图修改而成的,所以,所述灵敏放大器的版图可以和存储单元的版图直接拼接以实现灵敏放大器和存储单元的电路连接。灵敏放大器和存储单元的电路连接情况可以参考图5所示,灵敏放大器和存储单元通过第一位线BL和第二位线BLX连接在一起。
为了实现版图的拼接,如图3所示,所述灵敏放大器的版图还包括:第一边缘直线L1、第二边缘直线L2、第七边缘直线L7和第八边缘直线L8。
第一边缘直线L1和第二边缘直线L2均沿第一方向设置,第七边缘直线L7和第八边缘直线L8均沿第二方向设置。第一边缘直线L1与第七边缘直线L7和第八边缘直线L8垂直相交,第二边缘直线L2与第七边缘直线L7和第八边缘直线L8垂直相交。
第一边缘直线L1贯穿第一接孔图形CT1’、第六接孔图形CT6’和第八接孔图形CT8’。第二边缘直线L2贯穿第三接孔图形CT3’、第五接孔图形CT5’和第十接孔图形CT10’。第一边缘直线L7贯穿第十三接孔图形CT13’。第一边缘直线L8贯穿第十四接孔图形CT14’。
将灵敏放大器的版图与存储单元的版图拼接时,可以将存储单元的版图沿第三边缘直线L3或第四边缘直线L4进行镜像翻转,即180度翻转;镜像翻转后,移动存储单元的版图或灵敏放大器的版图使第一边缘直线L1和第三边缘直线L3重合,或者第二边缘直线L2与第四边缘直线L4重合。当然,也可以不翻转存储单元的版图,而是将灵敏放大器的版图沿第一边缘直线L1或第二边缘直线L2进行镜像翻转。图6为灵敏放大器的版图与存储单元的版图拼接后的效果。由图6可以看出灵敏放大器的版图与存储单元的版图拼接后无拼接缝隙,进一步减小了存储器的尺寸。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种灵敏放大器的版图形成方法,其特征在于,包括:
提供第一存储单元的版图,所述第一存储单元的版图包括:第一栅条图形、第二栅条图形、第三栅条图形、第四栅条图形、第一有源区图形、第二有源区图形、第三有源区图形、第四有源区图形、第一连接孔图形、第二连接孔图形、第三连接孔图形、第四连接孔图形、第五连接孔图形、第六连接孔图形、第七连接孔图形、第八连接孔图形、第九连接孔图形、第十连接孔图形、第十一连接孔图形、第十二连接孔图形、第十三连接孔图形、第十四连接孔图形、第一金属图形、第二金属图形、第三金属图形、第四金属图形、第五金属图形、第六金属图形、第七金属图形、第八金属图形、第九金属图形和第十金属图形;
所述第一栅条图形和第三栅条图形沿第一方向依次间隔设置,所述第二栅条图形和第四栅条图形沿所述第一方向依次间隔设置;所述第一栅条图形和第二栅条图形沿第二方向依次间隔设置,所述第三栅条图形和第四栅条图形沿所述第二方向依次间隔设置;所述第一有源区图形、第二有源区图形、第三有源区图形和第四有源区图形沿所述第一方向依次间隔设置;
所述第一有源区图形与所述第一栅条图形和第二栅条图形交叠,所述第一连接孔图形位于所述第一栅条图形第一侧的第一有源区图形内,所述第二连接孔图形位于所述第一栅条图形第二侧和第二栅条图形第一侧之间的第一有源区图形内,所述第三连接孔图形位于所述第二栅条图形第二侧的第一有源区图形内;
所述第二有源区图形与所述第二栅条图形交叠,所述第四连接孔图形位于所述第二栅条图形第一侧的第二有源区图形内,所述第五连接孔图形位于所述第二栅条图形第二侧的第二有源区图形内;
所述第三有源区图形与第三栅条图形交叠,所述第六连接孔图形位于所述第三栅条图形第一侧的第三有源区图形内,所述第七连接孔图形位于所述第三栅条图形第二侧的第三有源区图形内;
所述第四有源区图形与第三栅条图形和第四栅条图形交叠,所述第八连接孔图形位于所述第三栅条图形第一侧的第四有源区图形内,所述第九连接孔图形位于所述第三栅条图形第二侧和第四栅条图形第一侧之间的第四有源区图形内,所述第十连接孔图形位于所述第四栅条图形第二侧的第四有源区图形内;第一栅条图形、第二栅条图形、第三栅条图形和第四栅条图形的第一侧和第二侧为在第二方向上相对的两侧;
所述第十一连接孔图形位于所述第一有源区图形第二侧和第三有源区图形之间的第三栅条图形内,第十二连接孔图形位于所述第二有源区图形和第四有源区图形第一侧之间的第二栅条图形内,第十三连接孔图形位于第一有源区图形第一侧的第一栅条图形内,第十四连接孔图形位于第四有源区图形第二侧的第四栅条图形内;所述第一有源区图形和第四有源区图形的第一侧和第二侧为在第一方向上相对的两侧;
所述第一金属图形覆盖所述第一连接孔图形,第二金属图形覆盖所述第二连接孔图形、第四连接孔图形和第十一连接孔图形,第三金属图形覆盖所述第三连接孔图形,第四金属图形覆盖所述第五连接孔图形,第五金属图形覆盖所述第六连接孔图形,第六金属图形覆盖所述第七连接孔图形、第九连接孔图形和第十二连接孔图形,第七金属图形覆盖所述第八连接孔图形,第八金属图形覆盖所述第十连接孔图形,第九金属图形覆盖所述第十三连接孔图形,第十金属图形覆盖所述第十四连接孔图形;
去掉所述存储单元的版图中的第二连接孔图形和第九连接孔图形;
沿第二方向延伸所述第一金属图形至连接所述第二金属图形;
沿第二方向延伸所述第八金属图形至连接所述第六金属图形。
2.如权利要求1所述的灵敏放大器的版图形成方法,其特征在于,还包括:
在所述灵敏放大器的版图中,沿所述第一方向设置第一边缘直线,所述第一边缘直线贯穿所述灵敏放大器的版图中的第一连接孔图形、第六连接孔图形和第八连接孔图形。
3.如权利要求2所述的灵敏放大器的版图形成方法,其特征在于,还包括:
提供第二存储单元的版图,所述第二存储单元的版图与所述第一存储单元的版图相同;
在所述第二存储单元的版图中,沿所述第一方向设置第三边缘直线,所述第三边缘直线贯穿所述第二存储单元的版图中的第一连接孔图形、第六连接孔图形和第八连接孔图形;
将所述第二存储单元的版图沿所述第三边缘直线进行镜像翻转,或者将所述灵敏放大器的版图沿所述第一边缘直线进行镜像翻转;
镜像翻转后,移动所述第二存储单元的版图或灵敏放大器的版图使所述第一边缘直线和第三边缘直线重合。
4.如权利要求1所述的灵敏放大器的版图形成方法,其特征在于,还包括:
在所述灵敏放大器的版图中,沿所述第一方向设置第二边缘直线,所述第二边缘直线贯穿所述灵敏放大器的版图中第三连接孔图形、第五连接孔图形和第十连接孔图形。
5.如权利要求4所述的灵敏放大器的版图形成方法,其特征在于,还包括:
提供第二存储单元的版图,所述第二存储单元的版图与所述第一存储单元的版图相同;
在所述第二存储单元的版图中,沿所述第一方向设置第四边缘直线,所述第四边缘直线贯穿所述第二存储单元的版图中第三连接孔图形、第五连接孔图形和第十连接孔图形;
将所述第二存储单元的版图沿所述第四边缘直线进行镜像翻转,或者将所述灵敏放大器的版图沿所述第二边缘直线进行镜像翻转;
镜像翻转后,移动所述第二存储单元的版图或灵敏放大器的版图使所述第二边缘直线与第四边缘直线重合。
6.一种灵敏放大器的版图,其特征在于,包括:第一栅条图形、第二栅条图形、第三栅条图形、第四栅条图形、第一有源区图形、第二有源区图形、第三有源区图形、第四有源区图形、第一连接孔图形、第三连接孔图形、第四连接孔图形、第五连接孔图形、第六连接孔图形、第七连接孔图形、第八连接孔图形、第十连接孔图形、第十一连接孔图形、第十二连接孔图形、第十三连接孔图形、第十四连接孔图形、第一金属图形、第二金属图形、第三金属图形、第四金属图形、第五金属图形、第六金属图形、第七金属图形、第八金属图形、第九金属图形和第十金属图形;
所述第一栅条图形和第三栅条图形沿第一方向依次间隔设置,所述第二栅条图形和第四栅条图形沿所述第一方向依次间隔设置;所述第一栅条图形和第二栅条图形沿第二方向依次间隔设置,所述第三栅条图形和第四栅条图形沿所述第二方向依次间隔设置;所述第一有源区图形、第二有源区图形、第三有源区图形和第四有源区图形沿所述第一方向依次间隔设置;
所述第一有源区图形与所述第一栅条图形和第二栅条图形交叠,所述第一连接孔图形位于所述第一栅条图形第一侧的第一有源区图形内,所述第三连接孔图形位于所述第二栅条图形第二侧的第一有源区图形内,所述第一栅条图形和第二栅条图形位于所述第一连接孔图形和第三连接孔图形之间;
所述第二有源区图形与所述第二栅条图形交叠,所述第四连接孔图形位于所述第二栅条图形第一侧的第二有源区图形内,所述第五连接孔图形位于所述第二栅条图形第二侧的第二有源区图形内;
所述第三有源区图形与第三栅条图形交叠,所述第六连接孔图形位于所述第三栅条图形第一侧的第三有源区图形内,所述第七连接孔图形位于所述第三栅条图形第二侧的第三有源区图形内;
所述第四有源区图形与第三栅条图形和第四栅条图形交叠,所述第八连接孔图形位于所述第三栅条图形第一侧的第四有源区图形内,所述第十连接孔图形位于所述第四栅条图形第二侧的第四有源区图形内,所述第三栅条图形和第四栅条图形位于所述第八连接孔图形和第十连接孔图形之间;第一栅条图形、第二栅条图形、第三栅条图形和第四栅条图形的第一侧和第二侧为在第二方向上相对的两侧;
所述第十一连接孔图形位于所述第一有源区图形第二侧和第三有源区图形之间的第三栅条图形内,第十二连接孔图形位于所述第二有源区图形和第四有源区图形第一侧之间的第二栅条图形内,第十三连接孔图形位于第一有源区图形第一侧的第一栅条图形内,第十四连接孔图形位于第四有源区图形第二侧的第四栅条图形内;所述第一有源区图形和第四有源区图形的第一侧和第二侧为在第一方向上相对的两侧;
所述第一金属图形覆盖所述第一连接孔图形,第二金属图形覆盖所述第四连接孔图形和第十一连接孔图形,第三金属图形覆盖所述第三连接孔图形,第四金属图形覆盖所述第五连接孔图形,第五金属图形覆盖所述第六连接孔图形,第六金属图形覆盖所述第七连接孔图形和第十二连接孔图形,第七金属图形覆盖所述第八连接孔图形,第八金属图形覆盖所述第十连接孔图形,第九金属图形覆盖所述第十三连接孔图形,第十金属图形覆盖所述第十四连接孔图形;
其中,所述第一金属图形与所述第二金属图形连接,第八金属图形与所述第六金属图形连接。
7.如权利要求6所述的灵敏放大器的版图,其特征在于,还包括:第一边缘直线,所述第一边缘直线沿所述第一方向设置且贯穿所述灵敏放大器的版图中的第一接孔图形、第六接孔图形和第八接孔图形。
8.如权利要求6所述的灵敏放大器的版图,其特征在于,还包括:第二边缘直线,所述第二边缘直线沿所述第一方向设置且贯穿所述灵敏放大器的版图中第三接孔图形、第五接孔图形和第十接孔图形。
9.一种存储器的版图,其特征在于,包括:
权利要求7所述的灵敏放大器的版图;
存储单元的版图,所述存储单元的版图包括第三边缘直线,所述第三边缘直线适于与所述第一边缘直线重合以拼接所述存储单元的版图和灵敏放大器的版图。
10.一种存储器的版图,其特征在于,包括:
权利要求8所述的灵敏放大器的版图;
存储单元的版图,所述存储单元的版图包括第四边缘直线,所述第四边缘直线适于与所述第二边缘直线重合以拼接所述存储单元的版图和灵敏放大器的版图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510011857.8A CN105825879B (zh) | 2015-01-09 | 2015-01-09 | 灵敏放大器的版图及其形成方法、存储器的版图 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510011857.8A CN105825879B (zh) | 2015-01-09 | 2015-01-09 | 灵敏放大器的版图及其形成方法、存储器的版图 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105825879A CN105825879A (zh) | 2016-08-03 |
CN105825879B true CN105825879B (zh) | 2018-08-10 |
Family
ID=56514264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510011857.8A Active CN105825879B (zh) | 2015-01-09 | 2015-01-09 | 灵敏放大器的版图及其形成方法、存储器的版图 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105825879B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116705786A (zh) * | 2022-02-28 | 2023-09-05 | 长鑫存储技术有限公司 | 半导体结构版图及半导体结构 |
CN117272916B (zh) * | 2023-11-21 | 2024-04-19 | 杭州广立微电子股份有限公司 | 一种版图自动生成方法、装置、设备和可读存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5958075A (en) * | 1997-09-26 | 1999-09-28 | Advanced Micro Devices, Inc. | Efficient on-pitch scannable sense amplifier |
CN1455415A (zh) * | 2002-04-30 | 2003-11-12 | 三菱电机株式会社 | 半导体存储装置 |
CN1875428A (zh) * | 2003-10-27 | 2006-12-06 | 日本电气株式会社 | 半导体存储装置 |
CN102130129A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | Sram的版图结构及其制造方法 |
US8614908B2 (en) * | 2010-08-20 | 2013-12-24 | Samsung Electronics Co., Ltd. | Bit line sense amplifier layout array, layout method, and apparatus having the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006054355A1 (ja) * | 2004-11-19 | 2006-05-26 | Renesas Technology Corp. | 半導体記憶装置 |
-
2015
- 2015-01-09 CN CN201510011857.8A patent/CN105825879B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5958075A (en) * | 1997-09-26 | 1999-09-28 | Advanced Micro Devices, Inc. | Efficient on-pitch scannable sense amplifier |
CN1455415A (zh) * | 2002-04-30 | 2003-11-12 | 三菱电机株式会社 | 半导体存储装置 |
CN1875428A (zh) * | 2003-10-27 | 2006-12-06 | 日本电气株式会社 | 半导体存储装置 |
CN102130129A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | Sram的版图结构及其制造方法 |
US8614908B2 (en) * | 2010-08-20 | 2013-12-24 | Samsung Electronics Co., Ltd. | Bit line sense amplifier layout array, layout method, and apparatus having the same |
Non-Patent Citations (1)
Title |
---|
A 12.5-ns 16-Mb CMOS SRAM with common-centroid-geometry-layout sense amplifiers;Ishibashi等;《IEEE Journal of Solid-State Circuits》;19940430;第29卷(第4期);正文第411-418页 * |
Also Published As
Publication number | Publication date |
---|---|
CN105825879A (zh) | 2016-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10748811B2 (en) | Memory devices and related methods | |
US20130147009A1 (en) | Semiconductor device and method for manufacturing the same | |
KR102660230B1 (ko) | 반도체 메모리 장치의 서브 워드라인 드라이버 | |
TWI788042B (zh) | 感測放大器以及半導體記憶體裝置 | |
KR101657744B1 (ko) | 핀 구조 전계 효과 트랜지스터 기술을 위한 감지 증폭기 레이아웃 | |
KR102094477B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US8750069B2 (en) | Semiconductor device and method for forming the same | |
CN105825879B (zh) | 灵敏放大器的版图及其形成方法、存储器的版图 | |
US9230981B2 (en) | Semiconductor device | |
CN107667426A (zh) | 反熔丝编程电压的受控修改 | |
JP2016162925A (ja) | Momキャパシタ回路及び半導体装置 | |
KR102181605B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
US9263383B2 (en) | Anti-fuse array of semiconductor device and method for operating the same | |
JPS5938675B2 (ja) | シエア−ドコンタクトeprom用プログラムデコ−ダ | |
JP4513074B2 (ja) | 半導体メモリ装置 | |
CN103366789B (zh) | 分层式位线架构的存储器阵列 | |
JPH11274435A (ja) | 半導体記憶装置 | |
KR102765578B1 (ko) | 페이지 버퍼를 구비하는 반도체 메모리 장치 | |
US8900967B2 (en) | Method for fabricating semiconductor device having buried gate | |
CN107408088A (zh) | 非易失性存储装置的快速读取 | |
JPS596069B2 (ja) | ハンドウタイメモリ | |
KR100680395B1 (ko) | 센스앰프 및 이를 포함하는 반도체 소자 | |
KR101449932B1 (ko) | 레이아웃 면적을 저감하는 플래시 메모리 장치 | |
TW530389B (en) | Memory array structure and programming method of mask ROM | |
CN114187948A (zh) | 只读存储器阵列结构、芯片、电子设备及编码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |