[go: up one dir, main page]

CN105790766A - 多通道模数转换器 - Google Patents

多通道模数转换器 Download PDF

Info

Publication number
CN105790766A
CN105790766A CN201510664775.3A CN201510664775A CN105790766A CN 105790766 A CN105790766 A CN 105790766A CN 201510664775 A CN201510664775 A CN 201510664775A CN 105790766 A CN105790766 A CN 105790766A
Authority
CN
China
Prior art keywords
analog
saradc
signal
digital
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510664775.3A
Other languages
English (en)
Inventor
B·R·维亚斯
A·马达恩
S·蒙纳吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Technology
Analog Devices Global ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN105790766A publication Critical patent/CN105790766A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本文公开了多通道逐次逼近寄存器(SAR)模拟—数字转换器与用于多通道SAR模拟—数字转换的方法和系统。示例性多通道SAR ADC可以包括用于多个输入通道的每一个的第一SAR ADC和在多个输入通道间共享的第二SAR ADC、复用器和残余放大器。复用器可以从第一SAR ADC中的一个选择模拟残余信号用于由第二SAR ADC转换。残余放大器可以放大所选择的模拟残余信号。第二SAR ADC、复用器和/或残余放大器可以在所有的多个输入通道间共享。其中多通道SAR ADC包括N个通道，第二SAR ADC、复用器和/或残余放大器可以在N个输入通道的b个通道间共享。

Description

多通道模数转换器
技术领域
本公开通常涉及模拟—数字转换器，并且更具体地，涉及到多通道模拟—数字转换器。
背景技术
多通道模拟—数字转换器(ADC)可以接收并且将多个模拟信号转换成相应的数字信号。通常，各种性能和/或设备指标(例如信噪比、吞吐量、设备尺寸和/或测试时间)平衡以达到最佳多通道模拟—数字转换。例如，实现最佳的信噪比和吞吐量的多通道ADC可能占据比所期望更大的设备尺寸，而实现最佳的设备尺寸的多通道ADC通常遭受信噪比和吞吐量的损失。因此，尽管多通道模数转换器通常已经充分平衡了各种性能和/或设备指标，它们还没有在所有方面完全令人满意。
附图说明
本公开内容根据下面的详细描述并结合附图可以被最好的理解。需要强调的是，按照行业的标准做法，各种特征未按比例绘制并且仅用于说明目的。事实上，为了讨论的清楚，各种特征的尺寸可以任意增加或减少。
图1是根据本公开的各个方面,示例性多通道模拟—数字转换器(ADC)的电路原理图。
图2是根据本公开的各个方面,另一个示例性多通道ADC的电路原理图。
图3是根据本公开的各个方面,示例性逐次逼近寄存器(SAR)ADC的电路原理图。
图4是根据本公开的各个方面，示例性流水线型SARADC的电路原理图。
图5是根据本公开的各个方面，示例性多通道流水线型SARADC的电路原理图。
图6是根据本公开的各个方面,另一示例性多通道流水线型SARADC的电路原理图。
图7是根据本公开的各个方面,可以被实现用于执行多通道模拟—数字转换的示例性方法的简化流程图。
发明内容
本文公开了多通道逐次逼近寄存器(SAR)模拟—数字转换器(ADC)以及用于多通道SAR模拟—数字转换的方法和系统。本文所描述的多通道SARADC和相关方法和系统可以最佳地平衡各种ADC性能和/或设备指标，包括信噪比、吞吐量(例如模拟—数字转换的速度)、设备面积和/或其它性能和/或设备指标。
示例性多通道SARADC可以包括用于多个输入通道的每一个的第一SARADC和多个输入通道之间共享的第二SARADC和复用器。第一SARADC可以从各自的输入通道接收各自的模拟输入信号。复用器可以从第一SARADC的一个选择模拟残余信号用于通过第二SARADC转换。多通道SARADC还可以包括耦合到第二SARADC和复用器的残余放大器，其中残余放大器配置以放大所选择的残余模拟信号。在各种实现中，第二SARADC和复用器可以在所有的多个输入通道间共享。在各种实现中，其中多通道SARADC包括N个输入通道，第二SARADC和复用器可以在N个输入通道的b个通道间共享，复用器配置以从与b个通道相关的第一SARADC中的一个选择模拟残余信号。多通道SARADC可以包括N/b个第二SARADC、复用器和/或残余放大器，使得每个第二SARADC位b个通道进行转换。
在各种实现中，第一SARADC配置以根据各自的模拟输入信号并行地产生各自的第一数字信号和各自模拟残余信号，并且第二SARADC配置以根据各自模拟残余信号串行地产生第二数字信号。在一些实现中，第一SARADC配置以解析模拟输入信号的一些位，并且第二SARADC配置以解析模拟输入信号的其余位。第一SARADC可以直接采样各自的模拟输入信号。在各种实现中，第一SARADC包括第一比较器、第一数字—模拟转换器(DAC)以及第一SAR控制器；并且第二SARADC包括第二比较器、第二数模转换器以及第二SAR控制器。每个第一SARADC可以通过比较各自的模拟输入信号与各自的第一DAC参考电压产生各自的第一数字信号；并且第二SARADC可以通过比较每一个各自模拟残余信号与第二DAC参考电压为每个通道产生第二数字信号。在各种实现中，多通道SARADC还包括用于多个输入通道的每一个耦合到第一SARADC的微型ADC。在各种实现中，其中第一SARADC配置以执行将p位模拟—数字转换，微型ADC可以配置以产生p位模拟—数字转换的x位。
用于执行多通道逐次逼近寄存器(SAR)模拟—数字转换的示例性方法包括在多个模拟输入信号上执行第一SAR模拟—数字转换；从第一SAR模拟—数字转换中选择模拟残余信号；和在所选择的模拟残余信号上进行第二SAR模拟—数字转换。该方法可以还包括放大所选择的模拟残余信号。该方法还可以包括直接采样多个模拟输入信号。在各种实现中，模拟残余信号可以从所有第一SAR模拟—数字转换中选择。在各种实现中，其中多个模拟输入信号包括N个模拟输入信号，模拟残余信号可以从第一SAR模拟—数字转换的b个中选择。在各种实现中，执行第一SAR模拟—数字转换包括根据各自模拟输入信号并行地产生各自第一数字信号和各自模拟残余信号；并且执行第一SAR模拟—数字转换包括根据各自模拟残余信号串行地产生第二数字信号。在各种实现中，其中第一SAR模拟—数字转换是p位模拟—数字转换，该方法还可以包括执行模拟—数字转换以产生p位模拟—数字转换的x位。
具体实施方式
本文公开了各种多通道模—数(ADC)转换器。在本文中所描述的多通道ADC和相关的方法和系统可以最佳地平衡各种ADC性能和/或设备指标，包括信噪比、吞吐量(例如模拟—数字转换的速度)、设备尺寸和/或其它的性能和/或设备指标。
图1是根据本公开的各个方面，示例性多通道模拟—数字转换器(ADC)100的简化电路原理图。多通道模数转换器100是配置以接收并且将模拟输入信号转换为数字输出信号的电子设备(包括电子电路和/或一个或多个电子组件)。数字输出信号可以表示一个n位数字编码，其中n是取决于多通道ADC100的设计要求的任何数目。在各种实现中，多通道模数转换器100表示N通道ADC，其中N是通道的总数，并且多通道模数转换器100配置以将来自N个通道的模拟信号转换成相应的数字信号。为清楚起见，图1进行了简化以更好地理解本公开的发明概念。附加特征可以添加到多通道ADC100中，并且在多通道ADC100的其它实施例中一些所描述的特征可以被替换或者排除。
多通道模数转换器100包括用于通过通道CH1、CH2、......、CH(N-1)和CHN接收模拟信号Vin1、Vin2、......、Vin(N-1)和Vin的输入。在图1中，多通道模数转换器100包括每个通道的专用ADC，例如在每个通道中用于转换的ADC102(因此包括N个ADC102)。例如，ADC1、ADC2、......、ADC(N-1)和ADCN可以并行地(同时)将各自的模拟信号Vin1、Vin2、......、Vin(N-1)和VinN转换成各自的数字信号Dout1、Dout2、......、Dout(N-1)和DoutN。在各种实现中，ADC1、ADC2、......、ADC(N-1)和ADCN各自可以包括电容式数字—模拟转换器，它可以用作采样各自的模拟信号并且在一段时间内保持(锁定)其值不变的采样电容器。因此，每个ADC可以采样、保持并且转换其各自模拟信号，在一些实现。多通道模数转换器100还可以包括控制器(未示出)，它耦合到ADC102和/或TH104用于管理它们的操作。多通道ADC100的输出可以耦合到附加的处理组件，例如数字信号处理器，用于处理数字信号Dout1、Dout2、......、Dout(N-1)和DoutN。
图2是根据本公开的各个方面，另一示例性多通道模拟—数字转换器(ADC)200简化的电路原理图。多通道ADC200是配置以接收并且将模拟输入信号转换为数字输出信号的电子设备(包括电子电路和/或一个或多个电子组件)。数字输出信号可以表示一个n位数字编码，其中n是取决于多通道ADC200的设计要求的任何数目。在各种实现中，多通道模数转换器200表示N通道ADC，其中N是通道的总数，并且多通道ADC200配置以将来自N个通道的模拟信号转换成相应的数字信号。为清楚起见，图2已被简化以更好地理解本公开的发明概念。附加功能可以添加到多通道ADC200中，并且在多通道ADC200的其它实施例中一些所描述的特征可以被替换或者排除。
多通道模数转换器200包括用于通过通道CH1、CH2、......CH(N-1)和CHN接收模拟信号Vin1、Vin2、......、Vin(N-1)和Vin的输入。在图2中，与多通道模数转换器100相比，多通道ADC200包括用于所有通道的单个ADC。例如，多通道模数转换器200包括用于将各自的模拟信号Vin1、Vin2、......、Vin(N-1)和VinN转换成数字信号Dout的ADC202。每个通道可以包括跟踪和保持(TH)204。例如，TH1、TH2、......、THN-1和THN采样各自的模拟信号Vin1、Vin2、......、Vin(N-1)和VinN并且在一段时间内保持(锁定)其值恒定(例如，由ADC202实现的模拟—数字转换期间)。在各种实现中，THs204包括用于保持采样的模拟信号的电容器组件使得THs204可以被称为采样电容器。复用器206配置以选择模拟信号Vin1、Vin2、......、Vin(N-1)和VinN中的一个并且发送到ADC202进行转换。在所描绘的实施例中，复用器206是N：1复用器，具有耦合到N个通道的输入(在此，通过THs204)和耦合到ADC202的输出。在操作中，复用器206提供模拟信号Vin1、Vin2、......、Vin(N-1)和VinN中的一个到ADC202，使得多通道ADC200可以串行地将模拟信号Vin1、Vin2、......、Vin(N-1)和VinN转换成数字信号Dout(通常表示各自的通道CH1、CH2、.....、CH(N-1)和CHN的每一个数字信号Dout1、Dout2、......、Dout(N-1)和DoutN)。在一些实现中，多通道模数转换器200实现电荷共享方案以有效地使功耗和设备尺寸减到最小。例如，多通道模数转换器200包括与ADC202共享电荷的专用采样电容器，而不是具有采样并且保持模拟输入信号的多个ADC及其相关的电容式数字—模拟转换器。特别地，当转换发生时，采用模拟输入信号的每个TH204具有可以与ADC202的电容器共享电荷的专用采样电容器。例如，多通道ADC200可以通过把每个TH204连接到ADC202转换每个模拟信号。尽管这种电荷共享方案提供了克服设备面积限制的最佳解决方案，性能指标，例如信噪比和吞吐量可能被降低，因为信号功率损失往往由THs204的电容器和ADC202的电容器之间的电荷共享造成的。控制器208可以耦合到ADC202、THs204和/或复用器206用于管理其操作。多通道ADC200的输出可以耦合到附加的处理组件，例如数字信号处理器，用于处理数字信号Dout。
多通道ADC100和多通道ADC200平衡了各种性能和/或设备指标。例如，通过实现每个通道专用的ADC，多通道模数转换器100可以使信噪比和吞吐量(如转换速度)的损失减到最小。然而，这样的配置可以比所期望消耗更大的设备面积并且比所期望表现更高的测试时间。多通道ADC200通过为所有ADC通道实现单个ADC可以显著减小设备面积(优化空间效率)并且与多通道ADC100相比实现更低的测试时间以克服这类缺陷。尽管这些好处是以比所期望的信噪比和吞吐量损失为代价。因此，解决方案用于最佳平衡多通道ADC的性能和设备指标(如信噪比、吞吐量、设备面积和/或其它性能和设备指标)。
为了使面积和功耗减到最小，多通道模数转换器100和多通道ADC200可以实现逐次逼近寄存器模拟—数字转换器(SARADC)。例如，在各种实现中，多通道模数转换器100和多通道ADC200可以将ADC102和ADC202配置为SARADC的。图3是根据本公开的各个方面，示例性SARADC300的简化的电路原理图。SARADC300是配置以接收并且将模拟输入信号Vin转换成数字输出信号Dout的电子设备(包括电子电路和/或一个或多个电子组件)。数字输出信号Dout可以表示一个n位数字编码，其中n是取决于SARADC300设计要求的任何数目。通常，SARADC300实现了逐次逼近算法以提供数字输出信号Dout。为清楚起见。图3已被简化以更好地理解本公开的发明概念。附加特征可以添加到SARADC300，并且在SARADC300的其它实施例中所描述的一些特征可以被替换或者排除。
SARADC300包括耦合到数字—模拟转换器(DAC)304和SAR控制器306的比较器302。SARADC300通过连续改变DAC304的输出(例如，参考电压，例如参考电压Vdac)并且比较输出与模拟输入信号Vin将模拟输入信号Vin转换成数字输出信号Dout。例如，比较器302确定模拟输入信号Vin是否大于或小于参考电压Vdac，并且根据比较产生数字信号D。数字信号D可以在由数字0表示的低态和由数字1表示的高态之间转换。SAR控制器306可以包括存储数字信号D的状态的逐次逼近寄存器(SAR)，从中SAR控制器306可以产生数字输出信号Dout。SAR控制器306可以根据从比较器302接收的数字信号D的状态管理DAC304。例如，根据数字信号D的状态，SAR控制器可以有选择地将与DAC304相关的位置位。在各种实现中，SAR控制器306可以逐位确定数字输出信号Dout，从最高有效位到最低有效位。在这样的实现中，为了确定每个位，SAR控制器306可以产生用于设置DAC304的数字信号，DAC304可以根据设置产生参考电压Vdac，并且比较器302可以通过比较参考电压Vdac和模拟输入信号Vin确定数字信号D的值。
本公开描述了用于最佳平衡信噪比(SNR)、吞吐量(例如转换速度)和设备面积上述关注的各种多通道ADC配置。特别是，下面描述了配置以实现最佳平衡信噪比(SNR)、吞吐量和/或设备面积指标的多通道ADC的流水线型SARADC。在各种实现中，多通道流水线型SARADC通过在第一SARADC级中的每个通道的专用SARADC来实现，同时在第二SARADC级共享SARADC，连同流水线型SARADC的其他部分(例如复用器和/或残余放大器)，在一个以上的通道中。在一些实现中，第二SARADC级，连同流水线型SARADC的其它部分(例如复用器和/或残余放大器)在所有通道中共享。不同实施例可以比本文中所描述具有不同的优点，并且此所描述的优点不是任何实施例所必需的。
流水线型SARADC可以实现具有最少设备面积和最低的功耗。图4是根据本发明的各个方面，示例性流水线型SARADC400的简化电路原理图。流水线型SARADC400是配置以将模拟输入信号转换成数字输出信号的电子设备(包括电子电路和/或一个或多个部件)。数字输出信号可以代表一个n位数字编码，其中n是取决于流水线型SARADC400设计要求的任何数目。通常，流水线型SARADC400实现了逐次逼近算法以提供数字输出信号。为清楚起见，图4已被简化以更好地理解本公开的发明概念。附加特征可以添加到流水线型SARADC40，并且在流水线型SARADC400其它实施例中所描述的一些特征可以被替换或者排除。
流水线型SARADC400包括用于将模拟信号Vin转换成数字信号Dout的级联级。例如，流水线型SARADC400包括SARADC级402(1级)和SARADC级404(2级)，其中，SARADC级402包括SARADC406(SARADC1)并且SARADC级404包括SARADC408(SARADC2)。在各种实现中，SARADC1和ADC2的SAR可以配置为图3所描绘的SARADC300。每个SARADC级处理(例如，量化)模拟输入信号以产生数字输出信号和/或用于流水线型SARADC400的下一级的模拟残余信号以进一步处理。例如，SARADC级402处理模拟输入信号Vin以产生数字信号Dout1和模拟残余信号Vres；并且SARADC级404处理模拟残余信号Vres以产生数字信号Dout2。数字信号Dout1可以表示将p位数字编码并且数字信号Dout2可以表示的q位的数字编码，其中p和q是取决于管道SARADC400的设计要求的任何数目。耦合到SARADC级402和SARADC级404的残余放大器410可以处理(例如，放大和/或电平移位)来自SARADC406的模拟残余信号Vres，以使得SARADC408能够数字转换模拟残余信号Vres的放大版本。流水线型SARADC400可以将数字信号Dout1和数字信号Dout2集合成数字输出信号Dout，它可以被表示为(p+q)位的数字编码。在各种实现中，数字对准/校正模块(未示出)可以组装这些数字信号。数字对准/校正模块可以插入适当的延时，插入位移位、正确转换误差，执行其它对准/校正，或它们的组合到数字信号Dout1和Dout2以产生数字输出信号Dout。流水线型SARADC400的输出可以耦合到附加的处理组件，例如数字信号处理器，用于处理数字信号Dout。此外，流水线型SARADC400可以包括用于管理其操作的控制器(未示出)。
在一些实现中，SARADC级402可以包括耦合到SARADC406的微型的ADC412。微型ADC412和SARADC406采样相同的输入，例如模拟输入信号Vin，其中微型ADC412配置以将模拟输入信号Vin转换成数字输出信号d。数字输出信号d可以表示一个x位数字编码。其中，SARADC406执行p位模拟—数字转换器，微型ADC412可以产生p位模拟—数字转换的x位。SARADC406可以加载x位数字编码然后继续进行将模拟输入信号Vin转换成数字输出信号Dout1。在一些实现中，微型ADC412配置以产生p位模拟—数字转换的最高有效位。例如，在一些实现中，微型ADC412可以配置为最高有效位ADC，例如美国专利号7924203所描述的，其全部公开内容作为参考并入本文。由于微型ADC412可以解析p位模拟—数字转换的前几位并且将结果加载到SARADC406，SARADC406以足够的冗余继续转换，在微型ADC412转换中的某些误差可以被容许。微型ADC412因此可以比SARADC406的精确度较低转换。因此，对于微型ADC412的设备要求(例如电容器的尺寸和/或比较器的设备尺寸，在SAR实现或基于闪存的微型ADC实现中)可以相当大地放宽，结果是微型ADC412比SARADC406消耗更少的面积。
流水线型SARADC，例如流水线型SARADC400，可以被修改以实现多通道流水线型SARADC，它最佳地平衡各种设备和性能指标。图5是根据本发明的各个方面，示例性的多通道流水线型SARADC500的简化电路原理图。多通道流水线型SARADC500是配置以接收并且将模拟输入信号转换成相应的数字输出信号的电子设备(包括电子电路和/或一个或多个电子组件)。数字输出信号可以表示一个n位数字编码，其中n是取决于多通道流水线型SARADC500的设计要求的任何数目。多通道流水线型SARADC500表示N通道ADC，其中N是通道总数，并且多通道流水线型SARADC500配置以从N个通道的模拟信号转换成相应的数字信号。通常，多通道流水线型SARADC500实现了逐次逼近算法以提供数字信号。为清楚起见，图5已被简化以更好地理解本公开的发明概念。附加功能可以添加到多通道流水线型SARADC500中，并且在多通道流水线型SARADC500其它实施例中所描述的一些特征可以被替换或排除。
多通道流水线型SARADC500包括用于通过通道CH1、CH2、......，CH(N-1)和CHN接收模拟信号Vin1、Vin、......、Vin(N-1)和VinN的输入。在图5中，多通道流水线型SARADC500包括用于将模拟信号转换成数字信号Dout的级联级。例如，多通道流水线型SARADC500包括SARADC级502(1级)和SARADC级504(2级)。每个SARADC级处理(例如，量化)模拟输入信号以产生数字输出信号和/或用于多通道流水线型ADC500的下一级的模拟残余信号进行进一步处理。例如，SARADC级502处理模拟输入信号Vin以产生数字信号Dout1和模拟残余信号；并且SARADC级504处理模拟残余信号以产生数字信号Dout2。数字信号Dout1可以表示一个p位的数字编码并且数字信号Dout2可以表示一个q位的数字编码，其中p和q是取决于多通道流水线型SARADC500的设计要求的任何数目。多通道流水线型SARADC500可以把数字信号Dout1和数字信号Dout2集合成数字输出信号Dout，它可以被表示为(p+q)位的数字编码。在各种实现中，数字对准/校正模块(未示出)可以集合这些数字信号。数字对准/校正模块可以插入适当的延时，插入位移位，正确转换误差，执行其它对准/校正，或它们的组合到数字信号Dout1和Dout2以产生数字输出信号Dout。多通道流水线型SARADC500的输出可以耦合到附加的处理组件，如数字信号处理器，用于处理数字信号Dout。此外，多通道流水线型SARADC500可以包括用于管理其操作的控制器(未示出)。
SARADC级502包括用于每个通道的专用SARADC—每个通道一个ADC506—因此包括N个ADC506；并且SARADC级504包括用于所有通道的单个ADC，ADC508。ADC506和ADC508可以配置为图3中描绘SARADC300。在所描绘的实施例中，SARADC级502包括处理模拟输入信号Vin1以产生数字信号Dpout1和模拟残余信号Vres1的ADC11，处理模拟输入信号Vin2以产生数字信号Dpout2和模拟残余信号Vres2的ADC12，......、处理模拟输入信号Vin(N-1)以产生数字信号Dpout(N-1)和模拟残余信号Vres(N-1)ADC1(N-1)和处理模拟输入信号VinN以产生数字信号DpoutN和模拟残余信号VresN的ADC1N。因此，SARADC级502可以在模拟输入信号Vin1、Vin、......、Vin(N-1)和VinN并行地(同时)执行模拟—数字模拟输入转换。在所描绘的实施例中，SARADC级504包括用于处理模拟残余信号以产生每个通道的数字信号。例如，ADC2处理模拟残余信号Vres1以产生数字信号Dqout1，模拟残余信号Vres2以产生数字信号Dqout2，......，残余信号Vres(N-1)以产生数字信号Dqout(N-1)和模拟残余信号VresN以产生数字信号DqoutN。应当注意数字信号Dpout通常表示SARADC级502分别地为通道CH1、CH2、......、CH(N-1)和CHN产生的每一个数字信号Dpout1、Dpout2、......、Dpout(N-1)和DpoutN。因此，多通道流水线型SARADC500可以为通道CH1将数字信号Dpout1和数字信号Dqout1集合成数字输出信号Dout，为通道CH2将数字信号Dpout2和数字信号Dqout2集合成数字输出信号Dout，......，为通道CH(N-1)把数字信号Dpout(N-1)和数字信号Dqout(N-1)组装成数字输出信号Dout以及为通道CHN把数字信号DpoutN和字信号DqoutN集合成出信号Dout。
多通道流水线型SARADC500还包括用于所有通道的单个复用器和单个的残余放大器—在所描绘的实施例中，复用器510和残余放大器512由所有通道所共享。复用器510耦合到SARADC级502和SARADC级504，使得复用器510可以选择模拟残余信号Vres1、Vres2、......、Vres(N-1)和VresN中的一个用于SARADC级504转换。在所描绘的实施例中，复用器510是N：1复用器(其中，上面所指出，N是多通道流水线型SARADC500的通道数)，具有耦合到每个ADC506(这里，与N个通道相关)的输入和耦合到残余放大器512的输出。在操作中，复用器510提供模拟残余信号Vres1、Vres2、......、Vres(N-1)和VresN到残余放大器512，残余放大器512可以为ADC508处理(例如，放大和/或电平移位)所选择的模拟残余信号。然后ADC508可以数字地转换所选择的模拟残余信号的放大版本。因此，SARADC级504可以连续地转换模拟残余信号Vres1、Vres2、......、Vres(N-1)和VresN。
在各种实现中，SARADC级502还可以包括用于每个通道的专用微型ADC。在这种实现中，微型ADC，例如图4中所描绘的微型ADC412，可以耦合到每个ADC506，其中微型ADC将模拟输入信号Vin1、Vin2、......、Vin(N-1)和VinN转换成各自的数字输出信号d1、d2、......、d(N-1)和dinN。每个数字输出信号可以代表一个x位数字编码。其中，SARADC级502执行p位模拟—数字转换，微型ADC可以产生p位模拟—数字转换的x位。在各种实现中，SARADC级502可以包括具有通道间复制的部分和没有在所有通道间复制的部分。例如，SARADC级502可以包括SARADC，其中SARADC的比较器被通道CH1、CH2、......、CH(N-1)和CHN共享，而每个通道CH1、CH2、......、CH(N-1)和CHN具有专用DAC。每个通道的专用DAC可以交替地耦合到(或附接)到比较器以开始通道转换。在这样的实现中，SARADC级502和SARADC级504可以以串行的方式执行转换。
图6是根据本发明的各个方面，另一种示例性多通道流水线型SARADC600的简化电路原理图。多通道流水线型SARADC600是配置以接收并且将模拟输入信号转换成相应的数字输出信号的电子设备(包括电子电路和/或一个或多个电子组件)。数字输出信号可以表示一个n位数字编码，其中n是取决于多通道流水线型SARADC600的设计要求的任何数目。多通道流水线型SARADC600表示N通道ADC，其中N是通道的总数，并且多通道流水线型SARADC600配置以将来自N个通道的模拟信号转换成相应的数字信号。通常，多通道流水线型SARADC600实现了逐次逼近算法以提供数字信号。为清楚起见，图6已经被简化以更好地理解本公开的发明概念。附加功能可以添加到多通道流水线型SARADC600中，并且在多通道流水线型SARADC600其它实施例中所描述的一些特征可以被替换或排除排除。
与多通道流水线型SARADC500相似，多通道流水线型SARADC600包括通过信道CH1、CH2、......、CH(N-1)和CHN用于接收模拟信号Vin1、Vin2、......、Vin(N-1)和VinN的输入。在图6中，多通道流水线型SARADC600包括用于将模拟信号转换成数字信号Dout的级联级。例如，多通道流水线型SARADC600包括SARADC级602(1级)和SARADC级604(2级)。每个SARADC级处理(例如，量化)模拟输入信号以产生数字输出信号和/或用于多通道流水线型SARADC600的下一级进一步处理的模拟残余信号。例如，SARADC级602处理模拟输入信号Vin以产生数字信号Dout1和模拟残余信号；并且SARADC级604处理模拟残余信号以产生数字信号Dout2。数字信号Dout1可以表示一个p位的数字编码并且数字信号Dout2可以表示q位的数字编码，其中p和q是取决于多通道流水线型SARADC600的设计要求的任何数目。多通道流水线型SARADC600可以将数字信号Dout1和数字信号Dout2集合成数字输出信号Dout，其可以被表示为(p+q)位数字编码。在各种实现中，数字对准/校正模块(未示出)可以集合这些数字信号。数字对准/校正模块可以插入适当的延时，插入位移位、正确转换误差，执行其它对准/校正，或它们的组合到数字信号Dout1和Dout2以产生数字输出信号Dout。多通道流水线型SARADC600的输出可以耦合到附加的处理组件，例如数字信号处理器，用于处理数字信号Dout。此外，多通道流水线型SARADC600可以包括用于管理其操作的控制器(未示出)。
类似于SARADC级502，SARADC级602包括每个通道专用的SARADC—每个通道一个ADC606—因此包括N个ADC606。ADC606可以配置为图3中所描绘SARADC300。在所描绘的实施例中，SARADC级602包括处理模拟输入信号Vin1以产生数字信号Dpout1和模拟残余信号Vres1的ADC11，和处理模拟输入信号Vin2以产生数字信号Dpout2和模拟残余信号Vres2的ADC12、......、处理模拟输入信号Vin(N-1)以产生数字信号Dpout(N-1)和模拟残余信号Vres(N-1)的ADC1(N-1)和处理模拟输入信号VinN以产生数字信号DpoutN和模拟残余信号VresN的ADC1N。因此，SARADC级602可以对模拟输入信号Vin1、Vin2、......、Vin(N-1)和VinN并行地(同时)执行模拟—数字模拟转换。与SARADC级504相比，SARADC级604包括N个通道的每b个的ADC，例如每b个通道一个ADC608，其中b是从1到N的通道数，并且y是由SARADC级604提供的ADC的总数。每个ADC608处理模拟残余信号以产生它们各自通道的数字信号。在一些实现中，SARADC级604可以包括N/b个ADC608(y＝N/b)，其中，每个ADC608为相同通道数执行转换。在一些实现中，ADC508可以为各种数目通道执行转换。ADC608可以配置为图3中描绘SARADC300。在所描绘的实施例的furtherance中，SARADC级604包括每两个通道的ADC(B＝2)，例如ADC21用于通道CH1和通道CH2、......、和ADC2y用于通道CH(N-1)和通道CHN。ADC21处理模拟残余信号Vres1以产生数字信号Dqout1并且处理模拟残余信号Vres2以产生数字信号Dqout2、......和ADC2y处理模拟残余信号VRES(N-1)以产生数字信号Dqout(N-1)和模拟残余信号VresN以产生数字信号DqoutN。需要注意的是数字信号Dpout通常表示由SARADC级602分别为通道CH1、CH2、......、CH(N-1)和CHN产生的每一个数字信号Dpout1、Dpout2、......、Dpout(N-1)和DpoutN。因此，多通道流水线型SARADC600可以为通道CH1将数字信号Dpout1和数字信号Dqout1集合成数字输出信号Dout，为通道CH2将数字信号Dpout2和数字信号Dqout2集合成数字输出信号Dout、......、为通道CH(N-1)将数字信号Dpout(N-1)和数字信号Dqout(N-1)集合成数字输出信号Dout以及为通道CHN将数字信号DpoutN和数字信号DqoutN组装成数字输出信号Dout。
与多通道流水线型SARADC500做进一步对比，多通道流水线型SARADC600每b个通道包括一个复用器和一个残余放大器—例如，N个通道的每b个一个复用器610和一个残余放大器612。在所描绘的实施例中，具有每两个通道(b＝2)一个ADC的多通道流水线型SARADC600每两个通道包括一个复用器和一个残余放大器，例如MUX1和RA1用于通道CH1和通道CH2，......,并且MUXy和RAy用于通道CH(N-1)和通道CHN。MUX1、......、和MUXy耦合到SARADC级602和SARADC级604，使得MUX1可以选择模拟残余信号Vres1和Vres2中的一个由ADC21进行转换，......，并且MUXy可以选择模拟残余信号Vres(N-1)和VresN中的一个由ADC2y进行转换。MUX1、......、和MUXy是b：1复用器(例如2：1复用器其中b＝2)，具有耦合到b个ADC606的输入(这里，与N通道的b相关)和耦合到RA1、......、和RAy的输出。在操作中，MUX1提供模拟残余信号Vres1和Vres2中的一个到残余放大器RA1，残余放大器RA可以为ADC21处理(例如，放大和/或电平移位)所选择的模拟残余信号。然后ADC21可以数字地转换所选择的模拟残余信号的放大版本。同样，MUXy提供模拟残余信号Vres(N-1)和VresN中的一个到残余放大器RAy，残余放大器RAy可以为ADC2y处理(例如，放大和/或电平移位)所选择的模拟残余信号。然后ADC2y可以数字地转换所选择的模拟残余信号的放大版本。因此，SARADC级604可以连续地并行地转换模拟残余信号Vres1和Vres2，......,和模拟残余信号Vres(N-1)和VresN，从而可以提高多通道流水线型SARADC600的吞吐量。在一些实现中，SARADC级604可以包括N/b个ADC608(y＝N/b)，其中每个ADC608为相同的通道数执行转换。
在各种实现中，SARADC级602还可以包括用于每个通道的专用的微型ADC。在这种实现中，微型ADC，例如图4中所描绘的微型ADC412，可以耦合到每个ADC606，其中微型ADC将模拟输入信号Vin1、Vin2、......、Vin(N-1)和VinN转换成各自的数字输出信号D1、D2、......、D(N-1)和DinN。每个数字输出信号可以表示x位数字编码。其中，SARADC级602执行p位模拟—数字转换，微型ADC可以产生p位模拟—数字转换的x位。在各种实现中，SARADC级602可以包括具有通道间重复的部分和所有通道间不重复的部分的ADC。例如，SARADC级602可以包括SARADC，其中，SARADC的比较器由通道CH1、CH2、......、CH(N-1)和CHN共享，而每个通道CH1、CH2、......、CH(N-1)和CHN具有专用的DAC。每个通道的专用的DAC可以交替地耦合到(或附接)到比较器为通道开始转换。在这样的实现中，SARADC级602和SARADC级604可以以串行的方式执行转换。
通过修改流水线型SARADC的第一级以包括每个通道专用的SARADC(基本上为每个通道复制ADC)，同时在后续的级的所有通道间共享SARADC，多通道流水线型SARADC500和多通道流水线型SARADC600可以消除由许多多通道ADC所利用电荷共享方案，例如，如上所述。更具体地，本文所描述的多通道流水线型SARADC可以使用复制的SARADC的DAC直接采样，然后以并行方式执行第一级转换，同时以串行方式执行后续的级的转换。通过消除采样电容器和SARADC的电容器(例如参考多通道ADC100和多通道ADC200所描绘)的电荷共享方案，多通道流水线型SARADC500和多通道流水线型SARADC600可以提高信噪比和吞吐量(例如转换速度)。例如，在各种实现中，多通道流水线型SARADC500和多通道流水线型SARADC600实现与多通道模数转换器100类似的信噪比，同时使任何设备面积损失减到最小。在另一实例中，在各种实现中，多通道流水线型SARADC500和多通道流水线型SARADC600实现比多通道ADC200显著地高的吞吐量。多通道管流水线型SARADC500和多通道流水线型SARADC600能够取得最佳平衡以实现所需的设备和/或性能指标，包括信噪比、吞吐量和/或设备面积。这样的配置可以在许多多通道系统中实现，其中用于改善信噪比和吞吐量的需求，同时尽量减少设备尺寸，继续增加。
图7是根据本公开的各个方面,可以实现用于执行多通道模拟—数字转换的示例性方法700的简化流程图。在各种实现中，方法700可以通过多通道流水线型SARADC来实现，例如如上所述的多通道流水线型SARADC500或者多通道流水线型SARADC600。在框710，在多个模拟输入信号上执行第一SAR模拟—数字转换。在一些实现中，多个模拟输入信号可以并行地进行采样并且转换。在框720，从第一SAR模拟—数字转换中选择模拟残余信号。在一些实现中，模拟残余信号可以从所有的第一SAR模拟—数字转换中选择。在一些实现中，其中多个模拟输入信号包括N个模拟输入信号，模拟残余信号可以从第一SAR模拟—数字转换的b个中选择。在框730，第二SAR模拟—数字转换在选定的模拟残余信号上执行。该方法还可以包括放大所选模拟残余信号。在一些实现中，每个所选择的模拟残余信号被串行地采样并转换。为清楚起见，图7已被简化以更好地理解本公开的发明概念。附加的步骤可以在方法700之前、期间和之后提供并且在方法700的其他实施例中所述的一些步骤可以被替换或排除。
在各种实现中，多通道系统、多通道ADC(例如，多通道ADC100、多通道200、多通道流水线型SARADC500和多通道流水线型SARADC600)和/或各种电路和/或图的部件，可以在相关联的电子设备的电路板上实现。板可以是普通的电路板，它能够容纳电子设备的内部电子系统的各种组件和，进一步，为其他外围设备提供连接器。板能够提供电连接，通过它系统的其它部件可以电通信。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组)，存储器元件等可以根据特定配置需求、处理需求、计算机设计、其它方面的考虑或它们的组合适当地耦合到电路板。其他部件，如外部存储器、传感器、用于音频/视频显示器的控制器以及外围设备可以作为插入式卡，通过电缆附接到板或集成到板本身。
在各种实现中，多通道系统、多通道ADC(例如，多通道模数转换器100、多通道200、多通道流水线型SARADC500和多通道流水线型SARADC600)和/或各种电路和/或图的部件，可以实现为独立的模块(例如，具有配置以执行特定应用或功能相关的部件和电路的设备)，或实现电子设备的专用硬件的插件模块到。需要注意的是，本公开的特定实施例可以容易地包含在片上系统(SOC)封装内，无论是部分或全部。SOC表示集成计算机的组件或其它电子系统到单个芯片的集成电路。它可以包含数字、模拟、混合信号和经常射频功能：所有这些可以被提供在单个片基底上。其他实施例可以包括多芯片模块(MCM)，具有多个位于单个电子封装内并且配置以通过电子封装彼此紧密相互作用的单独的集成电路。在各种其它实施例中，本文所描述的各种功能可以在一个或多个半导体芯(如硅芯)专用集成电路(ASIC)、现场可编程门阵列(FPGA)，其它的半导体芯片或它们的组合中实现。
需要注意，参照图上面讨论的活动适用于任何涉及信号处理的集成电路，特别是那些可以执行特殊的软件程序或算法，其中的一些可能与处理数字化的实时数据相关。某些实施例可以涉及多DSP信号处理、浮点处理、信号/控制处理、固定功能处理，微控制器应用程序等。在某些情况下，本文中所讨论的特征可以适用于医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频装置、电流检测，仪表(其可以是高度精确的)以及其他数字处理的系统。此外，上述讨论的某些实施例可以配置在用于医学成像、病人监护、医疗仪器和家庭医疗保健的数字信号处理技术中。这可能包括肺监控器、加速度计、心率监测仪、心脏起搏器等，其他应用可以涉及汽车技术的安全系统(例如，稳定控制系统、驾驶辅助系统、制动系统，信息娱乐和任何类型的内部应用)。此外，动力系统(例如，在混合动力汽车和电动汽车中)可以在电池监测、控制系统、报告控制、维护活动等中使用高精度数据转换产品。在又其他示例场景中，本公开的教导可以适用于工业市场，包括有助于提高生产力、能效和可靠性的过程控制系统。在消费者应用中，上面讨论的信号处理电路的教导可以用于进行图像处理、自动对焦和图像稳定(例如，数码相机、摄像机等)。其他消费应用包括用于家庭影院系统、DVD录像机和高清晰度电视的音频和视频处理器。然而，其他消费应用可以涉及先进的触摸屏控制器(例如，用于任何类型的便携式媒体设备)。因此，这种技术可以很容易地成为智能手机、平板电脑、安全防范系统、个人电脑、游戏技术、虚拟现实、模拟训练等的一部分。
本文所概述的说明书、尺寸和关系仅提供用于示例和教导的目的。这些的每一个可以显著改变，而不脱离本公开的精神或所附权利要求的范围。说明书仅适用于非限制性的实例并且，因此，它们应被理解为这样。在前面的描述中，参考特定的处理器和/或部件布置，示例实施例已经描述。可以对这样的实施例进行各种修改和改变而不脱离所附权利要求的范围。描述和附图，因此，应被认为是说明性的而不是限制性的意义。进一步以上描述的各种电路配置可以被替换、取代或以其它方式修改以适应于实现本文所描述的多通道转换机制的各种设计实现。另外，使用互补的电子设备、硬件、软件等可以为实现本公开的教导提供同样可行的选择。
应当注意，对于本文提供的许多实例，相互作用可以以二、三、四或更多电子部件来描述。然而，这么做的目的只是为了清楚和实例。应当理解，该系统可以以任何合适的方式进行合并。沿着类似的设计替代方案，任何示出的组件、模块、电路和图的元件可以以各种可能的配置结合，所有这些显然本说明书的范围之内。在某些情况下，通过仅参照有限数目的电子组件描述给定一组流的一个或多个功能更容易。应当理解图的电路及其教导是很容易可扩展性并且可以容纳大量的组件，以及更复杂/精密的布置和配置。因此，提供的实例不应该限制或抑制电路的广泛教导，同时潜在地适用于无数的其他架构，应当注意参照各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)包含在“一个实施例”、“示例实施例”、“实施例”、“另一个实施例”、“一些实施例”、“各种实施例”、“其他实施例”，“替代实施例”，“各种实现”，“一些实现”，“一个实现”等旨在表示任何这样的功能都包含在本公开的一个或多个实施例，但是可以或可以不必在相同的实施例中组合。还需要注意，“耦合到”和“与耦合”在本文可以互换使用，并且，提及特征“耦合到”或“与耦合”另一个特征包括任何通信耦合装置、电耦合装置、机械耦合装置其他连接装置，或它们的组合促进特征的功能性和操作，例如本文描述的多通道转换机制。
许多其它改变、替代、变化、改变和修改可以为本领域技术人员所确定并且它的目的是本发明包括所有这样的改变、替换、变化、改变和修改，落入所附权利要求的范围内。为了协助美国专利商标局(USPTO)，另外，本申请发布的任何专利的读者解释所附权利要求，申请人要指出申请人：(a)不打算任何所附的权利要求援引美国专利法35USC第112条第6款，因为它存在于申请日，除非词语“手段(means)”或“步骤(step)”明确地用于特定权利要求；及(b)不打算，由本说明书中的任何陈述，以没有体现的任何方式限制本公开及所附的权利要求。
其他注意、实例和实施例
在各种实现中，提供了可以是任何类型的计算机的一部分的系统，它可以进一步包括耦合到多个电子部件的电路板。该系统可以包括用于在多个模拟输入信号上执行第一SAR模拟—数字转换装置；用于从第一SAR模拟—数字转换中选择模拟残余信号的装置；用于在选定模拟残余信号上执行第二SAR模拟—数字转换的装置。“装置用于”还可以或替代地包括(但不限于)使用本文所讨论的任何适当的部件，以及任何合适的软件、电路、集线器、计算机代码、逻辑、算法、硬件、控制器、接口、链路、总线、通信通道等。在各种实现中，系统包括存储器，存储器包括当执行时致使系统执行这里讨论的任何活动的指令。在各种实现中，此处略述的各种功能可以由逻辑编码在一个或多个非暂时和/或有形介质(例如，在专用集成电路(ASIC)中提供嵌入式逻辑、数字信号处理器(DSP)指令、软件(可能包括目标代码和源代码)由处理器、或其他类似的机器，等)来执行。

Claims (20)

1.一种多通道逐次逼近寄存器(SAR)模拟—数字转换器(ADC)，所述多通道SARADC包括：
用于多个输入通道的每一个的第一SARADC，其中所述第一SARADC配置以接收来自各自输入通道的各自模拟输入信号；和
在所述多个输入通道间共享的第二SARADC和复用器，所述复用器配置以从所述第一SARADC中的一个选择模拟残余信号用于由所述第二SARADC转换。
2.如权利要求1所述的多通道SARADC，还包括耦合到所述第二SARADC和所述复用器的残余放大器，所述残余放大器配置放大所选择的残余模拟信号。
3.如权利要求1所述的多通道SARADC，其中所述第二SARADC和所述复用器在所有的所述多个输入通道间共享。
4.如权利要求1所述的多通道SARADC，其中：
所述多个输入通道包括N个输入通道；和
所述第二SARADC和复用器在所述N个输入通道的b个通道间共享，其中b是从2到N的整数，所述复用器配置以从与所述b个通道相关的所述第一SARADC中的一个选择所述模拟残余信号。
5.如权利要求4所述的多通道SARADC，还包括N/b个第二SARADC和复用器，使得每个第二SARADC为b个通道执行转换。
6.如权利要求1所述的多通道SARADC，其中：
所述第一SARADC配置以根据所述各自模拟输入信号并行地产生各自第一数字信号和各自模拟残余信号；并且
第二SARADC配置以根据所述各自模拟残余信号串行地产生第二数字信号。
7.如权利要求6所述的多通道SARADC，其中所述第一SARADC配置以直接采样各自模拟输入信号。
8.如权利要求6所述的多通道SARADC，其中：
所述第一SARADC包括第一比较器、第一数字—模拟转换器(DAC)和第一SAR控制器，其中每个第一SARADC通过比较所述各自模拟输入信号与各自第一DAC参考电压产生所述各自第一数字信号；并且
所述第二SARADC包括第二比较器、第二DAC和第二SAR控制器，其中所述第二SARADC通过比较每个各自模拟残余信号与第二DAC参考电压产生所述第二数字信号。
9.如权利要求1所述的多通道SARADC，还包括用于所述多个输入通道的每一个、耦合到所述第一SARADC的微型ADC。
10.如权利要求9所述的多通道SARADC，其中所述第一SARADC配置执行p位模拟—数字转换，并且所述微型ADC配置以产生所述p位模拟—数字转换的x位。
11.一种用于执行多通道逐次逼近寄存器(SAR)模拟—数字转换的方法，所述方法包括：
在多个模拟输入信号上执行第一SAR模拟—数字转换；
从所述第一SAR模拟—数字转换中选择模拟残余信号；和
在所选择的模拟残余信号上执行第二SAR模拟—数字转换。
12.如权利要求11所述的方法，还包括放大所述选择的模拟残余信号。
13.如权利要求11所述的方法，其中所述模拟残余信号从所有的所述第一SAR模拟—数字转换中选择。
14.如权利要求11所述的方法，其中所述多个模拟输入信号包括N个模拟输入信号，并且所述模拟残余信号从所述第一SAR模拟—数字转换的b个通道中选择，其中b是从2到N的整数。
15.如权利要求11所述的方法，其中：
执行所述第一SAR模拟—数字转换包括根据各自模拟输入信号并行地产生各自第一数字信号和各自模拟残余信号；并且
执行所述第一SAR模拟—数字转换包括根据所述各自模拟残余信号串行地产生第二数字信号。
16.如权利要求11所述的方法，其中所述第一SAR模拟—数字转换是p位模拟—数字转换，所述方法还包括执行模拟—数字转换以产生所述p位模拟—数字转换的x位。
17.如权利要求11所述的方法，还包括直接采样所述多个模拟输入信号。
18.一种多通道模拟—数字转换系统，包括：
在多个模拟输入信号上用于执行第一SAR模拟—数字转换的装置；
用于从所述第一SAR模拟—数字转换中选择模拟残余信号的装置；和
用于在所述选择的模拟残余信号上执行第二SAR模拟—数字转换的装置。
19.如权利要求18所述的多通道模拟—数字转换系统，还包括用于放大所述选择的模拟残余信号的装置。
20.如权利要求18所述的多通道模拟—数字转换系统，其中所述第一SAR模拟—数字转换是p位模拟—数字转换，所述模拟—数字转换还包括用于执行模拟—数字转换以产生所述p位模拟—数字转换的x位的装置。
CN201510664775.3A 2015-01-09 2015-10-15 多通道模数转换器 Pending CN105790766A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/593,078 2015-01-09
US14/593,078 US9432035B2 (en) 2015-01-09 2015-01-09 Multichannel analog-to-digital converter

Publications (1)

Publication Number Publication Date
CN105790766A true CN105790766A (zh) 2016-07-20

Family

ID=54151190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510664775.3A Pending CN105790766A (zh) 2015-01-09 2015-10-15 多通道模数转换器

Country Status (3)

Country Link
US (1) US9432035B2 (zh)
EP (1) EP3043479A1 (zh)
CN (1) CN105790766A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023592A (zh) * 2016-11-04 2018-05-11 亚德诺半导体集团 Sar模数转换器选择性同步
CN108495067A (zh) * 2018-03-28 2018-09-04 西安微电子技术研究所 一种用于cmos图像传感器的sar型adc结构
CN110138387A (zh) * 2019-06-05 2019-08-16 中国电子科技集团公司第二十四研究所 一种基于单通道时间交织采样的sar adc及采样方法
CN112671406A (zh) * 2019-10-15 2021-04-16 亚德诺半导体国际无限责任公司 具有合成的延迟级的模数转换器（adc）
CN116388760A (zh) * 2023-06-06 2023-07-04 上海泰矽微电子有限公司 一种差分输入adc的静态性能测试装置及方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9667289B2 (en) * 2015-06-25 2017-05-30 Texas Instruments Incorporated Methods and apparatus for reducing noise, power and settling time in multi-modal analog multiplexed data acquisition systems
JP6478896B2 (ja) * 2015-10-28 2019-03-06 株式会社東芝 増幅回路、パイプラインａｄｃ、及び無線通信装置
WO2017158677A1 (ja) * 2016-03-14 2017-09-21 オリンパス株式会社 Ａｄ変換器およびイメージセンサ
WO2019092994A1 (en) * 2017-11-10 2019-05-16 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus
CN107994903B (zh) * 2017-12-15 2021-07-16 北京特邦微电子科技有限公司 模数转换电路及流水线模数转换器
US10447292B1 (en) 2018-08-27 2019-10-15 Qualcomm Incorporated Multiple-bit parallel successive approximation register (SAR) analog-to-digital converter (ADC) circuits
US10425095B1 (en) 2018-08-27 2019-09-24 Qualcomm Incorporated Multiple-bit parallel successive approximation (SA) flash analog-to-digital converter (ADC) circuits
US10333544B1 (en) 2018-09-19 2019-06-25 Qualcomm Incorporated Digital-to-analog converter (DAC) circuits employing resistor rotator circuits configured to be included in analog-to-digital converter (ADC) circuits
US10598729B1 (en) 2019-08-08 2020-03-24 Xilinx, Inc. Device monitoring using satellite ADCs having local voltage reference
US11438005B2 (en) 2020-02-26 2022-09-06 Analog Devices International Unlimited Company Timing methods for SAR ADCs
US11271581B1 (en) * 2020-05-18 2022-03-08 Xilinx, Inc. Time-multiplexed distribution of analog signals
CN113371673B (zh) * 2021-05-24 2022-10-21 北京大学 一种混合集成传感微系统及其单芯片集成制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0948122A2 (en) * 1998-04-01 1999-10-06 STMicroelectronics, Inc. Analog-to-digital converter for processing analog signals from a large array of detectors
US20100315278A1 (en) * 2009-06-12 2010-12-16 Analog Devices, Inc. Most significant bits analog to digital converter, and an analog to digital converter including a most significant bits analog to digital converter
US20120229313A1 (en) * 2011-03-08 2012-09-13 University Of Macau Analog to digital converter circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304205B1 (en) 1999-11-17 2001-10-16 Ikanos Communications, Inc. A/D multi-channel pipeline architecture
US7710299B2 (en) * 2007-11-01 2010-05-04 Conexant Systems, Inc. System and method providing channel multiplexing for analog-to-digital conversion
KR20100073009A (ko) 2008-12-22 2010-07-01 한국전자통신연구원 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
US8072360B2 (en) 2009-05-08 2011-12-06 Analog Devices, Inc. Simultaneous sampling analog to digital converter
US8681890B2 (en) * 2010-06-07 2014-03-25 Entropic Communications, Inc. Method and apparatus for real time multiplexing with receiver and antenna array elements
US8248283B2 (en) 2010-06-11 2012-08-21 Texas Instruments Incorporated Multi-channel SAR ADC
US8547271B2 (en) 2011-05-20 2013-10-01 Brookhaven Science Associates, Llc Method and apparatus for low power analog-to-digital conversion
US8643522B2 (en) 2011-06-07 2014-02-04 Microchip Technology Incorporated Multichannel analog to digital converter apparatus and method for using
US8981985B2 (en) 2011-09-06 2015-03-17 National University Of Singapore Analog-to-digital converter for a multi-channel signal acquisition system
US8643529B2 (en) 2012-06-05 2014-02-04 Himax Technologies Limited SAR assisted pipelined ADC and method for operating the same
US9548948B2 (en) 2012-08-24 2017-01-17 Analog Devices Global Input current cancellation scheme for fast channel switching systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0948122A2 (en) * 1998-04-01 1999-10-06 STMicroelectronics, Inc. Analog-to-digital converter for processing analog signals from a large array of detectors
US20100315278A1 (en) * 2009-06-12 2010-12-16 Analog Devices, Inc. Most significant bits analog to digital converter, and an analog to digital converter including a most significant bits analog to digital converter
US20120229313A1 (en) * 2011-03-08 2012-09-13 University Of Macau Analog to digital converter circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023592A (zh) * 2016-11-04 2018-05-11 亚德诺半导体集团 Sar模数转换器选择性同步
CN108023592B (zh) * 2016-11-04 2021-11-30 亚德诺半导体集团 Sar模数转换器选择性同步
CN108495067A (zh) * 2018-03-28 2018-09-04 西安微电子技术研究所 一种用于cmos图像传感器的sar型adc结构
CN108495067B (zh) * 2018-03-28 2020-11-10 西安微电子技术研究所 一种用于cmos图像传感器的sar型adc结构
CN110138387A (zh) * 2019-06-05 2019-08-16 中国电子科技集团公司第二十四研究所 一种基于单通道时间交织采样的sar adc及采样方法
CN110138387B (zh) * 2019-06-05 2020-11-03 中国电子科技集团公司第二十四研究所 一种基于单通道时间交织采样的sar adc及采样方法
CN112671406A (zh) * 2019-10-15 2021-04-16 亚德诺半导体国际无限责任公司 具有合成的延迟级的模数转换器（adc）
CN112671406B (zh) * 2019-10-15 2024-04-02 亚德诺半导体国际无限责任公司 具有合成的延迟级的模数转换器（adc）
CN116388760A (zh) * 2023-06-06 2023-07-04 上海泰矽微电子有限公司 一种差分输入adc的静态性能测试装置及方法

Also Published As

Publication number Publication date
EP3043479A1 (en) 2016-07-13
US20160204789A1 (en) 2016-07-14
US9432035B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
CN105790766A (zh) 多通道模数转换器
US7629905B2 (en) Analog correction of a phase-mismatch in high-sample rate time-interleaved analog-to-digital converters
CN103916127B (zh) 模拟/数字转换器
US10840933B2 (en) Multi-input data converters using code modulation
KR101253224B1 (ko) 아날로그 디지털 변환기
CN104954019B (zh) 管线式模数转换器及其乘法数模转换器
US20160105194A1 (en) Passive analog sample and hold in analog-to-digital converters
CN109104189B (zh) 用于采样和放大的无源开关电容电路
US20120206282A1 (en) Test circuits and methods for redundant electronic systems
CN106888020A (zh) Dac开关失配误差的数字测量
TWI376103B (en) Pipelined analog-to-digital converter
US9900023B1 (en) Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter
CN110460333B (zh) 在产生模数转换器的连续时间残差中的阻断器容差
TW201937860A (zh) 餘數產生系統、類比數位轉換器以及產生殘餘訊號之方法
US9325337B1 (en) Self-referenced digital to analog converter
US20210083683A1 (en) Track and hold circuits for high speed adcs
JP2006279936A (ja) アナログデジタル変換器
US8922411B2 (en) Configurable hardware-sharing multi-channel ADC
US7471227B2 (en) Method and apparatus for decreasing layout area in a pipelined analog-to-digital converter
CN100505551C (zh) 数字/模拟转换的方法与相关装置
US10911058B2 (en) Switched capacitor comparator
US10855302B2 (en) Track and hold circuits for high speed and interleaved ADCs
US8416110B2 (en) Multi-channel analog digital conversion circuit and analog digital conversion method thereof
JP4939497B2 (ja) Δς型アナログデジタル変換器
KR20190021634A (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160720