[go: up one dir, main page]

CN105722299B - 中介基板及其制法 - Google Patents

中介基板及其制法 Download PDF

Info

Publication number
CN105722299B
CN105722299B CN201410726850.XA CN201410726850A CN105722299B CN 105722299 B CN105722299 B CN 105722299B CN 201410726850 A CN201410726850 A CN 201410726850A CN 105722299 B CN105722299 B CN 105722299B
Authority
CN
China
Prior art keywords
layer
dielectric materials
conducting block
line
line layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410726850.XA
Other languages
English (en)
Other versions
CN105722299A (zh
Inventor
周保宏
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Priority to CN201410726850.XA priority Critical patent/CN105722299B/zh
Priority to US14/706,101 priority patent/US10014242B2/en
Publication of CN105722299A publication Critical patent/CN105722299A/zh
Priority to US15/997,849 priority patent/US10483194B2/en
Application granted granted Critical
Publication of CN105722299B publication Critical patent/CN105722299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种中介基板及其制法，是在一承载板上蚀刻形成凹槽，以在该凹槽中填充介电材形成第一介电材料层，或在该承载板上形成图案化的第一介电材料层，再依序于该承载板及该第一介电材料层上形成第一线路层、第一导电块、及第二介电材料层，并使该第一线路层及第一导电块嵌埋于第二介电材料层中，再于该第二介电材料层上形成第二线路层及第二导电块，以形成无核心(coreless)及具细线路的中介基板。

Description

中介基板及其制法
技术领域
本发明是有关于一种半导体基板及其制法，尤指一种中介基板及其制法。
背景技术
随着电子产品逐渐朝微型化发展，一般印刷电路板(PCB)表面可供设置半导体封装件的面积越来越小，因此业界遂发展出一种半导体封装件的立体堆栈技术，其于一半导体封装件上迭置另一半导体封装件，而成为一层迭式封装结构(package on package,POP)，以符合高密度组件设置的要求。
传统的层迭式封装结构是将一半导体封装件透过多个焊球而接置并电性连接至另一半导体封装件，然而由于受限于制程关系，该些焊球尺寸及间距皆需有一定尺寸，在封装件有限面积下，即会缩减封装件对外的电性接点，且造成整体封装结构的厚度偏高。
请参阅图1，为进一步提升层迭式封装结构的电性接点数量与轻薄发展，业界遂在第一半导体封装件1A与第二半导体封装件1B间设置一中介基板(Interposer)10，其中该中介基板10第一表面及第二表面设有第一线路层11及第二线路层12，且该中介基板10中设有导电穿孔13以电性连接第一线路层11及第二线路层12，以供第一半导体封装件1A透过第一导电材料14接置并电性连接至中介基板10的第一线路层11，再透过该中介基板10的第二线路层12及第二导电材料15接置并电性连接至第二半导体封装件1B，以构成一层迭式封装结构。
请参阅图2A至2E，为一中介基板的制程。
如图2A所示，首先提供一核心板20，该核心板20具相对的第一表面20a及第二表面20b，并于该核心板20中钻设多个贯穿该第一及第二表面的穿孔20c，接着再于该核心板第一表面、第二表面及穿孔中镀上一金属层21。
如图2B所示，图案化该核心板20第一表面20a及第二表面20b的金属层以形成第一线路层21a及第二线路层21b，并使该第一线路层21a及第二线路层21b可透过形成于该穿孔中的金属层(亦即导电穿孔21c)而相互电性连接。再于该第一线路层21a及第二线路层21b上形成绝缘层(防焊层)22，并使该绝缘层22形成有多个开口以外露部分该第一线路层21a及第二线路层21b。
如图2C所示，于该核心板20第一表面20a及第二表面20b的绝缘层22上覆盖一导电层23及阻层24。
如图2D所示，图案化该阻层24，以形成有多个开口而外露出部分该第二线路层21b；接着进行电镀制程，以在该阻层开孔中形成导电材料25，该导电材料25与第二线路层21b电性耦接。
如图2E所示，移除该阻层24及其所覆盖的导电层23，以形成一中介基板。
然而前述制程复杂且成本较高，且于前述制程中因需额外设置导电层，该导电层的设置容易影响中介基板电性质量；此外，于制程时中介基板厚度会受限，当其厚度越薄时(例如130μm以下)，生产不易且易造成破损；再者，此类制程中线路的线宽/线距(L/S)设计易受限制，当L/S为25/25μm以下时，良率亦受到影响。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种中介基板的制法，包括：提供一承载板，并于该承载板表面形成多个凹槽及在该凹槽中形成第一介电材料层；于该承载板及第一介电材料层上形成第一线路层；于该第一线路层上形成多个第一导电块；于该第一介电材料层、第一线路层及多个第一导电块上覆盖第二介电材料层，并使该第一导电块端部外露出该第二介电材料层；于该第二介电材料层上形成第二线路层，并使该第二线路层电性连接至该第一导电块；于该第二线路层上形成多个第二导电块；以及移除该承载板。
本发明更提供一种中介基板，包括：第一介电材料层、第二介电材料层、第一线路层、第二线路层、第一导电块、以及第二导电块。该第二介电材料层具有相对的第一表面及第二表面；该第一线路层具有相对的第一表面及第二表面，且该第一线路层嵌埋于第二介电材料层中，该第一线路层的第一表面与该第二介电材料层第一表面齐平；该第一介电材料层形成于该第二介电材料层第一表面上，且该第一介电材料层具有多个开口以外露出部分该第一线路层；该第一导电块具有相对的第一端面及第二端面，该第一导电块的第一端面连接该第一线路层的第二表面，且该第一导电块的第二端面与该第二介电材料层的第二表面齐平；该第二线路层具有相对的第一表面及第二表面，该第二线路层形成于该第二介电材料层的第二表面上，且部分该第二线路层的第一表面连接该第一导电块的第二端面；该第二导电块形成于该第二线路层的第二表面上。
本发明更提供一种中介基板的制法第二实施态样，包括：提供一承载板，并于该承载板上形成第一介电材料层，且该第一介电材料层形成有多个开口以外露出部分该承载板；于该承载板及第一介电材料层上形成第一线路层，部分该第一线路层形成于该介电材料层开口中，部分该第一线路层形成于该介电材料层上；于该第一线路层上形成多个第一导电块；于该第一介电材料层、第一线路层、及第一导电块上覆盖一第二介电材料层，并使该第一导电块端面外露出该第二介电材料层；于该第二介电材料层上形成一第二线路层，并使该第二线路层电性连接该第一导电块；于该第二线路层上形成多个第二导电块；以及移除该承载板。
本发明更提供一种中介基板的第二实施态样，该中介基板即包含有第一介电材料层、第二介电材料层、第一线路层、第二线路层、第一导电块、及第二导电块。该第一介电材料层具有相对的第一表面、第二表面、及多个贯穿该第一表面与第二表面的开口；该第一线路层具有相对的第一表面及第二表面，其中部分该第一线路层形成于该第一介电材料层的第二表面上，且该第一线路层的其余部分则形成于该第一介电材料层的开口中，以使部分该第一线路层的第一表面外露出该第一介电材料层且与该第一介电材料层的第一表面齐平；该第一导电块形成于该第一线路层的第二表面上；该第二介电材料层覆盖于该第一介电材料层的第二表面及该第一线路层的第二表面上，且包覆该第一导电块，并使第一导电块端部外露出该第二介电材料层；该第二线路层形成于该第二介电材料层上，且电性连接至该第一导电块；该第二导电块形成于该第二线路层上。
透过前述说明可知，本发明的中介基板及其制法是先在一承载板上蚀刻形成凹槽，以在该凹槽中填充介电材形成第一介电材料层，或在该承载板上先形成图案化的第一介电材料层，再依序于该承载板及该第一介电材料层上形成第一线路层、第一导电块、及第二介电材料层，并使该第一线路层及第一导电块嵌埋于第二介电材料层中，再于该第二介电材料层上形成第二线路层及第二导电块，以形成无核心(coreless)及具细线路的中介基板，藉以达到产品轻薄化目的，同时本发明亦可解决现有制程中线路的线宽/线距(L/S)设计受到限制问题。再者，本制程仅外露出部分的第一线路层，以供接置外部电子组件，毋需额外设置绝缘层(防焊层)，同时毋需额外设置导电层，以减化制程及成本。
附图说明
图1为现有层迭式封装结构的剖面示意图；
图2A至2E为现有中介基板的制法剖面示意图；
图3A至3K为本发明的中介基板的制法第一实施例的剖面示意图；
图4A至4B为本发明的中介基板的制法第二实施例的剖面示意图；
图5A至5I为本发明的中介基板的制法第三实施例的剖面示意图；以及
图6A至6B为本发明的中介基板的制法第四实施例的剖面示意图。
其中，附图标记说明如下：
1A 第一半导体封装件
1B 第二半导体封装件
10 中介基板
11 第一线路层
12 第二线路层
13 导电穿孔
14 第一导电材料
15 第二导电材料
20 核心板
20a 第一表面
20b 第二表面
20c 穿孔
21 金属层
21a 第一线路层
21b 第二线路层
21c 导电穿孔
22 绝缘层
23 导电层
24 阻层
25 导电材料
30、50 承载板
31a、51a 第一阻层
300 凹槽
32a、52a 第一介电材料层
31b、51b 第二阻层
33a、53a 第一线路层
31c、51c 第三阻层
34a、54a 第一导电块
32b、52b 第二介电材料层
31d、51d 第四阻层
33b、53b 第二线路层
31e 第五阻层
34b、54b 第二导电块
321b、521a 第一表面
322b、522a 第二表面
331a、531a 第一表面
332a、532a 第二表面
331b 第一表面
332b 第二表面
341a 第一端面
342a 第二端面
35、55 绝缘保护层。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“顶”及“底”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
请参阅图3A至3K，为本发明的中介基板的制法示意图。
如图3A所示，提供一承载板30，并于该承载板30表面覆盖第一阻层31a，接着图案化该第一阻层31a，以在该第一阻层31a中形成多个外露出承载板30的开口。该承载板30为基材，例如为铜箔基板，但无特别限制。
如图3B所示，以例如蚀刻方式移除未为该第一阻层31a所覆盖的承载板30部分，以在该承载板30表面形成多个凹槽300。
如图3C所示，移除该第一阻层31a并在该凹槽300中填充介电材料，以形成第一介电材料层32a。该第一介电材料层可以铸模方式、涂布方式或压合方式形成于该凹槽中，该介电材料例如为环氧树脂。
如图3D所示，于该承载板30及第一介电材料层32a上形成图案化的第二阻层31b，该第二阻层31b形成有多个开口以外露部分该第一介电材料层32a及部分该承载板30。接着于该第二阻层31b开口中形成第一线路层33a。
如图3E所示，于该第一线路层33a及第二阻层31b上覆盖一第三阻层31c，并图案化该第三阻层31c，以使该第三阻层31c形成有多个外露出部分该第一线路层的开口。接着于该第三阻层31c开口中形成多个第一导电块34a。
如图3F所示，移除该第二阻层31b及第三阻层31c，以外露出该第一线路层33a及多个第一导电块34a。
如图3G所示，于该第一介电材料层32a、第一线路层33a及多个第一导电块34a上覆盖第二介电材料层32b，并使该第一导电块34a端部外露出该第二介电材料层32b。
如图3H所示，于该第二介电材料层32b上覆盖一第四阻层31d，并图案化该第四阻层31d以形成多个外露出该第一导电块34a及部分该第二介电材料层32b的开口。接着于该第四阻层31d开口中形成第二线路层33b。该第二线路层33b可透过该第一导电块34a电性连接至第一线路层33a。
如图3I所示，于该第四阻层31d及第二线路层33b上覆盖一第五阻层31e，并图案化该第五阻层31e以形成有多个外露出部分该第二线路层33b的开口。接着于该第五阻层31e开口中形成第二导电块34b，其中该第二导电块34b电性连接至第二线路层33b。
如图3J所示，移除该第五阻层31e及该第四阻层31d，以外露出该第二线路层33b及第二导电块34b。
如图3K所示，移除该承载板30，以外露出部分该第一线路层33a，而形成本发明的中介基板。另外，亦可蚀刻移除该承载板中心部分，而保留该承载板周围部分形成一框型承载板，以藉由该保留于第一介电材料层上的框型承载板做为中介基板的支撑结构。
请参阅图3K，本发明的中介基板包含有：第一介电材料层32a、第二介电材料层32b、第一线路层33a、第二线路层33b、第一导电块34a、及第二导电块34b。
该第二介电材料层32b具有相对的第一表面321b及第二表面322b。
该第一线路层33a具有相对的第一表面331a及第二表面332a。
该第一线路层33a嵌埋于第二介电材料层32b中，且该第一线路层33a的第一表面331a与该第二介电材料层32b第一表面321b齐平。
第一介电材料层32a形成于该第二介电材料层32b第一表面321b上，且该第一介电材料层32a具有多个开口以外露出部分该第一线路层33a。部分外露的该第一线路层33a例如为多个焊垫，以供外部电子组件(如半导体封装件)透过焊球等导电组件接置并电性连接至该焊垫。
第一导电块34a具有相对的第一端面341a及第二端面342a，该第一导电块34a的第一端面341a连接该第一线路层33a的第二表面332a，且该第一导电块34a的第二端面342a与该第二介电材料层32b的第二表面322b齐平。
该第二线路层33b具有相对的第一表面331b及第二表面332b，该第二线路层33b形成于该第二介电材料层32b的第二表面322b上，且部分该第二线路层33b的第一表面331b连接该第一导电块34a的第二端面342a。
多个第二导电块34b形成于该第二线路层33b的第二表面332b上。
再请参阅图4A至4B，为本发明的中介基板的制法第二实施例的剖面示意图。
如图4A所示，对应先前在图3J中移除第五阻层及第四阻层，而外露出该第二线路层33b及第二导电块34b后，于该第二介电材料层32b、第二线路层33b及第二导电块34b上覆盖一绝缘保护层35。
如图4B所示，移除部分该绝缘保护层35，以外露出该第二导电块34b，以及移除该承载板30，以外露出该第一介电材料层32a及部分该第一线路层33a。
另请参阅图5A至5I，为本发明的中介基板制法第三实施例的示意图。
如图5A所示，提供一承载板50，并于该承载板50表面形成一图案化的第一介电材料层52a，且使该第一介电材料层52a形成有多个开口以外露出部分该承载板50。
如图5B所示，于该承载板50及第一介电材料层52a上形成一图案化的第一阻层51a，并使该图案化的第一阻层51a形成有多个开口以外露出该承载板50及部分该第一介电材料层52a。接着于该第一阻层51a开口中形成第一线路层53a。其中外露出该承载板的第一阻层开口即对应至先前的第一介电材料层开口。
如图5C所示，于该第一阻层51a及第一线路层53a上形成一图案化的第二阻层51b，并使该第二阻层51b形成有多个外露出部分该第一线路层53a的开口。接着于该第二阻层51b开口中形成第一导电块54a，并使该第一导电块54a电性连接该第一线路层53a。其中该第二阻层开口对应至先前的第一阻层开口。
如图5D所示，移除该第二阻层51b及第一阻层51a，以外露出该第一介电材料层52a、第一线路层53a、及第一导电块54a。
如图5E所示，于该第一介电材料层52a、第一线路层53a、及第一导电块54a上覆盖一第二介电材料层52b，并使该第一导电块54a端面外露出该第二介电材料层52b。
如图5F所示，于该第二介电材料层52b上形成一图案化的第三阻层51c，并使该第三阻层51c形成有开口以外露出该第一导电块54a及部分该第二介电材料层52b。接着于该第三阻层51c开口中形成第二线路层53b，并使该第二线路层53b电性连接该第一导电块54a。
如图5G所示，于该第三阻层51c及第二线路层53b上形成一图案化的第四阻层51d，并使该第四阻层51d形成有多个开口以外露出该第二线路层53b。接着于该第四阻层51d开口中形成第二导电块54b，并使该第二导电块54b电性连接该第二线路层53b。
如图5H所示，移除该第四阻层51d及该第三阻层51c，以外露出该第二线路层53b及第二导电块54b。
如图5I所示，移除该承载板50，以外露出该第一介电材料层52a及部分该第一线路层53a，而形成本发明的中介基板。另外，亦可蚀刻移除该承载板中心部分，而保留该承载板周围部分，以形成一框型承载板做为中介基板支撑结构。
请参阅图5I，本发明的中介基板包含有：第一介电材料层52a、第二介电材料层52b、第一线路层53a、第二线路层53b、第一导电块54a、及第二导电块54b。
该第一介电材料层52a具有相对的第一表面521a、第二表面522a、及多个贯穿该第一表面521a与第二表面522a的开口。
该第一线路层53a具有相对的第一表面531a及第二表面532a，其中部分第一线路层53a形成于该第一介电材料层52a的第二表面522a上，部分第一线路层53a形成于该第一介电材料层52a的开口中，以使该部分的第一线路层53a的第一表面531a外露出该第一介电材料层52a且与该第一介电材料层52a的第一表面521a齐平。部分外露的该第一线路层53a例如为多个焊垫，以供外部电子组件(如半导体封装件)透过焊球等导电组件接置并电性连接至该焊垫。
该第一导电块54a形成于该第一线路层53a的第二表面532a上，以电性连接该第一线路层53a。
该第二介电材料层52b覆盖于该第一介电材料层52a的第二表面522a及该第一线路层53a的第二表面532a上，且包覆该第一导电块54a，并使该第一导电块54a的端部外露出该第二介电材料层52b。
该第二线路层53b形成于该第二介电材料层52b上，且电性连接至该第一导电块54a。
该第二导电块54b形成于该第二线路层53b上。
再请参阅图6A至6B，为本发明的中介基板的制法第四实施例的剖面示意图。
如图6A所示，对应先前在第5H图中移除第四阻层及第三阻层，而外露出该第二线路层53b及第二导电块54b后，于该第二介电材料层52b、第二线路层53b及第二导电块54b上覆盖一绝缘保护层55。
如图6B所示，移除部分该绝缘保护层55，以外露出该第二导电块54b，以及移除该承载板50，以外露出第一介电材料层52a及部分该第一线路层53a。
因此，本发明的中介基板及其制法是先在一承载板上蚀刻形成凹槽，以在该凹槽中填充介电材形成第一介电材料层，或在该承载板上先形成图案化的第一介电材料层，再依序于该承载板及该第一介电材料层上形成第一线路层、第一导电块、及第二介电材料层，并使该第一线路层及第一导电块嵌埋于第二介电材料层中，再于该第二介电材料层上形成第二线路层及第二导电块，以形成无核心(coreless)及具细线路的中介基板，藉以达到产品轻薄化目的，同时本发明亦可解决现有制程中线路的线宽/线距(L/S)设计受到限制问题。再者，本制程仅外露出部分的第一线路层，以供接置外部电子组件，毋需额外设置绝缘层(防焊层)，同时毋需额外设置导电层，以减化制程及成本。
上述实施例是用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如后述的申请专利范围所列。

Claims (17)

1.一种中介基板的制法，其特征在于，包括：
在一承载板表面形成多个凹槽及在该凹槽中形成第一介电材料层；
于该承载板及第一介电材料层上形成第一线路层；
于该第一线路层上形成多个第一导电块；
于该第一线路层及该第一导电块上覆盖第二介电材料层，使该第一导电块端部外露出该第二介电材料层；
于该第二介电材料层上形成第二线路层，使该第二线路层电性连接至该第一导电块；
于该第二线路层上形成第二导电块；
于该第二介电材料层、第二线路层及第二导电块上形成一外露出该第二导电块一端面的绝缘保护层，再移除部分该绝缘保护层，使该绝缘保护层于该第二导电块周围形成凹状；以及
移除该承载板。
2.如权利要求1所述的中介基板的制法，其特征在于，该凹槽的形成方式是于该承载板上形成一第一阻层，该第一阻层形成有多个外露出该承载板的开口，再以蚀刻方式移除未为该第一阻层所覆盖的承载板部分，以在该承载板表面形成多个凹槽。
3.如权利要求1所述的中介基板的制法，其特征在于，该第一线路层的形成方式是于该承载板及第一介电材料层上形成一第二阻层，该第二阻层形成有多个开口以外露部分该第一介电材料层及部分该承载板，再于该第二阻层开口中形成第一线路层。
4.如权利要求3所述的中介基板的制法，其特征在于，该第一导电块的形成方式是于该第一线路层及第二阻层上形成一第三阻层，该第三阻层形成有多个外露出部分该第一线路层的开口，再于该第三阻层开口中形成第一导电块。
5.如权利要求1所述的中介基板的制法，其特征在于，该第二线路层的形成方式是于该第二介电材料层上形成一第四阻层，该第四阻层形成有多个外露出该第一导电块及部分该第二介电材料层的开口，再于该第四阻层开口中形成第二线路层，使该第二线路层透过该第一导电块电性连接至第一线路层。
6.如权利要求5所述的中介基板的制法，其特征在于，该第二导电块的形成方式是于该第四阻层及第二线路层上形成一第五阻层，该第五阻层形成有多个外露出部分该第二线路层的开口，再于该第五阻层开口中形成第二导电块，使该第二导电块电性连接至第二线路层。
7.一种中介基板的制法，其特征在于，包括：
于一承载板上形成第一介电材料层，该第一介电材料层形成有多个开口以外露出该承载板；
于该承载板及第一介电材料层上形成第一线路层，部分该第一线路层形成于该介电材料层开口中，而部分该第一线路层形成于该介电材料层上；
于该第一线路层上形成多个第一导电块；
于该第一介电材料层、第一线路层、及第一导电块上覆盖一第二介电材料层，使该第一导电块端面外露出该第二介电材料层；
于该第二介电材料层上形成一第二线路层，使该第二线路层电性连接该第一导电块；
于该第二线路层上形成多个第二导电块；
于该第二介电材料层、第二线路层及第二导电块上形成一外露出该第二导电块一端面的绝缘保护层，再移除部分该绝缘保护层，使该绝缘保护层于该第二导电块周围形成凹状；以及
移除该承载板。
8.如权利要求7所述的中介基板的制法，其特征在于，该第一线路层的形成方式是于该承载板及第一介电材料层上形成一第一阻层，该第一阻层形成有多个开口以外露出该承载板及该第一介电材料层，再于该第一阻层开口中形成第一线路层。
9.如权利要求8所述的中介基板的制法，其特征在于，该第一导电块的形成方式是于该第一阻层及第一线路层上形成一第二阻层，该第二阻层形成有多个外露出该第一线路层的开口，再于该第二阻层开口中形成第一导电块，并使该第一导电块电性连接该第一线路层。
10.如权利要求7所述的中介基板的制法，其中，该第二线路层的形成方式是于该第二介电材料层上形成一第三阻层，该第三阻层形成有多个外露出该第一导电块及第二介电材料层的开口，再于该第三阻层开口中形成第二线路层，并使该第二线路层电性连接该第一导电块。
11.如权利要求10所述的中介基板的制法，其特征在于，该第二导电块的形成方式是于该第三阻层及第二线路层上形成一第四阻层，该第四阻层形成有多个外露出该第二线路层的开口，再于该第四阻层开口中形成第二导电块，并使该第二导电块电性连接该第二线路层。
12.一种中介基板，其特征在于，包括：
一第二介电材料层，具有相对的第一表面及第二表面；
一第一线路层，具有相对的第一表面及第二表面，该第一线路层嵌埋于第二介电材料层中，使该第一线路层的第一表面与该第二介电材料层的第一表面齐平；
一第一介电材料层，形成于该第二介电材料层的第一表面上，该第一介电材料层具有多个外露出该第一线路层的开口；
多个第一导电块，具有相对的第一端面及第二端面，该第一导电块嵌埋于第二介电材料层中，且其第一端面连接该第一线路层的第二表面，第二端面并与该第二介电材料层的第二表面齐平；
一第二线路层，具有相对的第一表面及第二表面，该第二线路层形成于该第二介电材料层的第二表面上，且该第二线路层的第一表面连接该第一导电块的第二端面；
多个第二导电块，形成于该第二线路层的第二表面上；以及
一绝缘保护层，形成于该第二介电材料层、第二线路层及第二导电块上，且外露出该第二导电块的一端面，并使该绝缘保护层于该第二导电块周围形成凹状。
13.如权利要求12所述的中介基板，其特征在于，更包括一形成于该第一介电材料层的第一表面上的框型承载板。
14.如权利要求12所述的中介基板，其特征在于，该外露出第一介电材料层的第一线路层部分作为焊垫，以供外部电子组件透过导电组件接置并电性连接至该焊垫。
15.一种中介基板，其特征在于，包括：
一第一介电材料层，具有相对的第一表面、第二表面、及多个贯穿该第一表面与第二表面的开口；
一第一线路层，部分该第一线路层形成于该第一介电材料层的第二表面上，且该第一线路层的其余部分则形成于该第一介电材料层的开口中且外露于该第一介电材料层的第一表面；
多个第一导电块，形成于该第一线路层上；
一第二介电材料层，覆盖于该第一介电材料层的第二表面及该第一线路层上，且包覆该第一导电块，并使该第一导电块的端部外露出该第二介电材料层；
一第二线路层，形成于该第二介电材料层上，并电性连接至该第一导电块；
多个第二导电块，形成于该第二线路层上；以及
一绝缘保护层，形成于该第二介电材料层、第二线路层及第二导电块上，且外露出该第二导电块的一端面，并使该绝缘保护层于该第二导电块周围形成凹状。
16.如权利要求15所述的中介基板，其特征在于，更包括一形成于该第一介电材料层的第一表面上的框型承载板。
17.如权利要求15所述的中介基板，其特征在于，该外露出第一介电材料层的第一线路层部分作为焊垫，以供外部电子组件透过导电组件接置并电性连接至该焊垫。
CN201410726850.XA 2014-12-03 2014-12-03 中介基板及其制法 Active CN105722299B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410726850.XA CN105722299B (zh) 2014-12-03 2014-12-03 中介基板及其制法
US14/706,101 US10014242B2 (en) 2014-12-03 2015-05-07 Interposer substrate and method of fabricating the same
US15/997,849 US10483194B2 (en) 2014-12-03 2018-06-05 Interposer substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410726850.XA CN105722299B (zh) 2014-12-03 2014-12-03 中介基板及其制法

Publications (2)

Publication Number Publication Date
CN105722299A CN105722299A (zh) 2016-06-29
CN105722299B true CN105722299B (zh) 2018-08-31

Family

ID=56094990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410726850.XA Active CN105722299B (zh) 2014-12-03 2014-12-03 中介基板及其制法

Country Status (2)

Country Link
US (2) US10014242B2 (zh)
CN (1) CN105722299B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
CN112752390B (zh) * 2019-10-30 2022-05-17 鹏鼎控股(深圳)股份有限公司 多层电路板及其制作方法
KR20210138992A (ko) 2020-05-13 2021-11-22 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
TW202450375A (zh) * 2023-02-27 2024-12-16 以色列商因配克技術有限合夥公司 無芯中介層的製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060604B2 (en) * 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
TW201248814A (en) * 2011-05-24 2012-12-01 Unimicron Technology Corp Coreless package substrate and method of making same
US8800142B2 (en) * 2010-09-16 2014-08-12 Fujitsu Limited Package substrate unit and method for manufacturing package substrate unit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
TWI315657B (en) * 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
KR101060862B1 (ko) * 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
CN102413641A (zh) * 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
KR20130076286A (ko) * 2011-12-28 2013-07-08 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
TWI487444B (zh) * 2013-05-07 2015-06-01 Unimicron Technology Corp 承載基板及其製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060604B2 (en) * 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
US8800142B2 (en) * 2010-09-16 2014-08-12 Fujitsu Limited Package substrate unit and method for manufacturing package substrate unit
TW201248814A (en) * 2011-05-24 2012-12-01 Unimicron Technology Corp Coreless package substrate and method of making same

Also Published As

Publication number Publication date
US10483194B2 (en) 2019-11-19
US20160163626A1 (en) 2016-06-09
US10014242B2 (en) 2018-07-03
CN105722299A (zh) 2016-06-29
US20180286794A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
TWI533771B (zh) 無核心層封裝基板及其製法
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
TWI525769B (zh) 封裝基板及其製法
JP2014123725A (ja) 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法
CN105722299B (zh) 中介基板及其制法
TWI558288B (zh) 中介基板及其製法
TWI542263B (zh) 中介基板及其製法
TWI552282B (zh) 封裝結構及其製法
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN105323948B (zh) 中介基板及其制造方法
CN103227164A (zh) 半导体封装构造及其制造方法
TWI566348B (zh) 封裝結構及其製法
CN102931095A (zh) 封装基板的制造方法及其半导体封装结构
TW201701419A (zh) 封裝結構及其製法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
CN103681586B (zh) 无核心封装基板及其制法
TWI511628B (zh) 承載電路板、承載電路板的製作方法及封裝結構
TWI599283B (zh) 印刷電路板及其製作方法
TWI554170B (zh) 中介基板及其製法
CN105655303A (zh) 中介基板及其制法
TWI658557B (zh) 線路載板及其製造方法
TWI604542B (zh) 封裝基板及其製法
CN105575942A (zh) 中介基板及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant