CN105680849A - 一种查找表、查找表电路及可编程器件 - Google Patents

Abstract

本发明提供了一种查找表、查找表电路及可编程器件，该查找表包括a个基本查找表单元以及1个配置单元，基本查找表单元为m输入m输出，a个基本查找表单元并联，且a个基本查找表单元的输出端分别连接配置单元的n个输入端中的一个，配置单元设置有n个输出端，查找表根据控制信号实现b输入c输出。通过本发明的实施，使用至少2个基本查找表单元，满足了高输入高输出的设计需求，本发明在晶体管级上实现，与现有将多个单输出的查找表搭建生成多输入多输出查找表的方式相比，面积更小，速度更快，并提升了性能，同时，通过控制信号可以实现任意b输入c输出，方案简洁、易操作、功能灵活性大大提高，输入输出位宽可以灵活选择，通用性强。

Description

一种查找表、查找表电路及可编程器件

技术领域

本发明涉及集成电路设计领域，尤其涉及一种查找表、查找表电路及可编程器件。

背景技术

目前可编程器件内的逻辑单元，可分为基于多路选择选择器的逻辑单元、基于PLD(programmablelogicdevice，可编程逻辑器件)结构的逻辑单元、基于查找表的逻辑单元三大类。基于多路选择器的逻辑单元，粒度较小，延时较好，但受限本身的结构限制，功能灵活性差；基于PLD结构的逻辑单元，以逻辑块的方式实现，功能性灵活，但占用面积较大，同时速度也相对较慢；基于查找表的逻辑单元，拥有上述两种逻辑单元的优势，同时程度上解决了他们所面临的问题。

但是目前所使用的查找表都是1输出(一般为4输入1输出)，在需要高输入高输出的查找表时，就需要使用多个1输出的查找表电路搭建，占用更多的布线资源和时序资源，不符合现在应用设计中高设计复杂度、高设计灵活性、高设计性能、低设计成本的需求。

因此，本领域技术人员亟待提供一种查找表，以解决现有使用1输出查找表搭建高输入高输出查找表存在的占用布线资源及时序资源较多的问题。

发明内容

本发明提供了一种查找表、查找表电路及可编程器件，以解决现有使用1输出查找表搭建高输入高输出查找表占用布线资源及时序资源较多的问题。

本发明提供了一种查找表，其包括a个基本查找表单元以及1个配置单元，基本查找表单元为m输入m输出，a个基本查找表单元并联，且a个基本查找表单元的输出端分别连接配置单元的n个输入端中的一个，配置单元设置有n个输出端，查找表根据控制信号实现b输入c输出；其中，n＝a*m，a、m、n≥2，c≤b≤n，且a、b、c、m、n为正整数。

进一步的，基本查找表单元包括2输入2输出查找表，2输入2输出查找表包括6位地址线、2位数据输入输出，在控制信号S及控制信号EN的控制下，根据输入数据信号读取数据，并输出。

进一步的，2输入2输出查找表包括第一存储区、第二存储区、第一逻辑开关、第二逻辑开关、选择开关及三态逻辑开关，第一存储区、第二存储区分别包括32个存储单元；第二逻辑开关、第一存储区、第一逻辑开关、第二存储区依次连接，第一存储区的输出DO1连接选择开关及三态逻辑开关的输入，第二存储区的输出DO0连接选择开关的输入。

进一步的，第一逻辑开关由控制信号SN控制打开和关闭，第二逻辑开关由控制信号S控制打开和关闭，选择开关由控制信号EN控制选择输出DO0或DO1，三态逻辑开关由控制信号EN控制选择是否通过DO1。

进一步的，控制信号S及控制信号EN根据预设规则及a、b、c值设置内容，预设规则包括使用最多数量的基本查找表单元实现b输入c输出。

进一步的，a为4，m为2，n为8，查找表为8输入8输出查找表。

本发明提供了一种用于可编程器件的查找表电路，其包括a个基本查找表单元电路以及1个配置单元电路，基本查找表单元电路为m输入m输出电路，a个基本查找表单元电路并联，且a个基本查找表单元电路的输出端分别连接配置单元电路的n个输入端中的一个，配置单元电路设置有n个输出端，查找表电路根据控制信号实现b输入c输出；其中，n＝a*m，a、m、n≥2，c≤b≤n，且a、b、c、m、n为正整数。

进一步的，基本查找表单元电路包括2输入2输出查找表电路，2输入2输出查找表电路包括6位地址线、2位数据输入输出，在控制信号S及控制信号EN的控制下，根据输入数据信号读取数据，并输出。

进一步的，2输入2输出查找表电路包括第一存储区、第二存储区、第一逻辑开关、第二逻辑开关、选择开关及三态逻辑开关，第一存储区、第二存储区分别包括32个存储单元；第二逻辑开关、第一存储区、第一逻辑开关、第二存储区依次连接，第一存储区的输出DO1连接选择开关及三态逻辑开关的输入，第二存储区的输出DO0连接选择开关的输入。

进一步的，第一逻辑开关由控制信号SN控制打开和关闭，第二逻辑开关由控制信号S控制打开和关闭，选择开关由控制信号EN控制选择输出DO0或DO1，三态逻辑开关由控制信号EN控制选择是否通过DO1。

进一步的，控制信号S及控制信号EN根据预设规则及a、b、c值设置内容，预设规则包括使用最多数量的基本查找表单元实现b输入c输出。

进一步的，a为4，m为2，n为8，查找表电路为8输入8输出查找表电路。

本发明提供了一种可编程器件，其包括本发明提供的查找表电路，查找表电路包括a个基本查找表单元电路以及1个配置单元电路，基本查找表单元电路为m输入m输出电路，a个基本查找表单元电路并联，且a个基本查找表单元电路的输出端分别连接配置单元电路的n个输入端中的一个，配置单元电路设置有n个输出端，查找表根据控制信号实现b输入c输出；其中，n＝a*m，a、m、n≥2，c≤b≤n，且a、b、c、m、n为正整数。

进一步的，还包括控制信号存储区、模式选择单元及调用单元，控制信号存储区用于存储实现b输入c输出的工作模式对应的控制信号；模式选择单元用于根据用户选择操作确定当前工作模式，调用单元用于调用控制信号存储区中与当前工作模式对应的控制信号，并输入至查找表电路。

本发明的有益效果：

本发明提供了一种查找表及其实现电路，查找表在电路结构上，使用至少2个基本查找表单元，满足了高输入高输出的设计需求，从实现整个芯片功能角度来说，本发明在晶体管级上实现，与现有将多个单输出的查找表搭建生成多输入多输出查找表的方式相比，面积更小，速度更快，并提升了性能，同时，通过控制信号可以实现任意b输入c输出，方案简洁、易操作、功能灵活性大大提高，输入输出位宽可以灵活选择，通用性强。进一步的，控制基本查找表单元的控制信号S及控制信号EN根据预设规则及a、b、c值设置内容，预设规则包括使用最多数量的基本查找表单元实现b输入c输出，这样查找表在工作时就可以尽可能多的使用最多的基本查找表单元，利用率高，数据深度大，变化更多。

附图说明

图1为本发明第一实施例提供的查找表的结构示意图；

图2为本发明第二实施例提供的可编程器件的结构示意图；

图3为本发明第三实施例提供的8输入8输出查找表示意图；

图4为本发明第三实施例提供的8输入8输出查找表结构图；

图5为本发明第三实施例提供的基本查找表单元示意图；

图6为本发明第三实施例提供的基本查找表单元结构图。

具体实施方式

现通过具体实施方式结合附图的方式对本发明做输出进一步的诠释说明。

第一实施例：

图1为本发明第一实施例提供的查找表的结构示意图，由图1可知，在本实施例中，本发明提供的查找表1包括a个基本查找表单元11(图1所示的11-1、……、11-a)以及1个配置单元12，基本查找表单元11为m输入m输出，a个基本查找表单元并联，且a个基本查找表单元的输出端分别连接配置单元的n个输入端中的一个，配置单元设置有n个输出端，查找表1根据控制信号实现b输入c输出；其中，n＝a*m，a、m、n≥2，c≤b≤n，且a、b、c、m、n为正整数。

在一些实施例中，上述实施例中的基本查找表单元11包括2输入2输出查找表，2输入2输出查找表2包括6位地址线、2位数据输入输出，在控制信号S及控制信号EN的控制下，根据输入数据信号读取数据，并输出。

在一些实施例中，上述实施例中的2输入2输出查找表包括第一存储区、第二存储区、第一逻辑开关、第二逻辑开关、选择开关及三态逻辑开关，第一存储区、第二存储区分别包括32个存储单元；第二逻辑开关、第一存储区、第一逻辑开关、第二存储区依次连接，第一存储区的输出DO1连接选择开关及三态逻辑开关的输入，第二存储区的输出DO0连接选择开关的输入。

在一些实施例中，上述实施例中的第一逻辑开关由控制信号SN控制打开和关闭，第二逻辑开关由控制信号S控制打开和关闭，选择开关由控制信号EN控制选择输出DO0或DO1，三态逻辑开关由控制信号EN控制选择是否通过DO1。

在一些实施例中，上述实施例中的控制信号S及控制信号EN根据预设规则及a、b、c值设置内容，预设规则包括使用最多数量的基本查找表单元实现b输入c输出。

在一些实施例中，上述实施例中的a为4，m为2，n为8，查找表1为8输入8输出查找表。

为了使得本发明用于到可编程器件内，本发明提供了一种用于可编程器件的查找表电路，其包括a个基本查找表单元电路以及1个配置单元电路，基本查找表单元电路为m输入m输出电路，a个基本查找表单元电路并联，且a个基本查找表单元电路的输出端分别连接配置单元电路的n个输入端中的一个，配置单元电路设置有n个输出端，查找表电路根据控制信号实现b输入c输出；其中，n＝a*m，a、m、n≥2，c≤b≤n，且a、b、c、m、n为正整数。

在一些实施例中，上述实施例中的基本查找表单元电路包括2输入2输出查找表电路，2输入2输出查找表电路包括6位地址线、2位数据输入输出，在控制信号S及控制信号EN的控制下，根据输入数据信号读取数据，并输出。

在一些实施例中，上述实施例中的2输入2输出查找表电路包括第一存储区、第二存储区、第一逻辑开关、第二逻辑开关、选择开关及三态逻辑开关，第一存储区、第二存储区分别包括32个存储单元；第二逻辑开关、第一存储区、第一逻辑开关、第二存储区依次连接，第一存储区的输出DO1连接选择开关及三态逻辑开关的输入，第二存储区的输出DO0连接选择开关的输入。

在一些实施例中，上述实施例中的第一逻辑开关由控制信号SN控制打开和关闭，第二逻辑开关由控制信号S控制打开和关闭，选择开关由控制信号EN控制选择输出DO0或DO1，三态逻辑开关由控制信号EN控制选择是否通过DO1。

在一些实施例中，上述实施例中的控制信号S及控制信号EN根据预设规则及a、b、c值设置内容，预设规则包括使用最多数量的基本查找表单元实现b输入c输出。

在一些实施例中，上述实施例中的a为4，m为2，n为8，查找表电路为8输入8输出查找表电路。

第二实施例：

图2为本发明第二实施例提供的可编程器件的结构示意图，由图2可知，在本实施例中，本发明提供的可编程器件2包括查找表电路21，查找表电路21包括a个基本查找表单元电路211(211-1、……、211-a)以及1个配置单元电路212，基本查找表单元电路211为m输入m输出电路，a个基本查找表单元电路211并联，且a个基本查找表单元电路211的输出端分别连接配置单元电路212的n个输入端中的一个，配置单元电路212设置有n个输出端，查找表根据控制信号实现b输入c输出；其中，n＝a*m，a、m、n≥2，c≤b≤n，且a、b、c、m、n为正整数。

如图2所示，在一些实施例中，上述实施例中的可编程器件2还包括控制信号存储区22、模式选择单元23及调用单元24，控制信号存储区22用于存储实现b输入c输出的工作模式对应的控制信号；模式选择单元23用于根据用户选择操作确定当前工作模式，调用单元24用于调用控制信号存储区中与当前工作模式对应的控制信号，并输入至查找表电路21。

现结合具体应用场景对本发明做进一步的诠释说明。

第三实施例：

本发明提供的查找表在满足高输入高输出的设计需求的同时，还可以灵活选择输入输出位宽，从实现整个芯片功能角度来说，本发明在晶体管级上实现，与现有需要将多个单输出的查找表搭建生成多输入多输出查找表的查找表构建方式相比，面积更小，速度更快，并提升了性能，同时，通过控制信号可以实现任意b输入c输出，方案简洁、易操作、功能灵活性大大提高，通用性强。为了使应用更方便，从技术应用角度考虑，对于按照1个字节(8-bit)为单位进行数据置换的应用场景下，例如AES、TDEA等各类密码算法，其需要8输入8输出的查找表，因此，本实施例具体提供一种8输入8输出的查找表，随着技术发展，若需要更高的查找表，可以对本发明进行扩展，实现16输入16输出等，其实现机制与本实施例的8输入8输出相同，不在一一赘述。

本实施例针对应用设计中高设计复杂度、高设计灵活性、高设计性能、低设计成本的应用需求，设计了8输入8输出的LUT(Look-Up-Table，查找表)，同时满足不同层次的设计需求。通过简单编程，可以实现8输入1输出至8输入8输出的LUT，7输入1输出至7输入7输出的LUT，6输入1输出至6输入6输出的LUT，5输入1输出至5输入5输出的LUT，4输入1输出至4输入4输出的LUT，3输入1输出至3输入3输出的LUT，2输入1输出至2输入2输出的LUT，及1输入1输出的LUT，从而从需求的角度，在最大程度的在提高设计性能的同时，也降低了设计成本。

通过本实施例，LUT拥有了8位输出，满足了用户对高输入高输出的应用需求，并提升了性能；在晶体管级上实现，从实现整个芯片功能角度来说，面积更小，速度更快；只需要对可编程逻辑单元进行配置设计即可根据不同的设计要求，可以实现不同的输入数和输出数(输出≤输入)，方案简洁、易操作、功能灵活性大大提高；从技术应用角度考虑，对于按照1个字节(8-bit)为单位进行数据置换的应用场景下，本专利所实现的8输入、8输出的查找表LUT8-8，是最佳的单元选择，1个这种类型查找表LUT即可实现数据置换。如果采用其他形式的查找表LUT来实现，例如FPGA器件中最常见的4输入1输出查找表LUT4-1，那么等效折算所需要的LUT4-1数量为4个，LUT8-8查找表与LUT4-1查找表的电路实现结果相比，在65nmCMOS工艺下，电路速度性能将至少提升50％、面积将至少下降30％。

如图3所示，本发明提供的查找表包含一个8位的输入与输出，和若干控制信号；通过控制信号的不同配置，可以实现不同的功能，控制信号如下表1所示，其控制信号包括S、EN、CFG，且表1中的“进”就是本申请涉及的输入，“出”就是本申请涉及的输出。本实施例提供了一个8输入8输出查找表，与目前常用的查找表最大的不同有2处：它有8个输出，从而满足某些应用对多输出的需求，譬如密码置换；2、它并不固定8个输出，可以更具应用减少输出的数目来满足用户设计的需求。

如图4所示，本发明提供的8输入8输出查找表包括4个相同的基本查找表单元11(11-1、11-2、11-3、11-4)以及配置单元12，基本查找表单元11为2输入2输出查找表，其具体示意图和结构如图5和图6所示。

在实际应用中，配置单元12，控制输入输出信号的个数，参照表1所示，可以实现1输入1输出等，具体如下：

1输入1输出：当S<0>为0时，DI0导通；EN<0>为1，DO0输出；控制信号CFG<2:0>为000时，OUT<7:0>＝DO0。

表1

2输入2输出：当S<0>、S<1>为0时，DI0和DI2导通；当EN<0>、EN<1>为1时，DO0和DO2输出，当CFG<2:0>为001时，OUT＝(DO0，DO2)。

3输入3输出：当S<0>、S<1>、S<2>为0时，DI0、DI2和DI4导通；当EN<0>、EN<1>和EN<2>为1时，DO0、DO2和DO4输出，当CFG<2:0>为010时，OUT<7:0>＝(DO0，DO2，DO4)。

4输入4输出：当S<0>、S<1>、S<2>、S<3>为0时，DI0、DI2、DI4和DI6导通；当EN<0>、EN<1>、EN<2>、EN<3>为1时，DO0、DO2、DO4和DO6输出，当CFG<2:0>为011时，OUT<7:0>＝(DO0，DO2，DO4，DO6)。

5输入5输出：当S<0>为1，S<1>、S<2>、S<3>为0时，DI0、DI1、DI2、DI4和DI6导通；当EN<0>、EN<1>、EN<2>、EN<3>为1时，DO0、DO1、DO2、DO4和DO6输出，当CFG<2:0>为100时，OUT<7:0>＝(DO0，DO1，DO2，DO4，DO6)。

6输入6输出：当S<0>、S<1>为1，S<2>、S<3>为0时，DI0、DI1、DI2、DI3、DI4和DI6导通；当EN<0>、EN<1>为0，EN<2>、EN<3>为1时，DO0、DO1、DO2、DO3、DO4和DO6输出，当CFG<2:0>为101时，OUT<7:0>＝(DO0，DO1，DO2，DO3，DO4，DO6)。

7输入7输出：当S<0>、S<1>、S<2>为1，S<3>为0时，DI0、DI1、DI2、DI3、DI4、DI5和DI6导通；当EN<0>、EN<1>、EN<2>为0，EN<3>为1时，DO0、DO1、DO2、DO3、DO4、DO5和DO6输出，当CFG<2:0>为110时，OUT<7:0>＝(DO0，DO1，DO2，DO3，DO4，DO5，DO6)。

8输入8输出：当S<0>、S<1>、S<2>、S<3>为0时，DI0、DI1、DI2、DI3、DI4、DI5和DI6导通；当EN<0>、EN<1>、EN<2>、EN<3>为0时，DO0、DO1、DO2、DO3、DO4、DO5、DO6和DO7输出，当CFG<2:0>为111时，OUT<7:0>＝(DO0，DO1，DO2，DO3，DO4，DO5，DO6，DO7)。

由表1可知，控制信号S及控制信号EN根据预设规则及a、b、c值设置内容，预设规则包括使用最多数量的基本查找表单元实现b输入c输出，这样查找表在工作时就可以使用最多的基本查找表单元，利用率高，数据深度大，变化更多。例如当需要2输入2输出时，若仅使用一个基本查找表单元，每个输入输出最高仅对应32个存储单元，数据位仅为32位，若使用二个基本查找表单元，每个输入输出最高对应64个存储单元，数据位可以为64位，与仅使用一个基本查找表单元的方式相比，数据深度大，就可以实现更多的变化，其他情况与此类似，不再赘述。

如图5所示，基本查找表单元11包含6位地址线，2位数据输入与输出，以及控制信号S和EN。它可以分别实现深度为32和64的LUT，当深度为32时，实现2输入2输出或2输入1输出；当深度为64时，实现1输入1输出。根据最高位的取值将64个的存储单元分为两个部分。当最高位为0，对应的存储单元为LUT_ROM<31:0>；当最高位为1是，对应的存储单元为LUT_ROM<63:32>，如图6所示。

如图6所示，基本查找表单元11以11-1为例，其包括：第一存储区R1、第二存储区R2、第一逻辑开关K1、第二逻辑开关K2、选择开关K3及三态逻辑开关K4，第一存储区R1、第二存储区R2分别包括32个存储单元；第二逻辑开关K2、第一存储区R1、第一逻辑开关K1、第二存储区依次连接R2，第一存储区R1的输出DO1连接选择开关K3及三态逻辑开关K4的输入，第二存储区R2的输出DO0连接选择开关K3的输入。第一逻辑开关K1由控制信号SN控制打开和关闭，第二逻辑开关K2由控制信号S控制打开和关闭，选择开关K3由控制信号EN控制选择输出DO0或DO1，三态逻辑开关K4由控制信号EN控制选择是否通过DO1。

当S为0时，SN为1，第一逻辑开关K1关闭，第二逻辑开关K2导通；DI0经过第二存储区R2DO0流出，DI1经过第一存储区R1从DO1流出；若EN为0，则DO0和DO1从选择开关K3和三态逻辑开关K4分别流出；若EN为1，则由选择开关K3选择DO0和DO1的流出。

当S为1时，SN为0，第一逻辑开关K1导通，而第二逻辑开关K2关闭；这时DI1无法输入第一存储区R1，DI0经过第一存储区R1和第二存储区R2，从DO0和DO1输出；这时，EN必须为1，由选择开关K3选择输出，若EN为0，则功能无效。

在实际应用中，本发明提供的查找表不仅适用FPGA器件，还适用于所有使用LUT的可编程器件；本发明不仅可以可以实现表1中的基本功能，还可以通过增加配置单元的控制信号CFG的个数，来实现2输入1输出，3输入2输出、3输入1输出，4输入3输出、4输入2输出、4输入1输出，5输入4输出、5输入3输出、5输入2输出、5输入1输出，6输入5输出、6输入4输出、6输入3输出、6输入2输出、6输入1输出，7输入6输出、7输入5输出、7输入4输出、7输入3输出、7输入2输出、7输入1输出，和8输入7输出、8输入6输出、8输入5输出、8输入4输出、8输入3输出、8输入2输出、8输入1输出。

综上可知，通过本发明的实施，至少存在以下有益效果：

本发明提供了一种查找表及其实现电路，在电路结构上，使用至少2个基本查找表单元，满足了高输入高输出的设计需求，从实现整个芯片功能角度来说，本发明在晶体管级上实现，与现有将多个单输出的查找表搭建生成多输入多输出查找表的方式相比，面积更小，速度更快，并提升了性能，同时，通过控制信号可以实现任意b输入c输出，方案简洁、易操作、功能灵活性大大提高，输入输出位宽可以灵活选择，通用性强。

进一步的，控制基本查找表单元的控制信号S及控制信号EN根据预设规则及a、b、c值设置内容，预设规则包括使用最多数量的基本查找表单元实现b输入c输出，这样查找表在工作时就可以使用最多的基本查找表单元，利用率高，数据深度大，变化更多。

进一步的，从技术应用角度考虑，对于按照1个字节(8-bit)为单位输入行数据置换的应用场景下，本专利所实现的8输入8输出的查找表LUT8-8，是最佳的单元选择，1个这种类型查找表LUT即可实现。如果采用其他形式的查找表LUT来实现，例如FPGA器件中最常见的4输入1输出查找表LUT4-1，那么等效折算所需要的LUT4-1数量为4个，LUT8-8查找表与LUT4-1查找表的电路实现结果相比，在65nmCMOS工艺下，电路速度性能将至少提升50％、面积将至少下降30％。

以上仅是本发明的具体实施方式而已，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施方式所做的任意简单修改、等同变化、结合或修饰，均仍属于本发明技术方案的保护范围。

Claims (14)

1.一种查找表，其特征在于，包括a个基本查找表单元以及1个配置单元，所述基本查找表单元为m输入m输出，所述a个基本查找表单元并联，且所述a个基本查找表单元的输出端分别连接所述配置单元的n个输入端中的一个，所述配置单元设置有n个输出端，所述查找表根据控制信号实现b输入c输出；其中，n＝a*m，a、m、n≥2，c≤b≤n，且a、b、c、m、n为正整数。

2.如权利要求1所述的查找表，其特征在于，所述基本查找表单元包括2输入2输出查找表，所述2输入2输出查找表包括6位地址线、2位数据输入输出，在控制信号S及控制信号EN的控制下，根据输入数据信号读取数据，并输出。

3.如权利要求2所述的查找表，其特征在于，所述2输入2输出查找表包括第一存储区、第二存储区、第一逻辑开关、第二逻辑开关、选择开关及三态逻辑开关，所述第一存储区、第二存储区分别包括32个存储单元；所述第二逻辑开关、所述第一存储区、所述第一逻辑开关、所述第二存储区依次连接，所述第一存储区的输出DO1连接所述选择开关及所述三态逻辑开关的输入，所述第二存储区的输出DO0连接所述选择开关的输入。

4.如权利要求3所述的查找表，其特征在于，所述第一逻辑开关由控制信号SN控制打开和关闭，所述第二逻辑开关由控制信号S控制打开和关闭，所述选择开关由控制信号EN控制选择输出DO0或DO1，所述三态逻辑开关由控制信号EN控制选择是否通过DO1。

5.如权利要求2所述的查找表，其特征在于，所述控制信号S及控制信号EN根据预设规则及a、b、c值设置内容，所述预设规则包括使用最多数量的基本查找表单元实现b输入c输出。

6.如权利要求1至5任一项所述的查找表，其特征在于，所述a为4，m为2，n为8，所述查找表为8输入8输出查找表。

7.一种用于可编程器件的查找表电路，其特征在于，包括a个基本查找表单元电路以及1个配置单元电路，所述基本查找表单元电路为m输入m输出电路，所述a个基本查找表单元电路并联，且所述a个基本查找表单元电路的输出端分别连接所述配置单元电路的n个输入端中的一个，所述配置单元电路设置有n个输出端，所述查找表电路根据控制信号实现b输入c输出；其中，n＝a*m，a、m、n≥2，c≤b≤n，且a、b、c、m、n为正整数。

8.如权利要求7所述的查找表电路，其特征在于，所述基本查找表单元电路包括所述2输入2输出查找表电路，所述2输入2输出查找表电路包括6位地址线、2位数据输入输出，在控制信号S及控制信号EN的控制下，根据输入数据信号读取数据，并输出。

9.如权利要求8所述的查找表电路，其特征在于，所述2输入2输出查找表电路包括第一存储区、第二存储区、第一逻辑开关、第二逻辑开关、选择开关及三态逻辑开关，所述第一存储区、第二存储区分别包括32个存储单元；所述第二逻辑开关、所述第一存储区、所述第一逻辑开关、所述第二存储区依次连接，所述第一存储区的输出DO1连接所述选择开关及所述三态逻辑开关的输入，所述第二存储区的输出DO0连接所述选择开关的输入。

10.如权利要求9所述的查找表电路，其特征在于，所述第一逻辑开关由控制信号SN控制打开和关闭，所述第二逻辑开关由控制信号S控制打开和关闭，所述选择开关由控制信号EN控制选择输出DO0或DO1，所述三态逻辑开关由控制信号EN控制选择是否通过DO1。

11.如权利要求8所述的查找表电路，其特征在于，所述控制信号S及控制信号EN根据预设规则及a、b、c值设置内容，所述预设规则包括使用最多数量的基本查找表单元实现b输入c输出。

12.如权利要求7至11任一项所述的查找表电路，其特征在于，所述a为4，m为2，n为8，所述查找表电路为8输入8输出查找表电路。

13.一种可编程器件，其特征在于，包括如权利要求7至12任一项所述的查找表电路，所述查找表电路包括a个基本查找表单元电路以及1个配置单元电路，所述基本查找表单元电路为m输入m输出电路，所述a个基本查找表单元电路并联，且所述a个基本查找表单元电路的输出端分别连接所述配置单元电路的n个输入端中的一个，所述配置单元电路设置有n个输出端，所述查找表根据控制信号实现b输入c输出；其中，n＝a*m，a、m、n≥2，c≤b≤n，且a、b、c、m、n为正整数。

14.如权利要求13所述的可编程器件，其特征在于，还包括控制信号存储区、模式选择单元及调用单元，所述控制信号存储区用于存储实现b输入c输出的工作模式对应的控制信号；所述模式选择单元用于根据用户选择操作确定当前工作模式，所述调用单元用于调用所述控制信号存储区中与所述当前工作模式对应的控制信号，并输入至所述查找表电路。