CN105633268B - 一种超导电路结构及其制备方法 - Google Patents
一种超导电路结构及其制备方法 Download PDFInfo
- Publication number
- CN105633268B CN105633268B CN201511028259.8A CN201511028259A CN105633268B CN 105633268 B CN105633268 B CN 105633268B CN 201511028259 A CN201511028259 A CN 201511028259A CN 105633268 B CN105633268 B CN 105633268B
- Authority
- CN
- China
- Prior art keywords
- layer
- superconducting
- material layer
- circuit structure
- superconducting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 239000011810 insulating material Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 188
- 239000012774 insulation material Substances 0.000 claims description 85
- 238000010586 diagram Methods 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 20
- 238000005530 etching Methods 0.000 description 12
- 230000005611 electricity Effects 0.000 description 9
- 239000002887 superconductor Substances 0.000 description 9
- 230000004907 flux Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000010955 niobium Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000005668 Josephson effect Effects 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 241001062009 Indigofera Species 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000010437 gem Substances 0.000 description 1
- 229910001751 gemstone Inorganic materials 0.000 description 1
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 1
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明提供一种超导电路结构及其制备方法，包括：1）提供衬底，在衬底表面对应于后续要形成约瑟夫森结的位置形成应力图案结构，应力图案结构的尺寸大于约瑟夫森结的尺寸；2）在衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；3）刻蚀三层薄膜结构以形成底电极及约瑟夫森结；4）在步骤3）得到的结构表面形成第二绝缘材料层，并在第二绝缘材料层对应于约瑟夫森结的位置形成第一开口；5）沉积第三超导材料层，并刻蚀第三超导材料层形成配线层。通过在约瑟夫森结下方形成尺寸比约瑟夫森结尺寸大的应力图案结构，有利于约瑟夫森结中应力的有效释放，从而解决了漏电流，提高了超导电路结构的性能及稳定性。
Description
技术领域
本发明涉及超导电路设计技术领域，特别是涉及一种超导电路结构及其制备方法。
背景技术
超导电路结构包括超导量子干涉器(SQUID)，单磁通量子器件(SFQ)等应用超导约瑟夫森结的电路。
超导量子干涉器件(superconducting quantum interference device,SQUID)是基于约瑟夫森效应和磁通量子化原理的超导量子器件，它的基本结构是在超导环中插入两个约瑟夫森结，SQUID是目前已知的最灵敏的磁通探测传感器，典型的SQUID器件的磁通噪声在μΦ0/Hz1/2量级(1Φ0＝2.07×10-15Wb)，其磁场噪声在fT/Hz1/2量级(1fT＝1×10-15T)，由于其具有极高的灵敏度，可广泛应用于医学心磁脑磁、材料探测、地球磁场、军事、地震和考古等各方面，用其制备的磁通显微镜可从事基础研究。
单磁通量子器件(Single Flux Quantum,SFQ)是利用约瑟夫森结内的单个磁通量子来表示逻辑“1”和“0”的超导电路技术。以此为基础的超导数字电路时钟频率可达770GHz，可用于雷达和通信系统的超宽带模数/数模转换器、宽带网络交换器、射电天文的数字式自相关器以及超导计算机等。因其具有速度快、功耗低等优点，目前美国和日本均投入巨资进行战略研究。
在量子力学的概念里，当两块金属被一层薄的绝缘体分开时，金属之间可以有电流通过，通常把这种“金属—绝缘体—金属”的叠层称为隧道结，它们之间流动的电流称为隧道电流。假如，在这种叠层三明治结构中，一个或者两个金属是超导体，则称为超导隧道结。根据Josephson效应，在超导隧道结中，绝缘层具有超导体的一些性质，但与常规超导体相比具有较弱的超导电性，被称为“弱连接超导体”。
如图1所示为约瑟夫森结(Josephson Junction)11的结构示意图，包括第一超导材料层111、第二超导材料层113以及介于所述第一超导材料层111与所述第二超导材料层113之间的第一绝缘材料层112，其中所述第一绝缘材料层112的厚度很薄，通常在几到十几纳米的厚度。
超导电路结构一般由约瑟夫森结11和一些电阻、电感等相互搭配组成，有三层或以上超导材料层和两层以上的绝缘材料层。现有的超导电路结构的部分结构示意图如图2至图3所示，其中，图2为超导电路结构的局部俯视结构示意图，图3为图2的截面结构示意图；由图2至图3可知，所述约瑟夫森结11通过配线层14及导电通孔13与电感等器件连接。因为融合超导物理和微电子技术，超导电路的设计较为复杂，需要考虑微小的变量造成的影响，包括电感大小匹配、电阻尺寸大小和阻值、每层薄膜的厚度、由金属绝缘金属造成的电容等。中有超导绝缘超导组成的约瑟夫森结的性能非常关键，如果工艺控制不好，较容易出现漏电流。漏电流通常来源于层间和侧边。侧边的漏电流可以通过绝缘层的覆盖来解决。层间的漏电流则来源于约瑟夫森结中绝缘层的孔洞、致密性和应力。其孔洞和致密性可以通过调节绝缘层的沉积条件来解决。而应力部分一直是科研人员努力的方向。大部分科研人员将工作重心放在如何减小薄膜本身的应力方面。
典型的超导器件的制备方法如下：首先在衬底上制备超导体-绝缘材料层-超导体结构的三层薄膜；然后，在三层膜上刻蚀出底电极；接着，在约瑟夫森结的设计位置制备出约瑟夫森结；然后在器件表面上沉积SiO或SiO2绝缘材料层并在绝缘材料层上制备出孔洞以备下一步超导薄膜的沉积，或用lift-off方法在约瑟夫森结上面制备出孔洞；再沉积SQUID器件中的约瑟夫森结的旁路电阻；最后，沉积配线层并进行刻蚀工艺，以引出约瑟夫森结的顶电极。在应用剥离工艺(lift-off)制备约瑟夫森结或者应用打孔工艺时，先做底电极再定义结区，通常以较大的约瑟夫森结来做层间通道连接，因为较大的结拥有较大的临界电流。如图2及图3所示分别为上述方法制备的单通道超导连接结构的俯视结构示意图及截面结构示意图，所述超导电路结构包括：衬底10；位于所述衬底10表面的约瑟夫森结11，所述约瑟夫森结11包括位于所述衬底10表面的底电极114，位于所述底电极114表面的第一绝缘材料层112，及位于所述第一绝缘材料层112表面的顶电极115；位于所述衬底10及所述约瑟夫森结11表面的第二绝缘材料层12，所述第二绝缘材料层12内形成有开口，所述开口暴露出所述约瑟夫森结11的顶电极115；位于所述第二绝缘材料层12表面及所述开口内的配线层14，位于所述开口内的所述配线层14与所述顶电极115相接触以形成所述导电通孔以将所述顶电极115电学引出。
然而，现有的超导电路结构中的约瑟夫森结的应力难以控制，具有较大的应力，较大的应力存在容易引起约瑟夫森结漏电流，进而影响超导电路结构的性能及其稳定性。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超导电路结构及其制备方法，用于解决现有技术中由于超导电路结构中的约瑟夫森结具有较大的应力而导致的容易引起约瑟夫森结漏电流，进而影响超导电路结构的性能及其稳定性的问题。
为实现上述目的及其他相关目的，本发明提供一种超导电路结构的制备方法，所述超导电路结构的制备方法至少包括以下步骤：
1)提供衬底，在所述衬底表面对应于后续要形成约瑟夫森结的位置形成应力图案结构，所述应力图案结构的尺寸大于后续要形成的约瑟夫森结的尺寸；
2)在所述衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构，所述三层薄膜结构包覆所述应力图案结构；
3)刻蚀所述三层薄膜结构以形成底电极及约瑟夫森结；
4)在步骤3)得到的结构表面形成第二绝缘材料层，并在所述第二绝缘材料层对应于所述约瑟夫森结的位置形成第一开口，所述第一开口暴露出所述约瑟夫森结；
5)沉积第三超导材料层，并刻蚀所述第三超导材料层形成配线层。
作为本发明的超导电路结构的制备方法的一种优选方案，所述步骤1)中，刻蚀去除部分所述衬底，以在所述衬底表面形成所述应力图案结构。
作为本发明的超导电路结构的制备方法的一种优选方案，所述步骤1)中，在所述衬底表面形成第三绝缘材料层，并刻蚀所述第三绝缘材料层，以在所述衬底表面形成所述应力图案结构。
作为本发明的超导电路结构的制备方法的一种优选方案，所述步骤1)中，在所述衬底表面形成金属层，并刻蚀所述金属层，以在所述衬底表面形成所述应力图案结构。
作为本发明的超导电路结构的制备方法的一种优选方案，所述步骤1)中，刻蚀所述金属层，在所述衬底表面同时形成所述应力图案结构及旁路电阻，所述旁路电阻与所述应力图案结构相隔一定的间距。
作为本发明的超导电路结构的制备方法的一种优选方案，所述步骤1)中，在所述衬底表面形成所述应力图案结构之后，还包括在所述应力图案结构表面及周围形成第四绝缘材料层的步骤，所述第四绝缘材料层包覆所述应力图案结构。
作为本发明的超导电路结构的制备方法的一种优选方案，所述步骤3)包括以下步骤：
31)刻蚀所述第二超导材料层以形成所述约瑟夫森结；
32)依次刻蚀所述第一绝缘材料层及所述第一超导材料层以形成所述底电极。
作为本发明的超导电路结构的制备方法的一种优选方案，所述步骤3)包括以下步骤：
31)依次刻蚀所述第二超导材料层、所述第一绝缘材料层及所述第一超导材料层以形成所述底电极；
32)继续刻蚀所述第二超导材料层以形成所述约瑟夫森结。
作为本发明的超导电路结构的制备方法的一种优选方案，所述步骤4)与所述步骤5)之间还包括沉积旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻的步骤。
作为本发明的超导电路结构的制备方法的一种优选方案，形成所述旁路电阻之后，还包括沉积第五绝缘材料层，并在所述第五绝缘材料层对应于所述旁路电阻的位置形成第二开口，所述第二开口暴露出所述旁路电阻。
本发明还提供一种超导电路结构，所述超导电路结构包括：
衬底；
应力图案结构，位于所述衬底表面；
约瑟夫森结，所述约瑟夫森结包括底电极、第一绝缘材料层及顶电极，所述底电极位于所述应力图案结构的顶部及两侧，所述第一绝缘材料层位于所述底电极表面，所述顶电极位于所述应力图案结构的上方的所述第一绝缘材料层表面，且所述顶电极的尺寸小于所述应力图案结构的尺寸。
作为本发明的超导电路结构的一种优选方案，所述应力图案结构为单层、双层或多层半导体材料层、绝缘材料层或金属材料层。
作为本发明的超导电路结构的一种优选方案，所述应力图案结构的材料为单层、双层或多层金属材料层或半导体材料层时，所述超导电路结构还包括第一绝缘隔离层，所述第一绝缘隔离层包覆所述应力图案结构。
作为本发明的超导电路结构的一种优选方案，所述超导电路结构还包括：
第二绝缘材料层，覆盖于所述衬底及所述第一绝缘材料层表面，所述第二绝缘材料层对应于所述顶电极的位置设有第一开口，所述第一开口暴露出所述顶电极；
配线层，位于所述第二绝缘材料层表面及所述第一开口内，并与所述顶电极相接触。
作为本发明的超导电路结构的一种优选方案，所述超导电路结构还包括旁路电阻，所述旁路电阻位于所述底电极与所述衬底之间，且与所述应力图案结构相隔一定的间距。
作为本发明的超导电路结构的一种优选方案，所述超导电路结构还包括旁路电阻，所述旁路电阻位于所述衬底一侧的所述第一绝缘材料层表面或第一超导材料层表面，且与所述应力图案结构相隔一定的间距；所述旁路电阻的上表面与所述配线层相接触。
作为本发明的超导电路结构的一种优选方案，所述超导电路结构还包括第二绝缘隔离层，所述第二绝缘隔离层位于所述旁路电阻的表面，且所述第二绝缘隔离层对应于与所述配线层相接触的位置设有第二开口，所述第二开口暴露出所述旁路电阻。
如上所述，本发明的超导电路结构及其制备方法，具有以下有益效果：
本发明的超导电路结构及其制备方法通过在约瑟夫森结下方的衬底表面形成尺寸比约瑟夫森结尺寸大的应力图案结构，有利于约瑟夫森结中应力的有效释放，最终达到减少应力的作用，从而解决了因应力引起的约瑟夫森结漏电流，提高了超导电路结构的性能及其稳定性。
附图说明
图1显示为现有技术中的约瑟夫森结的结构示意图。
图2显示为现有技术中的超导电路结构的局部俯视结构示意图。
图3显示为现有技术中的超导电路结构的局部截面结构示意图。
图4显示为本发明的超导电路结构的制备流程示意图。
图5至图12显示为本发明的超导电路结构的制备方法各步骤所呈现的截面结构示意图。
图13显示为本发明的超导电路结构的局部俯视结构示意图。
元件标号说明
10 衬底
11 约瑟夫森结
111 第一超导材料层
112 第一绝缘材料层
113 第二超导材料层
114 底电极
115 顶电极
12 第二绝缘材料层
13 导电通孔
14 配线层
20 衬底
21 应力图案结构
22 约瑟夫森结
221 第一超导材料层
222 第一绝缘材料层
223 第二超导材料层
224 底电极
225 顶电极
23 第二绝缘材料层
24 第一开口
25 配线层
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图4，本发明提供一种超导电路结构的制备方法，所述超导电路结构的制备方法至少包括以下步骤：
1)提供衬底，在所述衬底表面对应于后续要形成约瑟夫森结的位置形成应力图案结构，所述应力图案结构的尺寸大于后续要形成的约瑟夫森结的尺寸；
2)在所述衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构，所述三层薄膜结构包覆所述应力图案结构；
3)刻蚀所述三层薄膜结构以形成底电极及约瑟夫森结；
4)在步骤3)得到的结构表面形成第二绝缘材料层，并在所述第二绝缘材料层对应于所述约瑟夫森结的位置形成第一开口，所述第一开口暴露出所述约瑟夫森结；
5)沉积第三超导材料层，并刻蚀所述第三超导材料层形成配线层。
在步骤1)中，请参阅图4中的S1步骤及图5，提供衬底20，在所述衬底20表面对应于后续要形成约瑟夫森结的位置形成应力图案结构21，所述应力图案结构21的尺寸大于后续要形成的约瑟夫森结的尺寸。
作为示例，所述衬底20的厚度可以为但不仅限于0.2mm～0.8mm，在本实施例中，所述衬底20可以为单晶硅上的二氧化硅，其中单晶硅片厚度为0.625mm，上面的二氧化硅厚度300nm。所述衬底20的材质不限于本实施例所列举的材料，还可以包括但不限于单晶硅、蓝宝石、碳化硅、氧化镁及氟化镁等。
作为示例，所述应力图案结构21的形状可以根据实际需要设定，本实施例中，以所述应力图案结构21的横截面形状为正方形作为示例，但并不以此为限，所述应力图案结构21的横截面形状还可以为矩形、圆形、椭圆形等等。
作为示例，所述应力图案结构21的中心与后续要形成的约瑟夫森结的中心上下对应，且所述应力图案结构21的尺寸及面积均大于后续要形成的约瑟夫森结的尺寸及面积。需要说明的是，由后续制备步骤可知，所述约瑟夫森结的尺寸由后续形成顶电极的尺寸所决定，因此，所述应力图案结构21的中心与后续要形成的顶电极的中心上下对应，且所述应力图案结构21的尺寸及面积均大于后续要形成的顶电极的尺寸及面积。
在一示例中，通过刻蚀去除部分所述衬底20，以在所述衬底20表面形成所述应力图案结构21。
在另一示例中，先在所述衬底20表面形成一层第三绝缘材料层(未示出)，然后通过光刻、刻蚀工艺刻蚀所述第三绝缘材料层，以在所述衬底20表面形成所述应力图案结构21。
在又一示例中，先在所述衬底20表面形成一层金属层(未示出)，然后通过光刻、刻蚀工艺刻蚀所述金属层，以在所述衬底20表面形成所述应力图案结构21。所述金属层可以为超导金属层或非超导金属层。
作为示例，当所述应力图案结构21为通过刻蚀金属层而形成的结构时，在所述衬底20表面形成所述应力图案结构之后，还包括在所述应力图案结构21表面及周围形成第四绝缘材料层(未示出)的步骤，所述第四绝缘材料层包覆所述应力图案结构21。
在步骤2)中，请参阅图4中的S2步骤及图6，在所述衬底20表面依次形成第一超导材料层221、第一绝缘材料层222及第二超导材料层223的三层薄膜结构，所述三层薄膜结构包覆所述应力图案结构21。
作为示例，所述第一超导材料层221后续用于形成底电极，所述第二超导材料层223后续用于形成顶电极，与所述第一绝缘材料层222构成超导隧道结，所述第一超导材料层221的厚度可以为50nm～200nm，所述第一绝缘材料层222的厚度可以为1nm～15nm，所述第二超导材料层223的厚度可以为50nm～200nm，所述第一超导材料层221及所述第二超导材料层223的材质包括但不限于铌或氮化铌，所述第一绝缘材料层222的材质包括但不限于氧化铝或氮化铝。在本实施例中，所述第一超导材料层221和所述第二超导材料层223的厚度为150nm，材质为铌(niobium，Nb)；所述第一绝缘材料层222的厚度为10nm，材质为氧化铝。所述三层薄膜结构依次通过磁控溅射的方法制备。
在步骤3)中，请参阅图4中的S3步骤及图7至图10，刻蚀所述三层薄膜结构以形成底电极224及约瑟夫森结22。
在一示例中，所述步骤3)包括以下步骤：
31)刻蚀所述第二超导材料层223以形成所述约瑟夫森结22；具体的，先通过光刻工艺定义出顶电极225的图形，然后通过刻蚀工艺刻蚀所述第二超导材料层223以形成所述顶电极225，所述顶电极225与所述第一绝缘材料层222及所述第一超导材料层221构成约瑟夫森结22，如图7所示；
32)依次刻蚀所述第一绝缘材料层222及所述第一超导材料层221以形成所述底电极224；具体的，先通过光刻工艺定义出所述底电极224的图形，然后通过刻蚀工艺依次刻蚀所述第一绝缘材料层222及所述第一超导材料层221以形成所述底电极224，如图8所示。
在另一示例中，所述步骤3)包括以下步骤：
31)依次刻蚀所述第二超导材料层223、所述第一绝缘材料层222及所述第一超导材料层221以形成所述底电极224；具体的，先通过光刻工艺定义出所述底电极224的图形，然后通过刻蚀工艺依次刻蚀所述第二超导材料层223、所述第一绝缘材料层222及所述第一超导材料层221以形成所述底电极224，如图9所示；
32)继续刻蚀所述第二超导材料层223以形成所述约瑟夫森结22；具体的，先通过光刻工艺定义出顶电极225的图形，然后通过刻蚀工艺刻蚀所述第二超导材料层223以形成所述顶电极225，所述顶电极225与所述第一绝缘材料层222及所述底电极224构成约瑟夫森结22，如图10所示。
在步骤4)中，请参阅图4中的S4步骤及图11，在步骤3)得到的结构表面形成第二绝缘材料层23，并在所述第二绝缘材料层23对应于所述约瑟夫森结22的位置形成第一开口24，所述第一开口24暴露出所述约瑟夫森结22。
作为示例，可以采用等离子体增强化学气相沉积法PECVD、化学气相沉积法或电阻蒸发法等方法在步骤3)得到的结构表面形成第二绝缘材料层23。
作为示例，通过光刻刻蚀工艺在所述第二绝缘材料层23对应于所述约瑟夫森结22的位置形成所述第一开口24；具体的，先通过光刻工艺定义出所述第一开口24的位置及图形，然后通过刻蚀工艺刻蚀所述第二绝缘材料层23以形成所述第一开口24。
作为示例，还可以采用lift-off方法在所述约瑟夫森结22上方形成所述第一开口24。
作为示例，所述步骤4)之后，还包括沉积旁路电阻材料层(未示出)，并刻蚀所述旁路电阻材料层以形成旁路电阻(未示出)的步骤。所述旁路电阻位于所述衬底20一侧的所述第一绝缘材料层222或所述第一超导材料层221表面，且与所述应力图案结构21相隔一定的间距。
作为示例，形成所述旁路电阻之后，还包括沉积第五绝缘材料层(未示出)，并在所述第五绝缘材料层对应于所述旁路电阻的位置形成第二开口(未示出)的步骤，所述第二开口暴露出所述旁路电阻。
在步骤5)中，请参阅图4中的S5步骤及图12至图13，图12为该步骤所呈现的截面结构示意图，图13为该步骤得到的结构的俯视结构示意图，沉积第三超导材料层(未示出)，并刻蚀所述第三超导材料层形成配线层25。
作为示例，所述第三超导材料层的厚度可以为300～500nm，在本实施例中，所述第三超导材料层的材质为铌，其厚度为400nm。所述配线层5位于所述第二绝缘材料层23的表面、所述第一开口24内的所述顶电极225的表面及所述旁路电阻的表面，适于将所述顶电极225及所述旁路电阻电学引出。
需要说明的是，在实际工艺中，图13中的各结构均为不透明结构，为了便于显示各结构及其之间的位置关系，图13中故意以透明结构予以显示。
实施例二
本实施例中，还提供一种超导电路结构的制备方法，本实施例中的超导电路结构的制备方法与实施例一中所述的超导电路结构的制备方法大致相同，二者的区别在于：实施例一中，在步骤4)之后，在所述衬底20一侧的所述第一绝缘材料层222表面形成旁路电阻；而本实施例中，在步骤1)中，形成所述应力图案21的同时，在所述衬底20表面形成旁路电阻，所述旁路电阻位于所述底电极224与所述衬底20之间，且与所述应力图案结构21相隔一定的间距。
实施例三
请继续参阅图12及图13，本发明还提供一种超导电路结构，所述超导电路结构由实施例一或实施例二中所述的制备方法制备而得到，所述超导电路结构包括：衬底20；应力图案结构21，所述应力图案结构21位于所述衬底20表面；约瑟夫森结22，所述约瑟夫森结22包括底电极224、第一绝缘材料层222及顶电极225，所述底电极224位于所述应力图案结构21的顶部及两侧，所述第一绝缘材料层222位于所述底电极224表面，所述顶电极225位于所述应力图案结构21的上方的所述第一绝缘材料层222表面，且所述顶电极225的尺寸小于所述应力图案结构21的尺寸。
作为示例，所述应力图案结构21及所述顶电极225的形状可以根据实际需要设定，本实施例中，以所述应力图案结构21及所述顶电极225的横截面形状为正方形作为示例，但并不以此为限，所述应力图案结构21及所述顶电极225的横截面形状还可以为矩形、圆形、椭圆形等等。
作为示例，所述顶电极225的中心与所述应力图案结构21的中心上下对应，且所述顶电极225的尺寸及面积小于所述应力图案结构21的尺寸及面积。
作为示例，所述应力图案结构21的材料为单层、双层或多层半导体材料层、绝缘材料层或金属材料层。
作为示例，所述应力图案结构21为单层、双层或多层金属材料层或半导体材料层时，所述超导电路结构还包括第一绝缘隔离层(未示出)，所述第一绝缘隔离层包覆所述应力图案结构21。所述第一绝缘隔离层即对应实施例一或实施例二中所述的第四绝缘材料层。
作为示例，所述超导电路结构还包括：第二绝缘材料层23，所述第二绝缘材料层23覆盖于所述衬底20及所述第一绝缘材料层222表面，所述第二绝缘材料层23对应于所述顶电极225的位置设有第一开口24，所述第一开口24暴露出所述顶电极225；配线层25，所述配线层25位于所述第二绝缘材料层23表面及所述第一开口24内，并与所述顶电极225相接触。
在一示例中，所述超导电路结构还包括旁路电阻(未示出)，所述旁路电阻位于所述底电极224与所述衬底20之间，且与所述应力图案结构21相隔一定的间距。
在另一示例中，所述超导电路结构还包括旁路电阻(未示出)，所述旁路电阻位于所述衬底20一侧的所述第一绝缘材料层222表面或第一超导材料层表面，且与所述应力图案结构21相隔一定的间距；所述旁路电阻的上表面与所述配线层25相接触。
作为示例，所述超导电路结构还包括第二绝缘隔离层(未示出)，所述第二绝缘隔离层位于所述旁路电阻的表面，且所述第二绝缘隔离层对应于与所述配线层25相接触的位置设有第二开口(未示出)，所述第二开口暴露出所述旁路电阻。所述第二绝缘隔离层即为实施例一或实施例二中所述的第五绝缘材料层。
综上所述，本发明提供一种超导电路结构及其制备方法，所述超导电路结构的制备方法至少包括以下步骤：1)提供衬底，在所述衬底表面对应于后续要形成约瑟夫森结的位置形成应力图案结构，所述应力图案结构的尺寸大于后续要形成的约瑟夫森结的尺寸；2)在所述衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构，所述三层薄膜结构包覆所述应力图案结构；3)刻蚀所述三层薄膜结构以形成底电极及约瑟夫森结；4)在步骤3)得到的结构表面形成第二绝缘材料层，并在所述第二绝缘材料层对应于所述约瑟夫森结的位置形成第一开口，所述第一开口暴露出所述约瑟夫森结；5)沉积第三超导材料层，并刻蚀所述第三超导材料层形成配线层。本发明的超导电路结构及其制备方法通过在约瑟夫森结下方的衬底表面形成尺寸比约瑟夫森结尺寸大的应力图案结构，有利于约瑟夫森结中应力的有效释放，最终达到减少应力的作用，从而解决了因应力引起的约瑟夫森结漏电流，提高了超导电路结构的性能及其稳定性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种超导电路结构的制备方法，其特征在于，所述超导电路结构的制备方法包括以下步骤：
1)提供衬底，在所述衬底表面形成金属层，并刻蚀所述金属层，以在所述衬底表面对应于后续要形成约瑟夫森结的位置形成应力图案结构，所述应力图案结构的尺寸大于后续要形成的约瑟夫森结的尺寸，同时形成旁路电阻，所述旁路电阻与所述应力图案结构相隔一定的间距；
2)在所述衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构，所述三层薄膜结构包覆所述应力图案结构；
3)刻蚀所述三层薄膜结构以形成底电极及约瑟夫森结；
4)在步骤3)得到的结构表面形成第二绝缘材料层，并在所述第二绝缘材料层对应于所述约瑟夫森结的位置形成第一开口，所述第一开口暴露出所述约瑟夫森结；
5)沉积第三超导材料层，并刻蚀所述第三超导材料层形成配线层。
2.根据权利要求1所述的超导电路结构的制备方法，其特征在于：所述步骤1)中，在所述衬底表面形成所述应力图案结构之后，还包括在所述应力图案结构表面及周围形成第四绝缘材料层的步骤，所述第四绝缘材料层包覆所述应力图案结构。
3.根据权利要求1所述的超导电路结构的制备方法，其特征在于：所述步骤3)包括以下步骤：
31)刻蚀所述第二超导材料层以形成所述约瑟夫森结；
32)依次刻蚀所述第一绝缘材料层及所述第一超导材料层以形成所述底电极。
4.根据权利要求1所述的超导电路结构的制备方法，其特征在于：所述步骤3)包括以下步骤：
31)依次刻蚀所述第二超导材料层、所述第一绝缘材料层及所述第一超导材料层以形成所述底电极；
32)继续刻蚀所述第二超导材料层以形成所述约瑟夫森结。
5.根据权利要求1、3或4所述的超导电路结构的制备方法，其特征在于：所述步骤4)与所述步骤5)之间还包括沉积旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻的步骤。
6.根据权利要求5所述的超导电路结构的制备方法，其特征在于：形成所述旁路电阻之后，还包括沉积第五绝缘材料层，并在所述第五绝缘材料层对应于所述旁路电阻的位置形成第二开口，所述第二开口暴露出所述旁路电阻。
7.一种超导电路结构，所述超导电路结构由权利要求1至6任一项所述的制备方法制备形成，其特征在于，所述超导电路结构包括：
衬底；
应力图案结构，位于所述衬底表面，所述应力图案结构为单层、双层或多层金属材料层；
约瑟夫森结，所述约瑟夫森结的尺寸及面积均小于所述应力图案结构的尺寸及面积，所述约瑟夫森结包括底电极、第一绝缘材料层及顶电极，所述底电极位于所述应力图案结构的顶部及两侧，所述第一绝缘材料层位于所述底电极表面，所述顶电极位于所述应力图案结构的上方的所述第一绝缘材料层表面，且所述顶电极的尺寸小于所述应力图案结构的尺寸。
8.根据权利要求7所述的超导电路结构，其特征在于：所述超导电路结构还包括第一绝缘隔离层，所述第一绝缘隔离层包覆所述应力图案结构。
9.根据权利要求7所述的超导电路结构，其特征在于：所述超导电路结构还包括：
第二绝缘材料层，覆盖于所述衬底及所述第一绝缘材料层表面，所述第二绝缘材料层对应于所述顶电极的位置设有第一开口，所述第一开口暴露出所述顶电极；
配线层，位于所述第二绝缘材料层表面及所述第一开口内，并与所述顶电极相接触。
10.根据权利要求9所述的超导电路结构，其特征在于：所述超导电路结构还包括旁路电阻，所述旁路电阻位于所述底电极与所述衬底之间，且与所述应力图案结构相隔一定的间距。
11.根据权利要求9所述的超导电路结构，其特征在于：所述超导电路结构还包括旁路电阻，所述旁路电阻位于所述衬底一侧的所述第一绝缘材料层或所述底电极表面，且与所述应力图案结构相隔一定的间距；所述旁路电阻的上表面与所述配线层相接触。
12.根据权利要求11所述的超导电路结构，其特征在于：所述超导电路结构还包括第二绝缘隔离层，所述第二绝缘隔离层位于所述旁路电阻的表面，且所述第二绝缘隔离层对应于与所述配线层相接触的位置设有第二开口，所述第二开口暴露出所述旁路电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511028259.8A CN105633268B (zh) | 2015-12-31 | 2015-12-31 | 一种超导电路结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511028259.8A CN105633268B (zh) | 2015-12-31 | 2015-12-31 | 一种超导电路结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633268A CN105633268A (zh) | 2016-06-01 |
| CN105633268B true CN105633268B (zh) | 2019-04-05 |
Family
ID=56047998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511028259.8A Active CN105633268B (zh) | 2015-12-31 | 2015-12-31 | 一种超导电路结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633268B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447613B (zh) * | 2018-02-02 | 2020-05-08 | 中国科学院宁波材料技术与工程研究所 | 一种调控超导转变温度的方法 |
| CN108539004B (zh) * | 2018-04-25 | 2023-12-05 | 中国科学院上海微系统与信息技术研究所 | 亚微米约瑟夫森隧道结及其制备方法 |
| CN109273585A (zh) * | 2018-08-28 | 2019-01-25 | 中国科学院上海微系统与信息技术研究所 | 薄膜沉积方法及约瑟夫森结制备方法 |
| CN112068047B (zh) * | 2020-09-14 | 2021-11-16 | 中国科学院上海微系统与信息技术研究所 | 一种改善超导量子器件emc性能的器件结构与制备方法 |
| CN114566587B (zh) * | 2022-03-09 | 2025-03-28 | 中国科学院上海微系统与信息技术研究所 | 具有NbN SNS约瑟夫森结的超导集成电路及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4418095A (en) * | 1982-03-26 | 1983-11-29 | Sperry Corporation | Method of making planarized Josephson junction devices |
| US6384423B1 (en) * | 1998-09-18 | 2002-05-07 | Trw Inc. | Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness |
| CN101101952A (zh) * | 2004-03-23 | 2008-01-09 | 丰田合成株式会社 | 固态元件和固态元件装置 |
| CN104377299A (zh) * | 2014-08-21 | 2015-02-25 | 中国科学院上海微系统与信息技术研究所 | 无磁屏蔽环境下抑制磁场干扰的squid器件的结构 |
| US9130116B1 (en) * | 2010-01-08 | 2015-09-08 | Hypres Inc. | System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7741634B2 (en) * | 2008-03-26 | 2010-06-22 | Massachusetts Institute Of Technology | Josephson junction device for superconductive electronics with a magnesium diboride |
-
2015
- 2015-12-31 CN CN201511028259.8A patent/CN105633268B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4418095A (en) * | 1982-03-26 | 1983-11-29 | Sperry Corporation | Method of making planarized Josephson junction devices |
| US6384423B1 (en) * | 1998-09-18 | 2002-05-07 | Trw Inc. | Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness |
| CN101101952A (zh) * | 2004-03-23 | 2008-01-09 | 丰田合成株式会社 | 固态元件和固态元件装置 |
| US9130116B1 (en) * | 2010-01-08 | 2015-09-08 | Hypres Inc. | System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits |
| CN104377299A (zh) * | 2014-08-21 | 2015-02-25 | 中国科学院上海微系统与信息技术研究所 | 无磁屏蔽环境下抑制磁场干扰的squid器件的结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105633268A (zh) | 2016-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105633268B (zh) | 一种超导电路结构及其制备方法 | |
| CN106953000B (zh) | 集成于约瑟夫森结的超导磁场线圈及其制备方法 | |
| CN112670401B (zh) | 约瑟夫森结及其超导器件与制备方法 | |
| CN105449094B (zh) | 氮化铌薄膜的制备方法、squid器件及其制备方法 | |
| CN106816525B (zh) | 氮化铌squid器件、制备方法及参数后处理方法 | |
| CN105428517B (zh) | 一种双通道超导连接及其制备方法 | |
| CN105702849B (zh) | 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法 | |
| CN111969100B (zh) | 基于TaN的约瑟夫森结及其制备方法 | |
| CN111933787B (zh) | 超导连接通道及其制备方法 | |
| CN110235150A (zh) | 选择性覆盖以减少量子比特失相 | |
| CN111969101A (zh) | 基于NbN的约瑟夫森结及其制备方法 | |
| CN109597004A (zh) | 超导量子干涉器件及制备方法 | |
| CN112289920B (zh) | 基于squid阵列的超导磁通激励开关及其制备方法 | |
| JPH04269681A (ja) | 高感度磁場検出器の製造方法 | |
| CN101286544B (zh) | 一种用于超导器件的超导多层膜及其制备方法 | |
| RU2439749C1 (ru) | Сверхпроводящий прибор с джозефсоновским переходом | |
| CN114188472B (zh) | 具有大电感层的超导电路及其制备方法 | |
| CN100505356C (zh) | 一种闭合的超导环状多层膜及其制备方法和用途 | |
| CN116209343A (zh) | 一种场效应超导约瑟夫森结器件及其制备方法 | |
| US6479139B1 (en) | Superconducting substrate structure and a method of producing such structure | |
| CN114171670A (zh) | 约瑟夫森结、超导电路及其制备方法 | |
| CN114709326A (zh) | 超导量子干涉仪及其制备方法 | |
| JP2539584B2 (ja) | 超電導量子干渉素子 | |
| JP2768276B2 (ja) | 酸化物超電導接合素子 | |
| JPS6068681A (ja) | 超伝導トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |