[go: up one dir, main page]

CN105633129B - 一种带有七层对通隔离结构的可控硅芯片及其制备方法 - Google Patents

一种带有七层对通隔离结构的可控硅芯片及其制备方法 Download PDF

Info

Publication number
CN105633129B
CN105633129B CN201610142598.7A CN201610142598A CN105633129B CN 105633129 B CN105633129 B CN 105633129B CN 201610142598 A CN201610142598 A CN 201610142598A CN 105633129 B CN105633129 B CN 105633129B
Authority
CN
China
Prior art keywords
aluminium
area
boron
impurity
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610142598.7A
Other languages
English (en)
Other versions
CN105633129A (zh
Inventor
沈怡东
王成森
周榕榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Original Assignee
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU JIEJIE MICROELECTRONICS CO Ltd filed Critical JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority to CN201610142598.7A priority Critical patent/CN105633129B/zh
Publication of CN105633129A publication Critical patent/CN105633129A/zh
Application granted granted Critical
Publication of CN105633129B publication Critical patent/CN105633129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions

Landscapes

  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种带有七层对通隔离结构的可控硅芯片及其制备方法，包括阳极区P1、N­型长基区、短基区P2、N­+型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝‑铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N­型长基区、短基区P2四周，本发明扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。

Description

一种带有七层对通隔离结构的可控硅芯片及其制备方法
技术领域
本发明涉及一种带有七层对通隔离结构的可控硅芯片，尤其涉及一种用于可控硅芯片制造的七层对通隔离结构，同时提供实现该可控硅器件芯片的制备方法。
背景技术
对通隔离结构广泛应用于可控硅芯片，目前已有的对通隔离结构主要有硼扩散穿通隔离结构和激光穿孔真空扩铝结构，例如：背景技术1：硼扩散穿通隔离技术，隔离区实现方法：双面光刻隔离窗口—双面硼予沉积—高温推结，优点：生产步骤少，缺点：扩散时间长、生产能耗大、效率低，隔离区表面的横向扩散大，导致隔离区宽度大，浪费硅片面积；背景技术2：激光穿孔然后真空扩铝技术，隔离区实现方法：激光打孔—真空闭管扩铝—高温推结，优点：扩散时间短，同步形成隔离区、P1、P2区，缺点：激光穿孔效率低，由于硅片上布满密密麻麻的穿通孔，增加后续制程的难度，硅片在后续的制程中破碎率大。
发明内容
本发明的目的在于提供一种带有七层对通隔离结构的可控硅芯片及其制备方法。
本发明采用的技术方案是：
一种带有七层对通隔离结构的可控硅芯片及其制备方法，包括阳极区P1、N型长基区、短基区P2 、N+型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，所述七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝-铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，所述七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N型长基区、短基区P2 四周。
所述硼杂质区厚度为20-30um，所述硼铝混合杂质区厚度为25-30um，所述铝杂质区厚度为45-55um，所述铝-铝交叠杂质区厚度为30-40um。
一种带有七层对通隔离结构的可控硅芯片的制备方法包括以下步骤：硅单晶片、化学腐蚀或抛光、硅片清洗、氧化、双面光刻对通隔离窗口、双面硼予沉积、双面离子注入铝、减薄氧化膜、高温推结、光刻正面短基区窗口和背面阳极区窗口、同步进行正面短基区和背面阳极区硼扩散、光刻正面阴极区窗口、正面阴极区磷扩散、光刻钝化沟槽窗口、台面腐蚀及清洗、玻璃钝化、光刻正面引线孔、正面蒸铝膜、光刻正面铝电极、合金、背面喷砂及清洗、背面蒸Ti-Ni-Ag、芯片测试和分选→划片，双面硼予沉积同步进行，双面离子注入铝对正、背面分别进行，高温推结对硼杂质和铝杂质同时进行。
本发明的优点：扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细叙述。
图1为背景技术1的可控硅芯片的纵向结构剖面图；
图2为背景技术1的隔离区杂质分布曲线图；
图3为背景技术2的可控硅芯片的纵向结构剖面图；
图4为本发明可控硅芯片的纵向结构剖面图；
图5为本发明的隔离区杂质分布曲线图。
其中：1、氧化膜；2、正面的门极金属电极；3、正面的门极金属电极；4、环形钝化沟槽；5、短基区P2；6、N+型阴极区；7、N型长基区；8、阳极区P1；9、背面的阳极金属电极；10、硼杂质区；10’、硼杂质区；11、硼、铝混合杂质区；12、铝杂质区；13、铝-铝交叠杂质区；14、硼、硼混合杂质区。
具体实施方式
如图4、5所示一种带有七层对通隔离结构的可控硅芯片及其制备方法，包括阳极区P18、N型长基区7、短基区P2 5、N+型阴极区6和正面的氧化膜1、正面的门极金属电极2、正面的阴极金属电极3、背面的阳极金属电极9、环形钝化沟槽4及填充于钝化沟槽内的玻璃钝化膜和七层对通隔离结构的隔离环，七层对通隔离结构的隔离环是由从上到下的硼杂质区10、硼、铝混合杂质区11、铝杂质区12、铝-铝交叠杂质区13、铝杂质区12、硼、铝混合杂质区11、硼杂质区构成10，七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜1与背面的阳极金属电极9之间并且环绕于阳极区P18、N型长基区7、短基区P2 5四周，硼杂质区10厚度为20-30um，硼铝混合杂质区11厚度为25-30um，铝杂质区12厚度为45-55um，铝-铝交叠杂质区13厚度为30-40um。
一种带有七层对通隔离结构的可控硅芯片的制备方法包括以下步骤：硅单晶片、化学腐蚀或抛光、硅片清洗、氧化、双面光刻对通隔离窗口、双面硼予沉积、双面离子注入铝、减薄氧化膜、高温推结、光刻正面短基区窗口和背面阳极区窗口、同步进行正面短基区和背面阳极区硼扩散、光刻正面阴极区窗口、正面阴极区磷扩散、光刻钝化沟槽窗口、台面腐蚀及清洗、玻璃钝化、光刻正面引线孔、正面蒸铝膜、光刻正面铝电极、合金、背面喷砂及清洗、背面蒸Ti-Ni-Ag、芯片测试和分选→划片，双面光刻对通隔离窗口后，同步在双面的对通隔离窗口内进行硼予沉积，再分别对正、背面进行离子注入铝，减薄氧化膜以去除氧化膜表面的铝杂质层，然后同时对硼杂质和铝杂质进行高温推结。
具体工艺步骤如下：
1、硅单晶片，条件：ρ=20-25-30-35-40-45-50 Ω·㎝，硅单晶片厚度t=（250～300）±5 um。
2、硅片化学腐蚀或抛光，条件：完成后的硅片厚度t=（210～260）±5 um。
3、硅片清洗，条件：对硅片进行RCA清洗。
4、氧化，条件：T=1120±20℃，t=8.0±1h，氧化层厚度=1.3-1.5um。
5、双面光刻对通隔离窗口，条件：双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
6、双面硼予沉积，条件：T=1070±20℃，t=2.2±0.5h, R□=4.5±0.8Ω/□，在隔离窗口内形成硼予沉积层。
7、双面离子注入铝，条件：注入剂量为8E14/cm2至2E15/cm2，注入能量为160Kev至220 Kev，注入角度为0°至7°，在隔离窗口内形成铝注入层。
8、减薄氧化膜，条件：用HF:DI水=1:1的腐蚀液腐蚀4至7分钟，腐蚀掉的氧化膜厚度为0.4至0.7um。
9、高温推结，条件：T=1270±10℃，t=38±12h , 氮气流量=5L/min，氧气流量=0.5L/min，推结后形成了由“硼杂质区～硼铝混合杂质区～铝杂质区～铝-铝交叠杂质区～铝杂质区～硼铝混合杂质区～硼杂质区” 构成的七层对通隔离区，此隔离区沿垂直方向贯穿硅片。其中：硼杂质区厚度在20-30um，所述硼铝混合杂质区厚度在25-30um，所述铝杂质区厚度在45-55um，所述铝-铝交叠杂质区厚度在30-40um。
10、光刻正面短基区窗口和背面阳极区窗口，条件：双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
11、同步进行正面短基区窗口和背面阳极区硼扩散，条件：予沉积T=930±10℃，t=1.0±0.2h, R□=70±5Ω/□；推结T=1250±10℃，t=32±6h, Xj=35±10um，R□=220±20Ω/□。
12、光刻正面阴极区窗口，条件：双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
13、阴极区磷扩散，条件：予沉积T=1050±20℃，t=1.5±0.2h, R□=3.5±0.5Ω/□， 再分布T=1200±10℃，t=4±1h, Xj=8-20um。
14、光刻钝化槽窗口，条件：双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-甩干-坚膜。
15、台面腐蚀，条件：腐蚀液配比为HF：冰乙酸：HNO3=1：1：（4-6），HF是浓度为42％的溶液，冰醋酸（CH3COOH）是纯的，HNO3是浓度为67％的溶液，腐蚀温度为5-10℃，沟槽深度为70-100um，沟槽宽度为100～200um。
16、玻璃钝化，条件：用GP350型玻璃粉,两层玻璃膜。
17、光刻正面引线孔，条件：正面匀光刻胶-前烘-正面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
18、正面蒸铝膜，条件：要求铝膜厚度=5.0-8.0um。
19、光刻正面铝电极，条件：正面匀光刻胶-前烘-正面曝光-显影-坚膜-腐蚀铝-去胶-甩干。
20、合金，条件：T=480±10℃，t=0.4±0.1h。
21、背面喷砂及清洗，条件：用W20#金刚砂喷去0.5-1.0um，DI水超声清洗。
22、背面蒸Ti-Ni-Ag，条件：Ti膜厚=1000-1400 A○；Ni膜厚=4000-6000 A○；Ag膜厚= 0.5-0.8um。
23、芯片测试和分选，条件：用JUNO的自动测试台进行测试.测试VDRM、VRRM、IEB、VFGM、IDRM、IRRM、IH、IL、IGT、VGT等参数，并对IGT进行分档。
24、划片，条件：用锯片机锯透硅片并将蓝膜划切1/3厚度。
本发明扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。

Claims (3)

1.一种带有七层对通隔离结构的可控硅芯片，包括阳极区P1、N型长基区、短基区P2 、N+型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，其特征在于：所述七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝-铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，所述七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N型长基区、短基区P2 四周。
2.根据权利要求1所述的一种带有七层对通隔离结构的可控硅芯片，其特征在于：所述硼杂质区厚度为20-30um，所述硼铝混合杂质区厚度为25-30um，所述铝杂质区厚度为45-55um，所述铝-铝交叠杂质区厚度为30-40um。
3.根据权利要求1所述的一种带有七层对通隔离结构的可控硅芯片的制备方法，包括以下步骤：单晶硅片化学腐蚀或抛光、硅片清洗、氧化、双面光刻对通隔离窗口、双面硼沉积、双面离子注入铝、减薄氧化膜、高温推结、光刻正面短基区窗口和背面阳极区窗口、同步进行正面短基区和背面阳极区硼扩散、光刻正面阴极区窗口、正面阴极区磷扩散、光刻钝化沟槽窗口、台面腐蚀及清洗、玻璃钝化、光刻正面引线孔、正面蒸铝膜、光刻正面铝电极、合金、背面喷砂及清洗、背面蒸Ti-Ni-Ag、芯片测试和分选、划片，其特征在于：双面硼予沉积同步进行，双面离子注入铝对正、背面分别进行，高温推结对硼杂质和铝杂质同时进行。
CN201610142598.7A 2016-03-14 2016-03-14 一种带有七层对通隔离结构的可控硅芯片及其制备方法 Active CN105633129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610142598.7A CN105633129B (zh) 2016-03-14 2016-03-14 一种带有七层对通隔离结构的可控硅芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610142598.7A CN105633129B (zh) 2016-03-14 2016-03-14 一种带有七层对通隔离结构的可控硅芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN105633129A CN105633129A (zh) 2016-06-01
CN105633129B true CN105633129B (zh) 2019-01-08

Family

ID=56047873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610142598.7A Active CN105633129B (zh) 2016-03-14 2016-03-14 一种带有七层对通隔离结构的可控硅芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN105633129B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571402B (zh) * 2016-11-18 2024-03-29 吉林瑞能半导体有限公司 一种快恢复功率二极管及其制造方法
CN108133953B (zh) * 2017-09-27 2021-01-01 华润微电子（重庆）有限公司 一种可控硅器件及其制备方法
CN110010675A (zh) * 2019-04-09 2019-07-12 捷捷半导体有限公司 一种穿通型中低压平面tvs芯片及其制备方法
CN112435993B (zh) * 2019-08-26 2023-02-28 广东美的白色家电技术创新中心有限公司 一种功率模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010068221A (ko) * 2000-01-03 2001-07-23 곽정소 코너 게이트형 사이리스터 소자
CN202009003U (zh) * 2011-04-19 2011-10-12 锦州辽晶电子科技有限公司 铝对通隔离可控硅芯片
CN103247521A (zh) * 2013-05-30 2013-08-14 江苏捷捷微电子股份有限公司 一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片
CN205723543U (zh) * 2016-03-14 2016-11-23 江苏捷捷微电子股份有限公司 一种带有七层对通隔离结构的可控硅芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2808621B1 (fr) * 2000-05-05 2002-07-19 St Microelectronics Sa Composant monolithique a commande unique pour un pont mixte
US8835975B1 (en) * 2013-05-10 2014-09-16 Ixys Corporation Ultra-fast breakover diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010068221A (ko) * 2000-01-03 2001-07-23 곽정소 코너 게이트형 사이리스터 소자
CN202009003U (zh) * 2011-04-19 2011-10-12 锦州辽晶电子科技有限公司 铝对通隔离可控硅芯片
CN103247521A (zh) * 2013-05-30 2013-08-14 江苏捷捷微电子股份有限公司 一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片
CN205723543U (zh) * 2016-03-14 2016-11-23 江苏捷捷微电子股份有限公司 一种带有七层对通隔离结构的可控硅芯片

Also Published As

Publication number Publication date
CN105633129A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN105633129B (zh) 一种带有七层对通隔离结构的可控硅芯片及其制备方法
CN102244078B (zh) 台面工艺可控硅芯片结构和实施方法
CN110098254A (zh) 利用对称性双向划片的单台面高压可控硅芯片和制造方法
CN103578978B (zh) 一种基于硅基键合材料的高压快恢复二极管制造方法
CN109103242B (zh) 一种穿通结构的可控硅芯片及其生产方法
CN102037563A (zh) 半导体器件及其制造方法
CN101866948A (zh) 半导体高压器件芯片及其制造方法
CN105405759A (zh) 由氢注入工艺控制恢复特性的快恢复二极管的制备方法
CN205723543U (zh) 一种带有七层对通隔离结构的可控硅芯片
CN106601826A (zh) 一种快恢复二极管及其制作方法
CN110071171B (zh) 一种带有过压斩波特性的可控硅芯片及其制备方法
CN110444596B (zh) 一种可控硅芯片及其制造方法
CN102789981B (zh) 一种可控硅的生产工艺
CN105489658B (zh) 一种高htrb的高压快恢复二极管芯片及其生产工艺
CN105225952B (zh) 一种vdmos器件的制作方法及vdmos器件
CN103730487B (zh) 一种提高正向耐压的可控硅台面结构及其制造工艺
CN208706655U (zh) 一种穿通结构的可控硅芯片
CN103296076B (zh) 平面晶闸管、用于制造平面晶闸管的芯片及制作方法
CN109742160A (zh) 浅沟槽高压gpp芯片及其制备方法
CN109559990A (zh) 一种快恢复二极管及其制作方法
CN105552122A (zh) 一种带有深阱终端环结构的平面可控硅芯片及其制造方法
CN105355554A (zh) 一种100v肖特基二极管台面制作方法
CN104332503A (zh) 一种高压快恢复二极管芯片及其生产工艺
CN105679817A (zh) 一种门极和阳极共面的单向可控硅芯片及其制造方法
CN103730488B (zh) 一种切割槽形成可控硅穿通结构及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: No.3000 Qiantangjiang Road, Qidong Economic Development Zone, Nantong City, Jiangsu Province

Patentee after: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd.

Address before: 226200, No. 8, Xinglong Road, Qidong science and Technology Pioneer Park, Nantong, Jiangsu

Patentee before: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd.