[go: up one dir, main page]

CN105487314A - 一种阵列基板和显示装置 - Google Patents

一种阵列基板和显示装置 Download PDF

Info

Publication number
CN105487314A
CN105487314A CN201610008609.2A CN201610008609A CN105487314A CN 105487314 A CN105487314 A CN 105487314A CN 201610008609 A CN201610008609 A CN 201610008609A CN 105487314 A CN105487314 A CN 105487314A
Authority
CN
China
Prior art keywords
line
signal lines
display area
outer edge
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610008609.2A
Other languages
English (en)
Inventor
赖政德
王�泓
周呈祺
栗首
荆耀秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610008609.2A priority Critical patent/CN105487314A/zh
Publication of CN105487314A publication Critical patent/CN105487314A/zh
Priority to PCT/CN2016/092262 priority patent/WO2017117987A1/zh
Priority to US15/510,166 priority patent/US10276598B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种阵列基板和显示装置，该阵列基板包括：衬底基板，所述衬底基板包括显示区域和非显示区域，所述显示区域中设置有多条第一信号线和多条第二信号线，所述多条第一信号线和多条第二信号线交叉限定出多个像素单元，所述多条第一信号线呈辐射状分布。呈辐射状分布的多条第一信号线的辐射中心所在区域可以作为非显示区域，用于放置与所述第一信号线连接的驱动电路，由于在辐射中心所在区域，多条第一信号线均呈聚集状，因而，只需放置少数个甚至一个驱动电路即可完成与所有第一信号线的连接，从而可有效减少驱动电路的个数，降低显示装置的成本。

Description

一种阵列基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板和显示装置。
背景技术
请参考图1，现有的阵列基板通常包括显示区域11和非显示区域12，其中，非显示区域12设置于显示区域11的外围，显示区域11通常为矩形，矩形的显示区域11中设置有纵横交叉设置的栅线111和数据线112，栅线111和数据线112限定出多个矩形的像素区域113。为了对栅线111和数据线112提供信号，非显示区域12中通常需要设置驱动电路，请参考图1，以为栅线111提供信号的驱动电路20为例，由于栅线111的条数较多，通常需要设置多个驱动电路20，这无疑增加了显示装置的制作成本。
发明内容
有鉴于此，本发明提供一种阵列基板和显示装置，以解决现有的显示装置需要设置数目较多的驱动电路以用于为信号线提供信号的问题。
为解决上述技术问题，本发明提供一种阵列基板，包括：衬底基板，所述衬底基板包括显示区域，所述显示区域中设置有多条第一信号线和多条第二信号线，所述多条第一信号线和多条第二信号线交叉限定出多个像素单元，所述多条第一信号线呈辐射状分布。
优选地，所述第一信号线为直线、折线或曲线中的任意一种线型或任意多种线型的组合。
优选地，每一所述第二信号线包括主体部分，所述主体部分的形状与所述显示区域的外边缘线围成的图形相匹配，所述多条第二信号线的主体部分是以呈辐射状分布的多条第一信号线的辐射中心为中心，层层向外分布的。
优选地，所述显示区域的外边缘线围成的图形为规则图形，所述辐射中心为所述规则图形的中心，多条所述第二信号线的主体部分围成的图形是面积不同的多个同心的相似图形。
优选地，所有像素单元的面积相同。
优选地，所述像素单元的形状为三角形、矩形、梯形或扇环。
优选地，所述规则图形为圆形，每一所述第二信号线的主体部分为一圆或圆弧，所述多条第二信号线的主体部分是半径或曲率半径不同的多个同心圆或同心圆弧，所述辐射中心为所述圆形的圆心。
优选地，每相邻两个所述同心圆或同心圆弧之间的半径差值或曲率半径差值均不同。
优选地，在由所述圆心向所述显示区域的外边缘线延伸的方向上，所述多个半径差值或曲率半径差值依次减小。
优选地，在由所述外边缘线围成的图形的中心向所述外边缘线延伸的方向上，所述多个第二信号线的主体部分的分布密度依次减小。
优选地，在由所述外边缘线围成的图形的中心向所述外边缘线延伸的方向上，所述多个第二信号线的主体部分的线宽依次增大。
优选地，在由所述圆心向所述外边缘线延伸的方向上，依次分布的所述多个第二信号线的主体部分的半径或曲率半径的比例依次为：其中，n为所述第二信号线的个数。
优选地，所述第一信号线和第二信号线其中之一为栅线，另一为数据线。
本发明还提供一种显示装置，包括上述阵列基板。
优选地，所述显示装置还包含非显示区域和驱动电路，所述非显示区域中设置有驱动电路，所述驱动电路位于所述非显示区域中被所述显示区域包围的区域，所述非显示区域中被所述显示区域包围的区域包含所述多条第一信号线的辐射中心。
优选地，所述驱动电路包含第一信号线驱动电路和/或第二信号线驱动电路。
优选地，每一所述第二信号线还包含引线部分，所述第二信号线的主体部分通过所述引线部分与所述第二信号线驱动电路连接。
本发明的上述技术方案的有益效果如下：
由于阵列基板上的多条第一信号线呈辐射状分布，呈辐射状分布的多条第一信号线的辐射中心所在区域可以作为非显示区域，用于放置与所述第一信号线连接的驱动电路，由于在辐射中心所在区域，多条第一信号线均呈聚集状，因而，只需放置少数个甚至一个驱动电路即可完成与所有第一信号线的连接，从而可有效减少驱动电路的个数，降低显示装置的成本。
附图说明
图1为现有的阵列基板的结构示意图；
图2为本发明实施例一的阵列基板的结构示意图；
图3为本发明实施例二的阵列基板的结构示意图；
图4为本发明实施例三的阵列基板的结构示意图；
图5为本发明实施例四的阵列基板的结构示意图；
图6为本发明实施例五的阵列基板的结构示意图，
图7为本发明实施例六的阵列基板的结构示意图；
图8为本发明实施例七的阵列基板的结构示意图；
图9为本发明实施例八的阵列基板的结构示意图；
图10为本发明实施例九的阵列基板的结构示意图；
图11为本发明实施例十的阵列基板的结构示意图；
图12为本发明实施例十一的阵列基板的结构示意图；
图13为本发明实施例十二的阵列基板的结构示意图；
图14为本发明实施例十三的阵列基板的结构示意图；
图15为本发明实施例十四的阵列基板的结构示意图；
图16为本发明实施例十五的阵列基板的结构示意图；
图17为本发明实施例十六的阵列基板的结构示意图；
图18为本发明实施例十七的阵列基板的结构示意图。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例提供一种阵列基板，包括：衬底基板，所述衬底基板包括显示区域，所述显示区域中设置有多条第一信号线和多条第二信号线，所述多条第一信号线和多条第二信号线交叉限定出多个像素单元，所述多条第一信号线呈辐射状分布。
所谓呈辐射状，是指由一个辐射中心向外发散而成的形状。所述辐射中心可以为一个点，也可以为一个区域。
所述第一信号线可以为栅线，所述第二信号线为数据线，或者，所述第一信号线为数据线，所述第二信号线为栅线。
请参考图2，图2为本发明实施例一的阵列基板的结构示意图，图2所示的实施例中，阵列基板的显示区域30的外边缘线围成的图形为圆形，显示区域30整体呈圆环状。所述多条第一信号线31均为直线，并以外边缘线围成的圆形的圆心为辐射中心呈辐射状分布，此外，阵列基板的非显示区域40(虚线围成的部分)包含上述辐射中心，显示区域30设置于非显示区域40的外围，非显示区域40中可放置用于与第一信号线31连接的驱动电路。这样形成的显示面板的第一信号线的驱动电路可以放置在显示面板的中间区域，进而显示面板的显示区域周边可以不设置驱动电路，可以减小包含该显示面板的显示装置的边框，特别是在异形显示面板中，由于显示面板形状各异，因此需要的驱动电路的数量和占用的区域要远远大于普通的显示器。
请参考图3，图3为本发明实施例二的阵列基板的结构示意图，图3所示的实施例中，阵列基板的显示区域30的外边缘线围成的图形为椭圆形。所述多条第一信号线31均为直线，并以外边缘线围成的椭圆形的中心为辐射中心呈辐射状分布，此外，阵列基板的非显示区域40(虚线围成的部分)包含上述辐射中心，即显示区域30设置于非显示区域40的外围，非显示区域40中可放置用于与第一信号线31连接的驱动电路。
请参考图4，图4为本发明实施例三的阵列基板的结构示意图，图4所示的实施例中，阵列基板的显示区域30的外边缘线围成的图形为正方形。所述多条第一信号线均为直线31，并以外边缘线围成的正方形的中心为辐射中心呈辐射状分布，此外，阵列基板的非显示区域40(虚线围成的部分)包含上述辐射中心，即显示区域30设置于非显示区域40的外围，非显示区域40中可放置用于与第一信号线31连接的驱动电路。
上述图2-图4所示的实施例中，所述第一信号线均为直线，并以阵列基板显示区域外边缘线围成的图形的中心为辐射中心呈辐射状分布，在本发明的其他一些实施例中，第一信号线也可以为折线、曲线中的任意一种或者直线、折线或曲线中的任意多种线型的组合。
请参考图5和图6，图5为本发明实施例四的阵列基板的结构示意图，图6为本发明实施例五的阵列基板的结构示意图，图5和图6所示的实施例中，所述多条第一信号线31均为折线，并以阵列基板显示区域30外边缘线围成的图形(图5和图6中均为正方形)的中心为辐射中心向外辐射。此外，阵列基板的非显示区域40(虚线围成的部分)包含上述辐射中心，即显示区域30设置于非显示区域40的外围，非显示区域40中可放置用于与第一信号线30连接的驱动电路。
请参考图7，图7为本发明实施例六的阵列基板的结构示意图，图7所示的实施例中，阵列基板的显示区域30的外边缘线围成的图形为圆形。所述多条第一信号线均为曲线31，并以外边缘线围成的圆形的圆心为辐射中心呈辐射状分布，此外，阵列基板的非显示区域40(虚线围成的部分)包含上述辐射中心，即显示区域30设置于非显示区域40的外围，非显示区域40中可放置用于与第一信号线31连接的驱动电路。
上述各实施例中，优选地，多条第一信号线31均匀分布。
本发明实施例中，显示区域的外边缘线围成的图形均为规则图形(例如圆形、椭圆形、正方形或长方形)，当然，显示区域的外边缘线围成的图形也可以为不规则图形。
上述各实施例中，显示区域的外边缘线围成的图形可以为圆形、椭圆形、正方形或长方形等，在本发明的其他一些实施例中，显示区域的外边缘线围成的图形也可以大致呈圆形、椭圆形、正方形或长方形等，例如，外边缘线不是平滑的曲线或直线，而是具有锯齿状的曲线或直线。
上述各实施例中，由于阵列基板上的多条第一信号线呈辐射状分布，阵列基板的非显示区域包含呈辐射状分布的多条第一信号线的辐射中心，可将所述第一信号线连接的驱动电路设置在非显示区域，由于在辐射中心所在的非显示区域，多条第一信号线均呈聚集状，因而，只需放置少数个甚至一个驱动电路即可完成与所有第一信号线的连接，从而可有效减少驱动电路的个数，降低显示装置的成本，同时可以减少周边区域的面积，让显示装置的边框变得更窄。
当然，在本发明的其他一些实施例中，不考虑与第一信号线连接的驱动电路的个数的问题时，也不排除将非显示区域设置于显示区域外围的可能，但这样会增加边框的宽度。
上述实施例中，对第一信号线的形状进行了说明，下面将对第二信号线的形状进行说明。
本发明实施例中，优选地，每一所述第二信号线包括主体部分，所述主体部分的形状与所述显示区域的外边缘线围成的图形相匹配，所谓相匹配是指形状相似或大致相似。进一步地，每一所述第二信号线还包含引线部分，第二信号的主体部分通过引线部分与驱动电路连接。需要说明的是第二信号的主体部分也可以直接与上述驱动电路连接。下面实施例中将对形状相似或大致相似进行进一步解释说明。
请参考图8，图8为本发明实施例七的阵列基板的结构示意图，图8所示的实施例中，显示区域30的外边缘线所围成的图形为圆形，所述第二信号线32包括主体部分321与引线部分322。主体部分321为一与所述显示区域30的外边缘线相似的圆，第二部分322为直线。
请参考图9，图9为本发明实施例八的阵列基板的结构示意图，图9所示的实施例中，显示区域30的外边缘线围成的图形为圆形，所述第二信号线32包括主体部分321与引线部分322。主体部分321为一与所述显示区域30的外边缘线的形状大致相似的圆弧，引线部分322为直线。
请参考图10，图10为本发明实施例九的阵列基板的结构示意图，图10所示的实施例中，显示区域30的外边缘线围成的图形为椭圆形，所述第二信号线32包括主体部分321与引线部分322。主体部分321为一与所述显示区域30的外边缘线形状相似的椭圆形，第二部分322为直线。
请参考图11，图11为本发明实施例十的阵列基板的结构示意图，图11所示的实施例中，显示区域30的外边缘线围成的图形为正方形，所述第二信号线32包括主体部分321与引线部分322。主体部分321为一与所述显示区域30的外边缘线形状相似的正方形，第二部分322为直线。
上述图8-图11所示的实施例中，所述阵列基板的显示区域的外边缘线围成的图形均为规则图形，所述辐射中心为所述规则图形的中心，在本发明的其他实施例中，所述显示区域的外边缘线围成的图形也可以为不规则图形，多条第二信号线的主体部分321围成的图形是面积不同的多个同心的相似图形。述阵列基板的显示区域的外边缘线围成的图形也可以为不规则图形，具体参见图12，图12为本发明实施例十一的阵列基板的结构示意图。
上述实施例中，第二信号线包括与显示区域的外边缘线围成的图形相匹配的主体部分，从而使得信号线的布局更适用于当前阵列基板的显示区域的形状，特别是在异形显示中这种布线结构的优势更加明显。
上述实施例中，显示区域的外边缘线围成的图形为规则图形时，所述阵列基板上的多条第二信号线的主体部分可以等间隔分布，或者，在由所述显示区域外边缘线的中心向外边缘线延伸的方向上，相邻两条第二信号线的主体部分的间距逐渐减小。
上述实施例中，显示区域的外边缘线围成的图形为不规则图形时，在由所述显示区域外边缘线的中心向外边缘线延伸的方向上，所述阵列基板上的多条第二信号线的主体部分可以是分布密度逐渐减小。
所述第二信号线的主体部分和引线部分可以同层同材料设置，通过一次构图工艺形成。
所述第二信号线的主体部分和引线部分也可以异层设置，两者通过过孔连接。
在本发明的一优选实施例中，每一所述第二信号线包括主体部分，所述主体部分的形状与所述显示区域的外边缘线围成的图形相匹配，所述多条第二信号线的主体部分是以呈辐射状分布的多条第一信号线的辐射中心为中心，层层向外分布的。具体参见附图15，多条第一信号线31的辐射中心为正方形的中心，多条第二信号线的主体部分321以辐射中心为中心，层层向外分布。
在本发明的一优选实施例中，所述显示区域的外边缘线围成的图形的形状为规则图形，所述多条第一信号线以所述显示区域的外边缘线围成的图形的中心区域为辐射中心呈辐射状分布，所述辐射中心为所述规则图形的中心，多条所述第二信号线的主体部分是面积不同的多个同心的相似图形。具体参见附图15，多个主体部分321是面积不同的多个同心的相似正方形。
进一步优选地，阵列基板上的所有像素单元为面积相同。优选地，所有像素单元为同一类型的形状。所述像素单元的形状可以为三角形、矩形、梯形或扇环等。
下面举例进行说明。
请参考图13，图13为本发明实施例十二的阵列基板的结构示意图，在图13所示的实施例中，阵列基板的显示区域30的外边缘线围成的图形为圆形，阵列基板上的多条第一信号线31为以所述的外边缘线围成的图形的中心(即圆形的圆心)为辐射中心呈辐射状分布多条直线，阵列基板上还包括多条第二信号线32，每一第二信号线32包括主体部分321和引线部分322，其中，主体部分321为一与所述显示区域30的外边缘线围成的图形相匹配的圆，所述多条第二信号线的主体部分是以圆心为中心，且半径不等的多个同心圆。所述第一信号线31和第二信号线32交叉限定出多个像素单元33，本实施例中，像素单元33的形状为扇环。
图13-图18中虚线圈出的区域40均表示阵列基板的非显示区域。
请参考图14，图14为本发明实施例十三的阵列基板的结构示意图，在图14所示的实施例中，阵列基板的显示区域30的外边缘线围成的图形为椭圆形，阵列基板上的多条第一信号线31为以所述外边缘线围成的图形的中心为辐射中心呈辐射状分布多条直线，阵列基板上还包括多条第二信号线32，每一第二信号线32包括主体部分321和引线部分322，其中，主体部分321为一与所述外边缘线围成的图形相匹配的椭圆，所述多条第二信号线的主体部分是以所述辐射中心为中心，且距离所述辐射中心的距离不等的多个同心椭圆。所述第一信号线31和第二信号线32交叉限定出多个像素单元33，本实施例中，像素单元33的形状为扇环。
请参考图15，图15为本发明实施例十四的阵列基板的结构示意图，在图15所示的实施例中，阵列基板的显示区域30的外边缘线围成的图形为矩形，阵列基板上的多条第一信号线31为以所述外边缘线围成的图形的中心(即上述矩形的中心)为辐射中心呈辐射状分布多条直线，阵列基板上还包括多条第二信号线32，每一第二信号线32包括主体部分321和引线部分322，其中，主体部分321为一与所述外边缘线的形状相匹配的矩形，所述多条第二信号线的主体部分是以上述辐射中心为中心，且距离所述辐射中心的距离不等的多个同心矩形。所述第一信号线31和第二信号线32交叉限定出多个像素单元33，本实施例中，像素单元33的形状为梯形。
请参考图16，图16为本发明实施例十五的阵列基板的结构示意图，在图16所示的实施例中，阵列基板的显示区域30的外边缘线围成的图形为矩形，阵列基板上的多条第一信号线31为以所述外边缘线围成的图形的中心为辐射中心呈辐射状分布多条折线，阵列基板上还包括多条第二信号线32，每一第二信号线32包括主体部分321和引线部分322，其中，主体部分321为一与所述外边缘线形状相匹配的矩形，所述多条第二信号线的主体部分是以所述辐射中心为中心，且距离所述辐射中心的距离不等的多个同心矩形。所述第一信号线31和第二信号线32交叉限定出多个像素单元33，本实施例中，像素单元33的形状为矩形。
请参考图17，图17为本发明实施例十六的阵列基板的结构示意图，在图17所示的实施例中，阵列基板的显示区域30的外边缘线围成的图形为矩形，阵列基板上的多条第一信号线31为以所述外边缘线围成的图形的中心为辐射中心呈辐射状分布多条折线，阵列基板上还包括多条第二信号线32，每一第二信号线32包括主体部分321和引线部分322，其中，主体部分321为一与所述外边缘线形状相匹配的矩形，所述多条第二信号线的主体部分是以所述辐射中心为中心，且距离所述辐射中心的距离不等的多个同心矩形。所述第一信号线31和第二信号线32交叉限定出多个像素单元33，本实施例中，像素单元33的形状为三角形。
上述图13-图17所示的实施例中，优选地，阵列基板上所有像素单元的面积相同，像素单元的面积相同，能够提高显示效果，更好地显示画面。
上述图13和图14所示的实施例中，为使得阵列基板上的所有像素单元的面积相同，第二信号线的主体部分满足以下条件：每相邻两第二信号线的主体部分之间的间距均不同(主体部分是圆弧时，两主体部分之间的间距是指两圆弧的曲率半径的差值；主体部分是圆时，两主体部分之间的间距是指两个圆的半径的差值)，图13中，各个相邻的两个圆321之间的半径差值不同。
为了使各像素单元的面积相等，在由所述显示区域外边缘线围成的图形的中心向外边缘线延伸的方向上，相邻两条第二信号线的主体部分的间距逐渐减小。具体的，在图15中，在由所述显示区域外边缘线围成的矩形的中心向外边缘线延伸的方向上，相邻两个主体部分321的边长之间的间距D1>D2>D3。
优选地，在一具体实施例中，阵列基板的显示区域的外边缘线围成的图形为圆形，每一所述第二信号线包括一与所述圆形形状相匹配的圆或圆弧，在由所述圆心向外边缘线延伸的方向上，依次分布的多个圆的半径或者圆弧的曲率半径的比例依次为：其中，n为第二信号线的个数，以使得阵列基板上的所有像素单元的面积相同，从而能够提高显示效果，更好地显示画面。
在本发明的另一实施例中，阵列基板的显示区域外边缘线围成的图形为矩形，所述多条第一信号线是以所述矩形的中心区域为辐射中心呈辐射状分布的多条直线。
下面对第一信号线和第二信号线与阵列基板上的薄膜晶体管和像素电极的连接关系举例进行说明。
请参考图18，图18为本发明实施例十七的阵列基板的结构示意图，在图18所示的实施例中，所述显示区域30中设置有多条第一信号线31、多条第二信号线32以及位于由所述第一信号线31和第二信号线32交叉限定出的多个像素单元，每个像素单元都包含薄膜晶体管34和像素电极35。本实施例中，所述第一信号线31为数据线，所述第二信号线32为栅线，其中，由所述第一信号线(数据线)31和第二信号线(栅线)32交叉限定出的每一像素单元中均具有一薄膜晶体管34和一像素电极35，所述薄膜晶体管34位于所述第一信号线(数据线)31和第二信号线(栅线)32的交叉区域附近，所述薄膜晶体管34的栅电极与所述第二信号线(栅极线)32连接，源电极与所述第一信号线(数据线)31连接，漏电极与像素电极35连接。
上述实施例中，多条第二信号线的主体部分围成的图形是以呈辐射状分布的多条第一信号线的辐射中心为中心，层层向外分布的多个图形，可以得知的是，每一第二信号线的长度均是不同的，长度较大的第二信号线与长度较小的第二信号线相比，信号的延迟也肯定不同。为了减小长度较长的第二信号线的延迟，本发明实施例中，可对第二信号线的走线或者形状做一些特殊设计，例如，从所述显示区域的外边缘线的中心向外边缘线延伸的方向上，多个第二信号线的主体部分的线宽依次变大，或者，多个第二信号线的主体部分的横截面依次增大，再或者，多个第二信号线的主体部分使用的材料的电阻率逐渐减小。又或者，将位于较外层的第二信号线设计的较为平滑，而将位于较内层的第二信号线设计为弯折结构(例如锯齿状)，增加靠近较内层的第二信号线的长度进而减小较内层和较外层的第二信号线之间的信号延迟。
需要说明的是，多条第二信号线可以采用相同的材料制备，也可以采用不同的材料制备。从简化工艺的角度，优选采用相同的材料制备多条第二信号线。但同时，为了减小第二信号线的延迟，多条第二信号线可采用不同的材料制备。
本发明还提供一种显示装置，包括上述任一实施例中的阵列基板。
优选地，所述显示装置还包含非显示区域和驱动电路，所述非显示区域中设置有用于与所述第一信号线连接的驱动电路。所述驱动电路位于所述非显示区域中被所述显示区域包围的区域，所述非显示区域中被所述显示区域包围的区域包含所述多条第一信号线的辐射中心。
所述驱动电路包含第一信号线驱动电路和/或第二信号线驱动电路。优选的，第一信号线驱动电路和第二信号线驱动电路都设置在上述被显示区域包围的非显示区域，这样可以进一步节省显示区域外围的非显示区域的面积，进一步缩小显示装置的边框。
每一所述第二信号线还包含引线部分，所述第二信号线的主体部分通过所述引线部分与所述第二信号线驱动电路连接。
进一步优选地，用于与所述第二信号线连接的驱动电路，也设置于所述非显示区域中，该种设计可以使得显示装置实现无边框设计。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (17)

1.一种阵列基板，其特征在于，包括：衬底基板，所述衬底基板包括显示区域，所述显示区域中设置有多条第一信号线和多条第二信号线，所述多条第一信号线和多条第二信号线交叉限定出多个像素单元，所述多条第一信号线呈辐射状分布。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一信号线为直线、折线或曲线中的任意一种线型或任意多种线型的组合。
3.根据权利要求1或2所述的阵列基板，其特征在于，每一所述第二信号线包括主体部分，所述主体部分的形状与所述显示区域的外边缘线围成的图形相匹配，所述多条第二信号线的主体部分是以呈辐射状分布的多条第一信号线的辐射中心为中心，层层向外分布的。
4.根据权利要求3所述的阵列基板，其特征在于，所述显示区域的外边缘线围成的图形为规则图形，所述辐射中心为所述规则图形的中心，多条所述第二信号线的主体部分围成的图形是面积不同的多个同心的相似图形。
5.根据权利要求1所述的阵列基板，其特征在于，所有像素单元的面积相同。
6.根据权利要求1所述的阵列基板，其特征在于，所述像素单元的形状为三角形、矩形、梯形或扇环。
7.根据权利要求4所述的阵列基板，其特征在于，所述规则图形为圆形，每一所述第二信号线的主体部分为一圆或圆弧，所述多条第二信号线的主体部分是半径或曲率半径不同的多个同心圆或同心圆弧，所述辐射中心为所述圆形的圆心。
8.根据权利要求7所述的阵列基板，其特征在于，每相邻两个所述同心圆或同心圆弧之间的半径差值或者曲率半径差值不同。
9.根据权利要求8所述的阵列基板，其特征在于，在由所述圆心向所述显示区域的外边缘线延伸的方向上，多个所述半径差值或曲率半径差值依次减小。
10.根据权利要求3所述的阵列基板，其特征在于，在由所述外边缘线围成的图形的中心向所述外边缘线延伸的方向上，所述多个第二信号线的主体部分的分布密度依次减小。
11.根据权利要求3所述的阵列基板，其特征在于，在由所述外边缘线围成的图形的中心向所述外边缘线延伸的方向上，所述多个第二信号线的主体部分的线宽依次增大。
12.根据权利要求7所述的阵列基板，其特征在于，在由所述圆心向所述外边缘线延伸的方向上，依次分布的所述多个第二信号线的主体部分的半径或曲率半径的比例依次为：其中，n为所述第二信号线的个数。
13.根据权利要求1所述的阵列基板，其特征在于，所述第一信号线和第二信号线其中之一为栅线，另一为数据线。
14.一种显示装置，其特征在于，包括如权利要求1-13任一项所述的阵列基板。
15.根据权利要求14所述的显示装置，其特征在于，所述显示装置还包含非显示区域和驱动电路，所述非显示区域中设置有驱动电路，所述驱动电路位于所述非显示区域中被所述显示区域包围的区域，所述非显示区域中被所述显示区域包围的区域包含所述多条第一信号线的辐射中心。
16.根据权利要求15所述的显示装置，其特征在于，所述驱动电路包含第一信号线驱动电路和/或第二信号线驱动电路。
17.根据权利要求16所述的显示装置，其特征在于，每一所述第二信号线还包含引线部分，所述第二信号线的主体部分通过所述引线部分与所述第二信号线驱动电路连接。
CN201610008609.2A 2016-01-07 2016-01-07 一种阵列基板和显示装置 Pending CN105487314A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610008609.2A CN105487314A (zh) 2016-01-07 2016-01-07 一种阵列基板和显示装置
PCT/CN2016/092262 WO2017117987A1 (zh) 2016-01-07 2016-07-29 一种阵列基板和显示装置
US15/510,166 US10276598B2 (en) 2016-01-07 2016-07-29 Array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610008609.2A CN105487314A (zh) 2016-01-07 2016-01-07 一种阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN105487314A true CN105487314A (zh) 2016-04-13

Family

ID=55674386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610008609.2A Pending CN105487314A (zh) 2016-01-07 2016-01-07 一种阵列基板和显示装置

Country Status (3)

Country Link
US (1) US10276598B2 (zh)
CN (1) CN105487314A (zh)
WO (1) WO2017117987A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106226967A (zh) * 2016-09-21 2016-12-14 合肥京东方光电科技有限公司 一种阵列基板、显示面板及制作方法
WO2017041423A1 (zh) * 2015-09-07 2017-03-16 京东方科技集团股份有限公司 阵列基板和可穿戴设备
WO2017117987A1 (zh) * 2016-01-07 2017-07-13 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN107748470A (zh) * 2017-11-03 2018-03-02 武汉天马微电子有限公司 一种圆环形阵列基板及电泳显示装置
CN109102781A (zh) * 2018-08-28 2018-12-28 武汉天马微电子有限公司 一种显示面板及显示装置
CN112951099A (zh) * 2021-02-04 2021-06-11 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213723A1 (ja) * 2019-04-19 2020-10-22 国立大学法人大阪大学 液晶素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135425A (ja) * 1988-11-17 1990-05-24 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイ
JP2009145368A (ja) * 2007-12-11 2009-07-02 Seiko Epson Corp 電気光学装置、投射型表示装置、プロジェクションシステム、受光装置、撮像装置
TW201035938A (en) * 2009-03-17 2010-10-01 Chi Mei Optoelectronics Corp Circular display panel and circular display using the same
DE102014203824A1 (de) * 2013-03-05 2014-09-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
CN105047088A (zh) * 2015-09-07 2015-11-11 京东方科技集团股份有限公司 一种阵列基板和可穿戴设备
CN105137684A (zh) * 2015-09-06 2015-12-09 京东方科技集团股份有限公司 一种阵列基板、显示器件和可穿戴设备
CN204883134U (zh) * 2015-09-06 2015-12-16 京东方科技集团股份有限公司 一种阵列基板、显示器件和可穿戴设备
CN205281093U (zh) * 2016-01-07 2016-06-01 京东方科技集团股份有限公司 一种阵列基板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356334B1 (en) * 1998-08-06 2002-03-12 National Semiconductor Corporation Liquid crystal display assembly and method for reducing residual stresses
KR101903568B1 (ko) * 2012-07-19 2018-10-04 삼성디스플레이 주식회사 표시 장치
TWI505010B (zh) * 2013-11-12 2015-10-21 E Ink Holdings Inc 主動元件陣列基板
US9358635B2 (en) * 2013-12-19 2016-06-07 Siemens Energy, Inc. Rastered laser melting of a curved surface path with uniform power density distribution
CN105093719B (zh) * 2015-07-28 2018-01-12 深圳市华星光电技术有限公司 一种像素单元
KR102430429B1 (ko) * 2015-09-09 2022-08-09 삼성디스플레이 주식회사 표시 장치
CN105487314A (zh) * 2016-01-07 2016-04-13 京东方科技集团股份有限公司 一种阵列基板和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135425A (ja) * 1988-11-17 1990-05-24 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイ
JP2009145368A (ja) * 2007-12-11 2009-07-02 Seiko Epson Corp 電気光学装置、投射型表示装置、プロジェクションシステム、受光装置、撮像装置
TW201035938A (en) * 2009-03-17 2010-10-01 Chi Mei Optoelectronics Corp Circular display panel and circular display using the same
DE102014203824A1 (de) * 2013-03-05 2014-09-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
CN105137684A (zh) * 2015-09-06 2015-12-09 京东方科技集团股份有限公司 一种阵列基板、显示器件和可穿戴设备
CN204883134U (zh) * 2015-09-06 2015-12-16 京东方科技集团股份有限公司 一种阵列基板、显示器件和可穿戴设备
CN105047088A (zh) * 2015-09-07 2015-11-11 京东方科技集团股份有限公司 一种阵列基板和可穿戴设备
CN205281093U (zh) * 2016-01-07 2016-06-01 京东方科技集团股份有限公司 一种阵列基板和显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017041423A1 (zh) * 2015-09-07 2017-03-16 京东方科技集团股份有限公司 阵列基板和可穿戴设备
US10304922B2 (en) 2015-09-07 2019-05-28 Boe Technology Group Co., Ltd. Array substrate and wearable device
WO2017117987A1 (zh) * 2016-01-07 2017-07-13 京东方科技集团股份有限公司 一种阵列基板和显示装置
US10276598B2 (en) 2016-01-07 2019-04-30 Boe Technology Group Co., Ltd. Array substrate and display device
CN106226967A (zh) * 2016-09-21 2016-12-14 合肥京东方光电科技有限公司 一种阵列基板、显示面板及制作方法
CN107748470A (zh) * 2017-11-03 2018-03-02 武汉天马微电子有限公司 一种圆环形阵列基板及电泳显示装置
CN109102781A (zh) * 2018-08-28 2018-12-28 武汉天马微电子有限公司 一种显示面板及显示装置
CN112951099A (zh) * 2021-02-04 2021-06-11 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置
CN112951099B (zh) * 2021-02-04 2022-08-30 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
WO2017117987A1 (zh) 2017-07-13
US20180301467A1 (en) 2018-10-18
US10276598B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
CN105487314A (zh) 一种阵列基板和显示装置
US9793301B2 (en) Display panel
WO2021027106A1 (zh) 一种显示装置
CN101510383B (zh) 平面显示面板
US10256253B2 (en) Array substrate, display device and wearable apparatus
US20160313827A1 (en) Touch panel and display device
WO2019206092A1 (zh) 柔性显示面板及柔性显示装置
CN107634072A (zh) 阵列基板及显示面板
JP2008523438A (ja) 低減されたモアレ効果を有するディスプレイ
CN108831909B (zh) 柔性显示面板及显示装置
CN108182880A (zh) 具有小边框的显示装置
US20200174309A1 (en) Display substrate and display apparatus
US10459271B2 (en) Display substate, mother substrate for making the same, and fabricating method thereof
CN107515698B (zh) 触控面板
CN106020545A (zh) 阵列基板及其制备方法、触摸屏
US20160238868A1 (en) Liquid crystal display panel and fan-out area thereof
CN107247386A (zh) 掩膜版、过孔及显示基板的形成方法、显示基板及装置
US10914873B2 (en) Display substrate, panel, and apparatus having irregular edge portions with partially covered pixels
WO2019127786A1 (zh) 柔性显示面板及其覆晶薄膜结构
CN102981326B (zh) 扇出线路
CN205281093U (zh) 一种阵列基板和显示装置
JP2016133811A (ja) 表示装置
CN105789184A (zh) 基板及其制作方法、显示装置
US20200264655A1 (en) Transparent display device
CN114823834A (zh) 显示基板、显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160413

RJ01 Rejection of invention patent application after publication